


Diseño de circuitos impresos

Integridad de Señal

Diseño de *Stack-Ups* Control de Impedancia



José F. Toledo (jtoledo@eln.upv.es) y Germán Ramos Peinado (gramosp@eln.upv.es)

Recursos


- Libro “Aspectos prácticos de compatibilidad electromagnética e integridad de señal” ([enlace](#)) de José F. Toledo. Día 6.
- Recursos de Altium Designer en <https://resources.altium.com/es>
 - [Diseño de alta velocidad | Recursos de diseño de PCB | Altium.com](#)
 - <https://resources.altium.com/es/p/adopting-signal-integrity-in-your-high-speed-design-process>
 - <https://resources.altium.com/es/webinars/webinar-what-high-speed-design>
 - <https://resources.altium.com/es/p/power-integrity-5-common-myths>
 - <https://resources.altium.com/es/p/what-return-current-path-pcb>
 - <https://resources.altium.com/webinars/simulation>

Contenidos

- Diseño PCBs Multicapa: *Stack-Ups*
- Control de Impedancia
- Ejercicio diseño de *Stack-Up* con Altium


ESTRUCTURAS DE PCB MULTICAPA

Anatomía de un PCB típico de 8 capas



ESTRUCTURAS DE PCB MULTICAPA

Tipos normalizados de pre-preg



106 (50-60 mm)

1080 (70-80 mm)

2116 (120-130 mm)

7628 (180-200 mm)

Cualquier combinación lineal de los espesores de pre-preg disponibles (consultar al fabricante) es válida, de modo que tendrás una razonable flexibilidad para definir el valor de cada capa de pre-preg

Los tipos **106 y 1080 en monocapa** deben ser evitados (dentro de lo posible) para líneas diferenciales. Si una pista del par cae sobre fibra y la otra sobre resina, hay diferencia apreciable de ϵ_r !!

ESTRUCTURAS DE PCB MULTICAPA

Para las capas externas se depositan láminas *foil* de cobre sobre pre-preg, si bien algunos fabricantes usan también *cores* para las capas externas

Ejemplo de PCB de 6 capas





Imagen extraída de "How is a PCB made? What determines impedance?", 2004

ESTRUCTURAS DE PCB MULTICAPA

El fabricante del PCB dispone de núcleos, capas de prepreg y de cobre de distintos espesores. Tomamos como ejemplo las especificaciones de Lab-Circuits (www.lab-circuits.com):

- **Espesores de cobre** base: 17, 35 y 70 μm . A veces expresado en onzas (1 oz equivale a 34.3 μm)
- **Grosor de FR4** en núcleos: 130, 180, 240, 350, 500, 510 y 730 μm
- **Grosor de prepreg**
 - 1 capa: 106 (48 μm), 1080 (65 μm), 2113 (88 μm), 7628 (175 μm)
 - Combinaciones lineales de los anteriores



Fabricación PCB Multicapa (repaso I)

Consideramos el PCB de 6 capas de la figura, en el corte transversal definido por la línea roja.





Imagen extraída de "How is a PCB made? What determines impedance?", 2004

Fabricación PCB Multicapa (II)


El proceso comienza con la generación de las capas internas a base de núcleos *cores*

- Los núcleos (*cores*) internos constan generalmente de una capa de material base recubierta de dos capas de cobre
- Podemos usar varios grosores de material y espesores de cobre disponibles (para Cu hay poca elección: ½ oz y 1 oz)



Fabricación PCB Multicapa (III)

- Se deposita una capa sensible a UV en ambas caras de cobre donde queramos conservar cobre (pistas). Posteriormente se endurece la capa mediante rayos UV




- Se elimina el cobre sobrante mediante un proceso de ataque químico. Posteriormente se elimina la capa de material fotosensible.



Fabricación PCB Multicapa (IV)


- Se sigue el mismo proceso para el segundo núcleo internos (capas internas 4 y 5)
- Se realiza una inspección visual de los núcleos y se rechazan los defectuosos
- Se introduce la estructura en un horno y se somete a un prensado para curar el pre-preg y dar rigidez al conjunto



Fabricación PCB Multicapa (V)

Realización del taladro (drill) para las vías


- Ojo con la relación de aspecto de la vía (longitud/diámetro)



Fabricación PCB Multicapa (VI)


Metalización de las vías

- El espesor de cobre final en las capas externas aumenta en aprox. 35 micras!!




Fabricación PCB Multicapa (VII)

- Adición de una máscara fotosensible (verde) y posteriormente adición de cobre (rosa) y estaño (azul) a todas las superficies expuestas





Fabricación PCB Multicapa (VIII)

- Eliminación de la película fotosensible y atacado para eliminar el cobre expuesto



Fabricación PCB Multicapa (IX)

PCB casi terminado !!




Tan sólo queda:

- Máscara de soldaduras
- Acabado en Sn/Au/Ag/Pb
- Leyenda (silkscreen)


Fabricación PCB Multicapa (X)

Máscara de soldaduras


La máscara de soldadura determina h_1 y afecta a la impedancia de las capas externas (poco)



Apply Liquid Photo-imageable Resist, then Dry




UV Image, Develop and Cure




Fabricación PCB Multicapa (XI)

Terminado en Au/Ag/Pb/Sn

Se deposita sobre los pads una capa metálica que protege de la corrosión y facilita la soldadura



Leyenda (Silkscreen)
Eliminar de encima de los pads



Diseño de *Stack-Ups* (I)

- El *stack-up* define la estructura del PCB (número de capas, espesores de cobre y de dieléctrico, tipo de dieléctrico, anchura de las pistas y de las vías, asignación de los planos de alimentación y masa...)
- El número final de capas lo determinará el experto en *layout*, pero el diseño del *stack-up* es (en opinión de los profesores) responsabilidad del diseñador del sistema (no del experto en *layout*)
- **Todas las capas deben tener la misma impedancia: una diferencia de impedancias del X% dará lugar a una reflexión del X/2 %**
- Conviene (dentro de lo posible) alternar capas de señal y planos de masa para reducir *crosstalk* y tener una impedancia constante
- Conviene que un plano de alimentación sea adyacente a otro de masa para mejorar el desacoplo
- Conviene interconectar los planos de masa mediante vías para minimizar la impedancia de los caminos de retorno
- Veamos el diseño de un *stack-up* completo a través de un ejemplo:


Diseño de *Stack-Ups* (II)

Ejemplo de diseño: ESPECIFICACIONES

- **Diseñar un *stack-up* para una placa de 8 capas, 4 de señal.** El diseño utiliza dos alimentaciones: +2.5V y +3.3V
- El **espesor** final de la placa debe estar comprendido entre 1.6 y 1.8 mm. La **impedancia** de las líneas debe ser de 50Ω aprox.
- Los **espesores** de cobre son 35 μm para TOP y BOTTOM y 17.5 μm para las capas interiores. La anchura mínima de pista es de 5 mils (Clase 5)
- Grosor de FR4 en núcleos: 130, 180, 240, 350, 500, 510 y 730 μm
- Grosos de pre-preg: 106 (48μm), 1080 (65μm), 2113 (88μm), 7628 (175μm). Pueden usarse combinaciones lineales de estos valores.
- Recomendación: la estructura debe ser **simétrica**, para una mayor facilidad de fabricación
- La permitividad relativa es de 4.2

Diseño de *Stack-Ups* (III)


1: Determinamos la estructura




Diseño de *Stack-Ups* (IV)

2: Asignamos capas de señal y planos de masa/alimentación

1^{er} diseño




Capas internas: intentamos evitar capas señal contiguas (*crosstalk*)





Diseño de *Stack-Ups* (V)

2: Asignamos capas de señal y planos de masa/alimentación (cont.)

2º diseño
Intercambio
capas señal y
planos




Mejora en saltos señal (vías) de L1 a L3 y L4. Añadir vías de masa cerca de vías de señal. Hacer L3-L4 3x grosor L4-L5. L8 señales no críticas.




Diseño de *Stack-Ups* (VI)

2: Asignamos capas de señal y planos de masa/alimentación (cont.)

3^{er} diseño
Unifico planos
POWER
Split Plane




L8 tiene ahora plano de referencia GND en L7.
PWR y GND juntos, aumento capacidad desacoplo hasta 40-50 pF/cm²




Diseño de *Stack-Ups* (VII)

2: Asignamos capas de señal y planos de masa/alimentación (cont.)

4º diseño
Cambio orden
capas y planos




Acercamos planos GND y PWR a capa TOP para estar más cerca componentes (menor inductancia)



Diseño de *Stack-Ups* (VIII)


3: Asignamos espesores iniciales a *cores* y pre-pregs (estándar)

1^{er} diseño



Cobre base de 18 µm en todas las capas
Cu añadido en cada capa externa: 18 µm


Falta grosor:
Ampliar pre-pregs
y definir *cores*



Espesor total del PCB (con 2x20 µm de *solder mask*): 1,5 mm

Diseño de *Stack-Ups* (IX)

3: Asignamos espesores iniciales a *cores* y pre-pregs estándar (cont.)



2º diseño
Aumento
pre-pregs

Espesor total del PCB (con 2x20 mm de solder mask): 1,76 mm

Diseño de *Stack-Ups* (X)

4: Ajustamos espesores *cores* y pre-pregs para cumplir impedancias

Falta incluir para el cálculo de capas **TOP** y **BOTTOM** las 20 micras de máscara de soldaduras ($1-2 \Omega$)

Conductor Impedance

Conductor Width (W)
 mm

Conductor Height (H)
 mm

Frequency (MHz)

Note:
This calculator uses a complex formula, not the simplified formula. Results track the Sonnet 3D solver.

Er Effective = 2.9848

Zo

Lo

Co

Tpd

Options

Base Copper Weight
☐ 9um
☒ 18um
☐ 35um
☐ 53um
☐ 70um
☐ 88um
☐ 106um
☐ 142um
☐ 178um

Plating Thickness
☐ Bare PCB
☒ 18um
☐ 35um
☐ 53um
☐ 70um
☐ 88um
☐ 106um

Passive Circuits
☒ Microstrip
☐ Microstrip Embed
☐ Stripline
☐ Stripline Asym
☐ Dual Stripline
☐ Coplanar Wave

Units
☐ Imperial
☒ Metric

Substrate Options
Material Selection

Er

Tg (°C)

Temp Rise (°C)

Temp in (°F) = 36.0

Ambient Temp (°C)

Temp in (°F) = 71.6

Print Solve!

Information
Total Copper Thickness
36 um

Conductor Temperature
Temp in (°C) = N/A
Temp in (°F) = N/A

Via Thermal Resistance
179.3 °C/W

Via Count:

17.9 °C/W per via

Via Voltage Drop
N/A

 Turnkey Electronic Engineering Solutions

Follow Us
   

Diseño de *Stack-Ups* (XI)

4: Ajustamos espesores *cores* y pre-pregs para cumplir impedancias

Cálculo para la **capas internas**
probamos con un *stripline*
asimétrico :

Conductor Impedance

Conductor Width (W)
 mm

Conductor Height (H1)
 mm

Conductor Height (H2)
 mm

Narrow calculation mode

Zo

Lo

Co

Tpd

Options

Base Copper Weight
☐ 9um
☒ 18um
☐ 35um
☐ 53um
☐ 70um
☐ 88um
☐ 106um
☐ 142um
☐ 178um

Plating Thickness
☐ Bare PCB
☒ 18um
☐ 35um
☐ 53um
☐ 70um
☐ 88um
☐ 106um

Passive Circuits
☐ Microstrip
☐ Microstrip Embed
☐ Stripline
☒ Stripline Asym
☐ Dual Stripline
☐ Coplanar Wave

Units
☐ Imperial
☒ Metric

Substrate Options
Material Selection

Er

Tg (°C)

Temp Rise (°C)

Temp in (°F) = 36.0

Ambient Temp (°C)

Temp in (°F) = 71.6

Print

Information
Total Copper Thickness
18 um


Via Thermal Resistance
179.3 °C/W

Via Count:

17.9 °C/W per via

Conductor Temperature
Temp in (°C) = N/A
Temp in (°F) = N/A

Via Voltage Drop
N/A



 Turnkey Electronic Engineering Solutions

Follow Us
   

Diseño de *Stack-Ups* (XI)

4: Ajustamos espesores *cores* y pre-pregs para cumplir impedancias

Definimos también pistas diferenciales para $100\ \Omega$ en capas externas

Differential Pairs

Conductor Width (W) mm

Conductor Spacing (S) mm

Conductor Height (H) mm

$W/H = 1.462$

$S/H = 2.692$

Target Zdiff Ohms

Formula Restrictions:

$0.1 < W/H < 3.0$

$0.1 < S/H < 3.0$


Zdiffifferential Ohms

Zo Ohms

+/- Tolerance = 10%

Ohms

Ohms



Options

Base Copper Weight

☐ 9um

☒ 18um

☐ 35um

☐ 53um

☐ 70um

☐ 88um

☐ 106um

☐ 142um

☐ 178um

Plating Thickness

☐ Bare PCB

☒ 18um

☐ 35um

☐ 53um

☐ 70um

☐ 88um

☐ 106um

Differential Layer

☒ Edge Cpld Ext

☐ Edge Cpld Int Sym

☐ Edge Cpld Int Asym

☐ Edge Cpld Embed

☐ Broad Cpld Shld

☐ Broad Cpld NShld

Units

☐ Imperial

☒ Metric

Substrate Options

Material Selection

Er Tg (°C)

Temp Rise (°C)

Temp in (°F) = 36.0

Ambient Temp (°C)

Temp in (°F) = 71.6

Information

Total Copper Thickness 36 um

Via Thermal Resistance N/A

Via Count:

Conductor Temperature N/A

Temp in (°C) = N/A

Temp in (°F) = N/A

Via Voltage Drop N/A

SATURN
PCB DESIGN, INC.
Turnkey Electronic Engineering Solutions

Follow Us

Diseño de *Stack-Ups* (XIV)



LAB CIRCUITS

Ejemplo de hoja de especificación (1/2)

1 de 2

CERTIFICAT DE QUALITAT

PARTIDA N°.: 124677/01 CODI LAB....: 910-001-02
CLIENT.....: LABORATORI DE LLUM DE SINCRÓTRO-LLS
CODI.....: HM5-HC
REFERENCIA.: C.I.8 CAPAS (NI/AU)
COMANDA.....: AD 100000371 OF 124677

MATERIAL DE BASE

Tipus Espessor teòric Fabricant N°Lot

Cu	17 μ	ILJIN	028260/001.003
Pre-preg 1080	2x0,07mm = 0,14mm	POLYCLAD	23408083.004
FR4	0,35 mm - 17/17 μ	POLYCLAD	040838-02.004
Pre-preg 2113	2x0,09mm = 0,18mm	POLYCLAD	23411123.004
FR4	0,13 mm - 17/17 μ	POLYCLAD	040805-02.003
Pre-preg 2113	2x0,09mm = 0,18mm	POLYCLAD	23411123.004
FR4	0,35 mm - 17/17 μ	POLYCLAD	040838-02.004
Pre-preg 1080	2x0,07mm = 0,14mm	POLYCLAD	23408083.004
Cu	17 μ	ILJIN	028260/001.003

ESPESOR Cu ELECTROLITIC

30,00 $\pm$ 10 μ

Diseño de *Stack-Ups* (XV)

Ejemplo de hoja de especificación (2/2)

ESPESSOR Cu ELECTROLITIC

30,00±10 µ

LAQUES PROTECTORES (Solder Mask)

Tipus	Fabricant	Refèrència	NºLot base	NºLot Catalitzador
Potosensible	COATES CIRCUIT	XV501TLT	FP46163	FP43675

TINTES ESPECIALS

Tipus	Fabricant	Refèrència	NºLot base	NºLot Catalitzador
Marcatge	NEW SYSTEM	71W	71W00L1	

TEST ELECTRIC AL 100%

Tensió	Intensitat	Límit mín. resistència	Límit màx. resistència
250 v	100 mA	10 Ω	59.000.000 Ω



ESTRUCTURAS DE PCB MULTICAPA

Decálogo para el diseño de *stack-ups*

1. La estructura debe ser **simétrica** o corres el riesgo de que el PCB se combe por tensiones mecánicas
2. A medida que una señal pasa de una capa a otra, **no** debe notar un **cambio de impedancia**
3. Si puedes permitirte, usa sólo **planos de masa para los caminos de retorno** de las señales críticas
4. **Alterna capas** de señal y planos para reducir *cross-talk* entre capas (o usa rutado x-y)
5. **Reduce** tanto como puedas la **distancia entre planos de masa y alimentación** (mejor desacoplo)
6. Ten en cuenta cuál debe ser el **espesor** total del PCB. Ajústalo con las separaciones GND-POWER
7. Pregunta a tu fabricante del PCBs si tiene disponibles los espesores que has elegido y si tu estimación de impedancias de líneas es correcta
8. A menos que tengas líneas a >10 Gb/s no necesitas materiales de alta velocidad / bajas pérdidas
9. Asegúrate de que en tu *floorplan* y estimación de rutado, puedes **dar continuidad a las corrientes de retorno** a medida que la señal pasa de una capa a otra
10. Vuelve al punto 9

Contenidos

- Diseño PCBs Multicapa: *Stack-Ups*
- Control de Impedancia
- Ejercicio diseño *Stack-Up* con Altium

Impedancia controlada (I)


Por “**impedancia controlada**” se entiende la certeza de que las imprecisiones y tolerancias del proceso de fabricación no han introducido discontinuidades de impedancia y que los valores de impedancia reales coinciden con los esperados.

Son causa de discontinuidades de impedancia:

- Espesor de cobre y anchura no uniforme en la pista
- Espesor y propiedades del dieléctrico no uniformes

Para verificar la ausencia de desviaciones importantes respecto a los valores calculados se utilizan placas de test denominadas **test coupon**.

Los *test coupon* se realizan en el mismo panel que el PCB, de modo que sufren el mismo proceso de fabricación con los mismos materiales



Panel

Impedancia controlada (II)



- Un *test coupon* contiene líneas de unos 15 cm en cada una de las capas de señal
- Todos los planos de masa y alimentación están unidos
- Suele haber un *test coupon* en cada extremo del PCB para asegurar que las medidas representen a todo el panel

¿Por qué usar un *test coupon* y no líneas especiales en el PCB?

- Es difícil que un PCB tenga pistas punto a punto de 15 cm
- Los planos no están unidos y hay muchas vías
- Los pads para el test ocuparían espacio en el PCB

El diseñador del PCB debe especificar al fabricante:

- Qué capas contienen señales de impedancia controlada
- El valor de impedancia(s) que queremos obtener en cada capa



200x30mm aprox.

Impedancia controlada (y III)

Equipo de medida de *test coupons* del fabricante

Medidas en PCB o *test coupons* + equipo de control + software



Imagen extraída de "Controlled Impedance Test System. Accurate Impedance Measurement ensures Signal Integrity CITS900s4", Polar Instruments, 2007

Contenidos


- Diseño PCBs Multicapa: *Stack-Ups*
- Control de Impedancia
- Ejercicio diseño *Stack-Up* con Altium

Ejercicio de diseño

Altium Designer dispone ya de un diseñador de *stack-ups* con librería de materiales (ampliables) de *cores* y pre-pregs, y cálculo y control de impedancias, definiendo perfiles de impedancias que pueden ser aplicados a señales individuales y clases.

Durante la sesión de prácticas, realice el re-diseño del *stack-up* del ejemplo aquí dado con la herramienta de Altium Designers, pero suponiendo que:


- Queremos fabricar la PCB en LAB CIRCUITS con clase 5 como mucho.
- Usar la librería de materiales (*cores* y pre-pregs) de Altium Designer
- Espesor final del PCB comprendido entre 1.6 mm y 1.8 mm



Ejercicio de diseño

Otro Ejemplo de diseño

Estudiar el *floor-plan* y el *stack-up* para el diseño del diagrama. 6 capas



- USB proporciona 5V por el conector
- Diseñar el *floor-plan* pensando en rutado y planos
- Diseñar el *stack-up* pensando en las funciones de los planos:
 1. Proporcionar referencias de tensión y alimentaciones estables
 2. Reducir el crosstalk
 3. Reducir reflexiones
 4. Reducir *ground bounce* y SSN