


INTEGRIDAD DE SEÑAL



SIMULACIÓN DE INTEGRIDAD DE SEÑAL EN ALTIUM DESIGNER

José F. Toledo (jtoledo@eln.upv.es) y Germán Ramos Peinado (gramosp@eln.upv.es)

CONTENIDOS

- Qué permite y qué no permite el simulador de IS
- Definiendo reglas de diseño para simulación IS
- Asignando modelos IBIS
- Simulación de IS
- Ejemplo de diseño

QUÉ PERMITE Y QUÉ NO PERMITE EL SIMULADOR DE IS

PERMITE

- Simular **reflexiones** en una o varias señales no diferenciales
- Comprobar si se excede un umbral de sobreimpulso **over-shoot** o subimpulso **under-shoot** positivo o negativo
- Comprobar si el **tiempo** de vuelo es muy elevado
- Estimar la amplitud de **crosstalk** que una señal provoca sobre un grupo de pistas
- Realizar **simulaciones paramétricas**
- Estudiar el efecto de **terminaciones** de línea

NO PERMITE

- Simular **reflexiones** en señales **diferenciales TODAVÍA!!!!**
- Simular **pérdidas**
- General **diagramas de ojos**
- Modificar la **topología** del nodo de una forma ágil: hay que re-rutarlo

QUÉ PERMITE Y QUÉ NO PERMITE EL SIMULADOR DE IS

¿DÓNDE NOS DEJA ESTO?

- Útil para verificar la topología de rutado
- Útil para detectar potenciales problemas (*over-shoot*, *crosstalk* excesivo)
- Útil para estimar tipo y valor de terminaciones
- Está incluido en Altium Designer, sin coste adicional
- No sirve para estudiar líneas diferenciales
- No incorpora utilidades para estudiar conexiones estándar (como DDRx)
- Es poco ágil y la interfaz es mejorable



Conclusión: buena solución para detectar problemas en líneas *single-ended*, pero no está (todavía) a la altura de otras herramientas profesionales como HyperLynx.

La herramienta ha ido mejorando con cada nueva versión de Altium.


DEFINIENDO REGLAS DE DISEÑO PARA IS

Hay 13 reglas de diseño asociadas a las simulaciones de IS

Recomiendo definir al menos dos (*Signal Stimulus* y *Supply Nets*)







Vio = 3.3 V



Un bus de datos conmutando cada 20ns implica una frecuencia de reloj de 50 MHz (la mitad en un sistema DDR)

DEFINIENDO REGLAS DE DISEÑO PARA IS

Siete reglas más...



Máx. overshoot (negativo y positivo)

Máx. undershoot (negativo y positivo)

Name Comment

Where The Object Matches


Net Class BUS[0..15]

Constraints

Minimum (Ohms) 10.00

Maximum (Ohms) 60.00



Máx/mín impedance





Signal top y base values

DEFINIENDO REGLAS DE DISEÑO PARA IS

...y las 4 restantes (asociadas a la temporización)



Tiempo de vuelo (flanco de subida y de bajada)



Máx. pendiente de subida y de bajada

ASIGNANDO MODELOS IBIS

1. Descarga modelos de simulación desde la web del fabricante. Generalmente, un fichero .ibs o .txt


En este caso, un microcontrolador STM32F101T6U6A, lo hemos descargado desde [aquí](#)

2. Asigna el modelo al componente en el esquema, desde el panel de propiedades. Ve a pestaña de Parameters -> Add -> IBIS model -> File path

The screenshot displays the Altium Designer interface. On the left, a schematic diagram shows an STM32F101T6U6A microcontroller (U2A) with its pins connected to various components. The component is highlighted in yellow. On the right, the Properties panel is open, showing the General tab. The Parameters section is expanded, and the 'Add' button is clicked, opening a context menu with options: Footprint, Pin Info, Simulation, Ibis Model (selected), Signal Integrity, Parameter, Link, and Rule.

SIMULACIÓN DE IS

PCB Editor -> Tools -> Signal Integrity





The 'Signal Integrity' window displays a table of simulation results for various nets. The table includes columns for Net, Status, Base Value, Falling Edge, Rising Edge, Impedance, and various delay and rise/fall times. A blue arrow points to the 'Signal Integrity' menu item in the Tools menu.

Net	Status	Base Value	Falling Ed...	Falling Edge Ov...	Falling E...	Falling Edge ...	Imped...	Rising Ed...	Rising Edg...	Rising E...	Risin... Top ...
BUS0	Failed	172.9u	781.4p	880.1m	353.5p	405.8m	52.65	353.5p	1,015	5,400n	556.6r 3,300
BUS1	Failed	164.3u	771.0p	887.5m	348.5p	412.6m	52.65	348.5p	1,014	5,317n	550.4r 3,300
BUS10	Failed	27.14u	725.1p	978.4m	331.5p	426.1m	52.65	331.5p	206.5m	1,018n	71.78r 3,300
BUS11	Failed	43.78u	716.4p	980.5m	329.0p	410.5m	52.65	329.0p	204.4m	1,019n	72.55r 3,300
BUS12	Failed	22.62u	705.8p	981.3m	325.6p	384.5m	52.65	325.6p	201.6m	1,021n	76.43r 3,300
BUS13	Failed	20.53u	695.6p	978.2m	321.8p	348.1m	52.65	321.8p	198.1m	0.000	78.96r 3,300
BUS14	Failed	19.48u	690.5p	977.0m	320.0p	343.8m	52.65	320.0p	196.3m	0.000	80.88r 3,300
BUS15	Failed	16.83u	677.4p	973.3m	314.3p	370.3m	52.65	314.3p	190.9m	0.000	83.00r 3,300
BUS2	Failed	179.8u	759.7p	894.0m	343.6p	413.7m	52.65	343.6p	1,010	5,253n	532.6r 3,300
BUS3	Failed	63.55u	685.3p	908.6m	321.9p	349.2m	52.65	321.9p	980.2m	4,303n	554.3r 3,300
BUS4	Failed	114.7u	697.6p	913.3m	326.4p	325.4m	52.65	326.4p	996.3m	4,169n	555.7r 3,300
BUS5	Failed	73.20u	689.5p	912.6m	323.6p	344.6m	52.65	323.6p	989.1m	4,492n	558.5r 3,300
BUS6	Failed	117.7u	708.2p	922.0m	330.4p	340.5m	52.65	330.4p	1,012	4,237n	553.1r 3,300
BUS7	Failed	165.8u	704.3p	927.4m	329.2p	327.2m	52.65	329.2p	1,015	4,221n	558.0r 3,300
BUS8	Failed	54.28u	743.7p	970.8m	335.9p	442.8m	52.65	335.9p	209.6m	1,017n	79.21r 3,300
BUS9	Failed	38.11u	734.1p	975.1m	333.8p	436.9m	52.65	333.8p	208.2m	1,017n	76.24r 3,300
GND	Not analyz...	-	-	-	-	-	52.65	-	-	-	-
P3V3	Not analyz...	-	-	-	-	-	52.65	-	-	-	-

Buttons at the bottom: Menu, Reanalyze Design..., Model Assignments..., Perform Sweep, Sweep Steps: 10, Reflection Waveforms..., Crosstalk Waveforms...

EJEMPLO DE DISEÑO

Tres micros STM32F101T6U6 interconectados mediante un grupo de 16 líneas



EJEMPLO DE DISEÑO


Resultados de la simulación: violaciones de las reglas de diseño

Signal Integrity

Net	S... ▲	Falling Edge Overshoot	Falling Edge Undershoot	Rising Edge Overshoot	Rising Edge Slope
BUS6	Failed	922,0m	340,5m	1,012	4,237n
BUS5	Failed	912,6m	344,6m	989,1m	4,492n
BUS8	Failed	970,8m	442,8m	209,6m	1,017n
BUS7	Failed	927,4m	327,2m	1,015	4,221n
BUS4	Failed	913,3m	325,4m	996,3m	4,169n
BUS1	Failed	887,5m	412,6m	1,014	5,317n
BUS0	Failed	880,1m	405,8m	1,015	5,400n
BUS3	Failed	908,6m	349,2m	980,2m	4,303n
BUS2	Failed	894,0m	413,7m	1,010	5,253n
BUS13	Failed	978,2m	348,1m	198,1m	0,000
BUS14	Failed	977,0m	343,8m	196,3m	0,000
BUS15	Failed	973,3m	370,3m	190,9m	0,000
BUS12	Failed	981,3m	384,5m	201,6m	1,021n
BUS9	Failed	975,1m	436,9m	208,2m	1,017n
BUS10	Failed	978,4m	426,1m	206,5m	1,018n
BUS11	Failed	980,5m	410,5m	204,4m	1,019n


EJEMPLO DE DISEÑO

Resultados de la simulación: formas de onda en BUS0



EJEMPLO DE DISEÑO

Resultados de la simulación: formas de onda en BUS0 con y sin 22 ohm de terminación serie en la fuente



EJEMPLO DE DISEÑO

Resultados de la simulación: formas de onda de *crosstalk* (BUS1 sobre BUS0)

Crosstalk de aprox. 100 mV_p; W=187 mm, S=1,7*W; el nivel es tolerable en esta aplicación

