


INTEGRIDAD DE SEÑAL



LÍNEAS DIFERENCIALES

José F. Toledo (jtoledo@eln.upv.es) y Jorge D. Martínez (jdmartinez@eln.upv.es)


CONTENIDOS

- Introducción
- Señalización diferencial
- Pares diferenciales
- Consideraciones de diseño
- Diagramas de ojos

INTRODUCCIÓN

Par Diferencial

- Un par diferencial es un par de líneas de transmisión acopladas empleadas para soportar la transmisión de información mediante **señalización diferencial**
- No aportan ventajas desde el punto de vista de la propia línea
 - Se implementan con líneas convencionales: microstrip, coplanar, stripline,...
- Su principal ventaja es la posibilidad de explotar los beneficios de la señalización diferencial, particularmente en **enlaces digitales de alta velocidad**



De High-Speed Differential Line Driver/Receivers Datasheet, Texas Instruments Inc., Dec. 2014

- Las líneas diferenciales emplean dos *drivers* que permiten atacar dos líneas de transmisión de manera independiente y simultánea:
 - Una línea transporta un bit de información
 - La otra línea transporta el bit complementario

INTRODUCCIÓN

Ventajas e inconvenientes de la señalización diferencial

- La **señalización diferencial** presenta ventajas importantes en comparación con las señales *single-ended*:
 - ✓ Menor slew rate (dl/dt) y por tanto más robusta frente a *rail collapse* y EMI
 - ✓ Mayor ganancia en el receptor que un amplificador *single-ended*
 - ✓ Más robusta frente a *crosstalk* y discontinuidades en el camino de retorno
 - ✓ Menos susceptible a ruido de conmutación en conectores y encapsulados
- Entre sus principales inconvenientes destacan:
 - ✗ Potencial para crear EMI si se producen desbalances en la transmisión
 - ✗ Se requiere el doble de líneas de señal en comparación con *single-ended*
 - ✗ Mayor complejidad en el proceso de diseño a nivel de layout

CONTENIDOS

- Introducción
- Señalización diferencial
- Pares diferenciales
- Consideraciones de diseño
- Diagramas de ojos


SEÑALIZACIÓN DIFERENCIAL

Introducción

- La señalización diferencial es ampliamente utilizada hoy en día
 - Enlaces digitales de alta velocidad: SCSI, Serial ATA, PCI Express, 10G Ethernet, USB,...
- ¿Cómo medimos la señal en una línea?
 - Entre la línea y el camino de retorno a masa: *single-ended voltage*
 - Como la diferencia de tensión entre ambas líneas: *differential voltage*
- **Ejemplo:** Low Voltage Differential Signaling (LVDS)
 - Dos pines de salida transmitiendo un único bit de información
 - Cada señal tiene un rango de tensión que va desde 1.125 – 1.375V



De Signal Integrity - Simplified, Eric Bogatin (disponible *on-line*).



SEÑALIZACIÓN DIFERENCIAL

Algunas definiciones

- En recepción se mide la **tensión diferencial** entre ambas líneas (*differential amplifier*)

$$V_{diff} = V_1 - V_2$$

- ... donde V_{diff} es la tensión diferencial, V_1 y V_2 las tensiones en las líneas individuales respecto del camino de retorno a masa
- La tensión diferencial transporta la información, pero también hay presente una **tensión en modo común**

$$V_{comm} = \frac{1}{2}(V_1 + V_2)$$

- Cualquier señal transportada por un par diferencial puede ser expresada en términos de la tensión diferencial y la tensión en modo común

SEÑALIZACIÓN DIFERENCIAL

Algunas definiciones

- A partir de las expresiones anteriores:


$$V_1 = V_{comm} + \frac{1}{2}V_{diff}$$
$$V_2 = V_{comm} - \frac{1}{2}V_{diff}$$

Como sucede en **LVDS**, un enlace diferencial puede tener una componente muy importante en modo común, pero ésta debe ser (nominalmente) constante

- Ejemplo:** Low Voltage Differential Signaling (LVDS)
 - ¿Cuál es la señal en modo común y la señal diferencial en un enlace LVDS?



De Signal Integrity - Simplified, Eric Bogatin (disponible *on-line*).



SEÑALIZACIÓN DIFERENCIAL

Problemas con la tensión en modo común

- Idealmente, la tensión en modo común debe permanecer constante:
 - Evidentemente no transporta información
 - No debería tampoco afectar a la integridad de señal o al funcionamiento del enlace
- Desafortunadamente, cualquier mínima perturbación en el diseño de la interconexión diferencial puede causar cambios en la señal en modo común:
 - Si el valor de la señal aumenta puede llegar a saturar el receptor causando desensibilización
 - Puede potencialmente incrementar el nivel de EMI del sistema
- **RECUERDA:** La tensión diferencial y en modo común se refiere en todo momento a las características de la señal (i.e. señalización), no a las líneas de transmisión que conforman el par diferencial


CONTENIDOS

- Introducción
- Señalización diferencial
- Pares diferenciales
- Consideraciones de diseño
- Diagramas de ojos

PARES DIFERENCIALES

Introducción

- La implementación de un **par diferencial** requiere *simplemente* de dos líneas de transmisión:
 - Cada una de ellas puede ser vista como una línea *single-ended*
 - Analizadas conjuntamente forman un par diferencial
- Cualquier sistema con dos (o tres) conductores puede formar un par diferencial
 - Planares (i.e. circuito impreso): microstrip, stripline, coplanar,...
 - Cable: par trenzado, twinax,...



PARES DIFERENCIALES


Características deseables en un par diferencial

- Las características que debe reunir un par diferencial para poder transportar señales diferenciales de gran ancho de banda (i.e. elevada tasa de transmisión):
 - **Control de impedancias:** sección transversal uniforme a lo largo de su longitud, garantizando una impedancia diferencial constante.
 - **Adaptación en longitud y retardo:** Igual retardo y longitud en ambas líneas del par, dando lugar a señales diferenciales con flancos abruptos y bien definidos. Cualquier *skew* dará lugar a una conversión de la señal diferencial en señal en modo común (EMI).
 - **Simetría:** Las líneas deben ser idénticas en dimensiones y no presentar asimetrías (e.g. *test pads*, vías, codos en una línea que no estén presentes en la otra,...).
 - **Acoplamiento:** Una ventaja fundamental de las líneas diferenciales, su mayor inmunidad al ruido, dependerá de que las líneas estén acopladas. Cuanto mayor sea el acoplo, más robustas serán las líneas desde el punto de vista de la integridad de señal.

PARES DIFERENCIALES

Impedancia diferencial (I) – Sin acoplo

- La definición de impedancia no cambia: relación entre tensión y corriente
 - La diferencia es que ahora hablamos **de la señal diferencial**
 - Empecemos por el problema más sencillo: asumamos que no hay acoplo entre las líneas
 - Impedancia característica de cada línea del par Z_0
 - Esto se traduce en una separación mucho mayor que el ancho de la línea (e.g. $> 3 \cdot W$)



De Signal Integrity - Simplified, Eric Bogatin (disponible on-line).


- La tensión diferencial es el doble del *swing* de tensión en una línea, mientras la corriente es la misma ($I_1 = -I_2$)

$$Z_{diff} = \frac{V_{diff}}{I_1} = \frac{2V_1}{I_1} = 2 \cdot Z_0$$


PARES DIFERENCIALES

Impedancia diferencial (I) – Sin acoplo

- ¿Qué sucede en el extremo receptor de una línea diferencial?
 - Nos encontramos con una impedancia muy alta: desadaptación
 - Será necesario terminar adecuadamente el par diferencial



De Signal Integrity - Simplified, Eric Bogatin (disponible on-line).




- En el caso de un par diferencial con líneas prácticamente desacopladas, no tendríamos mucho más de lo que preocuparnos
 - Excepto de hacer un buen diseño físico – véase *Características deseables de un par diferencial*
- Sin embargo, aún hay múltiples aspectos importantes que debemos considerar...

PARES DIFERENCIALES


Acoplamiento entre líneas

- El acoplamiento entre líneas de un par diferencial surge por proximidad y solape de los campos eléctrico y magnético (normalmente *fringe fields*).
- Desde un punto de vista eléctrico se puede modelar mediante capacidades e inductancias mutuas por unidad de longitud: C_{12} y L_{12}
- Consideremos un par de líneas stripline *edge-coupled*:

Edge coupled stripline – sección transversal




Modelo equivalente capacitivo



PARES DIFERENCIALES

Acoplamiento entre líneas

- Variación de la capacidad de carga por unidad de longitud C_L en función de la separación entre las líneas del par S (i.e. *line spacing*)
 - **Datos substrato:** FR4, 50Ω , $W=5$ mils




De Signal Integrity - Simplified, Eric Bogatin (disponible *on-line*).

- La capacidad C_{11} disminuye al verse interceptados los *fringe fields* de la línea 1
 - C_{12} aumenta de manera más rápida compensando la reducción de C_L para $S < 2 \cdot W$

PARES DIFERENCIALES

Acoplamiento entre líneas

- Un efecto similar puede observarse en el acoplamiento inductivo (i.e. inductancia mutua por unidad de longitud)



De Signal Integrity - Simplified, Eric Bogatin (disponible *on-line*).

- La auto-inductancia L_{11} disminuye muy ligeramente al generarse corrientes inducidas en la línea 2
 - L_{12} aumenta también de manera más rápida para $S < 2 \cdot W$

PAIRES DIFERENCIALES

Acoplamiento entre líneas

- Como hemos visto, el acoplamiento aumenta cuando acercamos las líneas del par diferencial:
 - Aún así, el acoplamiento relativo (C_{12}/C_{11} o L_{12}/L_{11}) es inferior al 15% para $S=W$ e inferior al 1% para $S>3\cdot W$
 - Cuando las líneas están alejadas podemos afirmar que $Z_0 \sim \frac{1}{C_{11}}$
- Sin embargo, hasta ahora únicamente hemos considerado los aspectos relacionados con la topología del par: **efecto de proximidad**
- Con relación a las señales que transportan ambas líneas tenemos 3 escenarios:
 - Segunda línea conectada a masa ($V_2=0V$)
 - Segunda línea en modo complementario (señalización diferencial)
 - Segunda línea conduciendo la misma señal

PARES DIFERENCIALES

Acoplamiento entre líneas

- **Segunda línea conectada a masa ($V_2=0V$)**
 - La impedancia característica dependerá únicamente de la capacidad total por unidad de longitud

$$Z_0 \sim \frac{1}{C_{11} + C_{12}} = \frac{1}{C_L}$$

- **Segunda línea en modo complementario (señalización diferencial)**
 - Hay una diferencia de potencial $V_{12}=2V_{11}$
 - Aparece una corriente entre las líneas 1 y 2 a través de C_{12}

$$I = v \cdot t_r \cdot (C_{11} \frac{dV_{11}}{dt} + C_{12} \frac{dV_{12}}{dt}) \sim C_{11} + 2C_{12}$$

$$Z_0 \sim \frac{1}{C_L + C_{12}}$$

- La impedancia de la línea *single-ended* se ve reducida cuando la otra línea está conduciendo la señal complementaria (diferencial)

PARES DIFERENCIALES

Acoplamiento entre líneas

- **Segunda línea conduciendo la misma señal**
 - No hay diferencia de potencial entre ambas líneas $V_{12}=0$ por lo que el driver sólo verá la capacidad C_{11}

$$I = v \cdot t_r \cdot (C_{11} \frac{dV_{11}}{dt} + C_{12} \frac{dV_{12}}{dt}) \sim C_{11}$$

$$Z_0 \sim \frac{1}{C_{11}} = \frac{1}{C_L - C_{12}}$$


- La impedancia de la línea *single-ended* se ve aumentada cuando la otra línea está conduciendo la misma señal
- El efecto de proximidad entre ambas líneas tiene un impacto sobre la impedancia característica de cada una de ellas que depende del esquema de señalización

PARES DIFERENCIALES

Acoplamiento entre líneas

- **Conclusión**

- Cuando una señal diferencial se propaga a través del par, la impedancia diferencial es igual al doble de la impedancia de cada línea respecto de su camino de retorno
- Debido al efecto de proximidad, la impedancia de las líneas del par se ve reducida cuando éstas transportan la información complementaria
- La variación es normalmente inferior al 15% para la separación mínima $S=W$



De Signal Integrity - Simplified, Eric Bogatin (disponible on-line).

PARES DIFERENCIALES

Cálculo de la impedancia diferencial

- La evaluación de la impedancia diferencial del par puede realizarse empleando diferentes técnicas:
 - Expresiones analíticas aproximadas
 - Simulación EM 2D/3D
- La aproximación más extendida está basada en un ajuste empírico a partir de datos medidos
 - **J.A. Mears**, "*Transmission Line RAPIDESIGNER® Operation and Applications Guide*", AN-905, National Semiconductor, 1996.
 - Sólo válida para *edge-coupled microstrip* y *stripline*
 - Procedimiento de **análisis**:
 - Se obtiene la impedancia característica Z_0 de cada línea en función de W , t , H y ϵ_r
 - Se obtiene la impedancia diferencial Z_{diff} del par en función de s y H
- Altium tiene su propia herramienta calculadora de impedancias
 - Ver el *Layer Stack Manager*

PARES DIFERENCIALES

Cálculo de la impedancia diferencial



- Las expresiones para la impedancia diferencial de líneas microstrip y stripline son:

$$Z_{diff} \cong 2Z_0(1 - 0.48e^{-0.96\frac{s}{h}}) \quad \text{Edge-coupled microstrip line}$$


$$Z_{diff} \cong 2Z_0(1 - 0.374e^{-2.9\frac{s}{h}}) \quad \text{Edge-coupled stripline}$$

- Las ecuaciones anteriores deben ser manejadas cuidadosamente y, en caso necesario, es imprescindible recurrir a herramientas de análisis EM
 - Comparativa entre las ecuaciones de AN-905 y la solución obtenida mediante simulación EM 2D


Edge-coupled microstrip line



De Signal Integrity - Simplified, Eric Bogatin (disponible on-line).




Edge-coupled stripline



PARES DIFERENCIALES

Corrientes de retorno en un par diferencial

- Si las líneas están muy separadas ($S > 3W$), como cabría esperar tendremos corrientes de retorno en dirección opuesta y justo debajo de cada línea
- Incluso para una distancia $S=W$, el solapamiento (y cancelación) de las corrientes de retorno es mínimo
 - Es la situación habitual en la mayoría de interconexiones a nivel de PCB, particularmente en estructuras *edge-coupled*





De Signal Integrity - Simplified, Eric Bogatin (disponible *on-line*).

- Sólo en aquella situación en que $C_{12} \gg C_{11}$, las corrientes de retorno en el plano de referencia se cancelan y el retorno se establece entre una línea y la otra
 - Criterio aproximado: $S + 2W < H$

PARES DIFERENCIALES

Análisis modal


- El análisis modal nos proporciona otra perspectiva del mismo problema
 - Más intuitivo en el análisis de algunas situaciones
- Como hemos visto anteriormente hay dos modos de excitación que nos permiten estudiar lo que sucede en un par diferencial
 - **Modo par** (*even-mode*): Misma excitación (tensión) para ambas líneas
 - **Modo impar** (*odd-mode*): Excitación complementaria para ambas líneas
- La excitación de una línea diferencial con cualquiera de estos dos modos da lugar a una transmisión sin distorsión



PAIRES DIFERENCIALES

Análisis modal

- La impedancia de cada línea dependía de la señal con que se excita el par, por tanto podemos hablar de impedancia *odd-mode* (Z_{0o}) y *even-mode* (Z_{0e})
 - Z_{0o} es la impedancia de la línea con el par es excitado con la **señal diferencial**
 - Z_{0e} es la impedancia de la línea con el par es excitado con la **señal en modo común**



- Existen una relación directa entre la impedancia diferencial y la impedancia en modo común con cada uno de los modos de excitación


$$Z_{diff} = 2Z_{0o}$$

$$Z_{comm} = \frac{1}{2}Z_{0e}$$


PARES DIFERENCIALES

Análisis modal

- Si las dos líneas están desacopladas $Z_{0o}=Z_{0e}$. Cuando las líneas se acoplan, entonces Z_{0o} disminuye y Z_{0e} aumenta
- Las impedancias diferencial y en modo común siguen la tendencia de Z_{0o} y Z_{0e} respectivamente



De Signal Integrity - Simplified, Eric Bogatin (disponible on-line).




- La presencia de la máscara de soldadura puede tener un efecto muy importante sobre la impedancia Z_{0o}
 - Campo eléctrico intenso en el espacio entre ambas líneas

PARES DIFERENCIALES

Terminaciones para líneas diferenciales


- Para evitar reflexiones es necesario colocar una terminación adecuada en el extremo de la línea que esté adaptada a la impedancia diferencial
 - La terminación se coloca entre ambas líneas del par diferencial
- ¿Pero qué sucede con la señal en modo común?
 - Como no hay diferencia de potencial entre ambas líneas, la terminación es invisible para el modo par
 - La señal en modo común puede dar lugar a múltiples reflexiones y en algunos casos puede suponer un problema (dependiendo de la sensibilidad al modo común)
 - Para terminar la señal en modo común sería necesario terminar cada una de las líneas con una terminación a masa $R=2 \cdot Z_{\text{comm}}$... pero el problema se traslada de nuevo al modo impar!



PARES DIFERENCIALES


Terminaciones para líneas diferenciales

- Si es importante terminar adecuadamente la señal en modo común es necesario emplear esquemas de terminación que garanticen
 - Adaptación del modo común y de la señal diferencial
 - Eliminan todas las reflexiones que se pueden producir en el receptor



$$R_{P1} = Z_{0e}$$

$$R_{P2} = \frac{2Z_{0e}Z_{0o}}{Z_{0e} - Z_{0o}}$$



$$R_{P1} = Z_{0o}$$

$$R_{P2} = \frac{Z_{0e} - Z_{0o}}{2}$$


CONTENIDOS

- Introducción
- Señalización diferencial
- Pares diferenciales
- Consideraciones de diseño
- Diagramas de ojos

CONSIDERACIONES DE DISEÑO

Guías de diseño para líneas diferenciales

- Es fundamental mantener la integridad de la señal diferencial:
 - Emplear líneas con impedancia controlada y sección transversal uniforme
 - Minimizar cualquier discontinuidad en el par diferencial
 - Terminar la línea diferencial en el extremo receptor
 - Minimizar cualquier *skew* tanto en longitud como en tiempo
- Como regla general, debemos tratar de mantener un *skew* inferior al 20% del t_r
- El skew también puede expresarse en términos de distancia ΔL



$$\Delta L = 0.2t_r \cdot v$$

Ejemplo:



Para un $t_r = 100\text{ps}$ (2 Gbps/s) y con una velocidad de propagación de $v = 15 \text{ ns/cm}$, el ajuste en longitud debería ser de $\pm 3 \text{ mm}$

CONSIDERACIONES DE DISEÑO

Guías de diseño para líneas diferenciales

- Otro aspecto importante que puede dar lugar a *skew* y distorsión en la señal recibida son las asimetrías que suponen una carga capacitiva adicional en una de las líneas del par
 - Destacar la incorporación de *test pads*, que deben evitarse o en todo caso disponerse de manera totalmente simétrica
- Otro efecto del *skew* es la conversión de señal diferencial en señal en modo común, que puede dar lugar a un importante aumento del nivel de EMI

Sin terminación
de señal en
modo común



Skew da lugar a
conversión de
señal
diferencial en
señal en modo
común

CONSIDERACIONES DE DISEÑO

Guías de diseño para líneas diferenciales


- ¿Líneas diferenciales con acoplo débil o fuerte?...
 - Las líneas diferenciales fuertemente acopladas (i.e. $S < 2W$) minimizan los efectos del ruido diferencial producido por el *crosstalk* con una línea adyacente
 - En presencia de una discontinuidad en el camino de retorno, la otra línea del par proporciona un camino de retorno (aunque la impedancia diferencial se eleve significativamente)

Acoplamiento	Ventajas	Inconvenientes
Débil	- Impedancia diferencial sólo depende de la Z_0 de la línea - Mayor flexibilidad en el rutado frente a pérdidas de simetría	- No se aprovechan las ventajas intrínsecas de las líneas diferenciales
Fuerte	- Mayor densidad de interconexión - Superior inmunidad al ruido - Más robustas frente a discontinuidades en el camino de retorno	- Cálculo preciso de la impedancia diferencial - Mayores restricciones de rutado para mantener simetría y Z_{0o}


CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout


- **Mitigación de efectos derivados de los materiales del circuito impreso**
 - Inhomogeneidad en la permitividad del substrato debido a la diferente ϵ_r entre la fibra de vidrio y la resina epóxica
 - Puede afectar a la velocidad de propagación en las líneas del par, dando lugar a *skew* entre las líneas diferenciales



Rotación de la imagen de la PCB (10° - 35°)



Rotación de las líneas diferenciales (10° - 35°)



Rutado en zig-zag


CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Mitigación de efectos derivados de los materiales del circuito impreso**
 - Escoger materiales adecuados para señales de alta velocidad
 - Seleccionar materiales con una mayor densidad de fibra de vidrio y menor proporción de resina
 - Escoger adecuadamente entre los diferentes *cores* y *pre-pregs* disponibles



1080



2116





7628

CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Adaptación de longitud de pista**




- Adaptar las longitudes de todos los pares diferenciales en cada interfaz de alta velocidad
- Para adaptar la longitud, emplear rutado en serpentina lo más cerca posible del extremo peor adaptado
- Los niveles requeridos pueden ir desde 5 – 50 mils dependiendo de la tasa de transmisión del interfaz
- En función del estándar, habrán limitaciones a la máxima longitud de las líneas del par



CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Simetría y discontinuidades en el par diferencial**
 - Ruta todas las pistas del par de manera simétrica y paralela
 - Cierta asimetría en la cercanía del chip es tolerable para implementar el fan-out, por ejemplo en una BGA
 - Evitar incluir componentes SMD en serie y, en caso de ser necesario (e.g. AC-coupling) utilizar encapsulados pequeños en disposición simétrica





CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Plano de referencia**

- Rutar sobre un plano de referencia sólido evitando separaciones entre planos en la medida de lo posible y en capa superior/inferior (i.e. *edge-coupled microstrip*)
- El mismo plano de referencia debe mantenerse a lo largo de toda la línea diferencial. En caso de cambio de plano es necesario añadir vías de *stitching* próximas a las vías de señal





CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Vías**

- Limitar el número de vías a un máximo de 2 – 4 dependiendo del t_r
- Igualar el número de vías en las líneas del par
- Aumentar el antipad para reducir las capacidades parásitas a los planos
- En PCBs gruesas y empleando vías through-hole es necesario eliminar los *stubs* que se generan mediante *back-drilling* de los taladros





CONSIDERACIONES DE DISEÑO

Aspectos a nivel de layout

- **Bending**

- Evitar la introducción de codos en las líneas del par, aunque si son necesarios no suponen una desadaptación excesiva
- En caso necesario, utilizar codos de 45° (no ángulo recto) o curvados para preservar la impedancia de las líneas





CONTENIDOS

- Introducción
- Señalización diferencial
- Pares diferenciales
- Consideraciones de diseño
- Diagramas de ojos

DIAGRAMAS DE OJOS

Interferencia entre símbolos (ISI)

- Aparece cuando trans varios símbolos del mismo valor hay una transición al valor contrario





- El primer símbolo del nuevo valor queda atenuado y puede no ser detectado
 - Afecta a la posición temporal de los flancos de la línea de señal (*data dependent jitter*)
 - Es debida a los efectos capacitivos de la línea de transmisión

DIAGRAMAS DE OJOS

Diagrama de ojos


- Nos permite representar el jitter total y la variación en amplitud derivada de la interferencia entre símbolos
- Es una herramienta fundamental en el análisis de enlaces > 1 Gbps
- Permite la aplicación de máscaras (*eye masks*) a modo de test *pass/fail*



DIAGRAMAS DE OJOS

Diagrama de ojos


- El diagrama de ojos se forma superponiendo una secuencia aleatoria de la señal con la misma duración y alineada con el flanco de reloj



Apertura del ojo:

Anchura del ojo


Altura del ojo



DIAGRAMAS DE OJOS

Parámetros

- Nivel del 1 y del 0 (μ , σ)




*Eye diagram measurements in advanced design systems”, Agilent Technologies
(<http://cp.literature.agilent.com/litweb/pdf/5989-9453EN.pdf>)*

DIAGRAMAS DE OJOS

Parámetros


- Amplitud, altura, anchura y SNR del ojo




Eye Amplitude = Level One – Level Zero

Eye Height = (Eye level one- 3σ)- (Eye level zero+ 3σ)

Eye S/N= $\frac{\text{(Eye level one-Eye level zero)}}{1\sigma_{\text{level one}} + 1\sigma_{\text{level zero}}}$



Eye width = (Eye crossing@t2- 3σ)- (Eye crossing@t1+ 3σ)





“Eye diagram measurements in advanced design systems”, Agilent Technologies
(<http://cp.literature.agilent.com/litweb/pdf/5989-9453EN.pdf>)

DIAGRAMAS DE OJOS

Eye Pattern Masks

- Definen áreas prohibidas que la señal no debe cruzar para garantizar una adecuada recepción
 - Dependen del estándar de transmisión
- Ejemplo:** USB 2.0



Pass

REFERENCIAS

Libros

- E. Bogatin, “Signal Integrity – Simplified”, Pearson, 2009. (Disponible on-line a través UPV)
- S. Hall and W. Garrett, “High Speed Digital System Design: A Handbook of Interconnect Theory and Design Practices”. Wiley 2000.

Notas de aplicación

- “High Speed Interface Layout Guidelines”, SPRAAR7H, Texas Instruments, Oct. 2018
- “SN65LVDxx High-Speed Differential Line Drivers and Receivers”, SLLS373L, Texas Instruments, Dec. 2014.
- “Eye diagram measurements in advanced design systems”, Agilent EEsof EDA.