


INTEGRIDAD DE SEÑAL



REDES DE DESACOPLO

José F. Toledo (jtoledo@eln.upv.es) y Jorge D. Martínez (jdmartinez@eln.upv.es)


CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen

FUNCIONES DE LA RED DE DESACOPLO

1. Eliminar fluctuaciones de baja frecuencia en Vcc: colocamos los condensadores lo más cerca posible de la entrada de alimentación a la placa, independizando al diseño de la inductancia de los cables de alimentación



Bulk
capacitance



Estos condensadores de elevado valor (típicamente uno por tensión de alimentación) sólo sirven para filtrar las perturbaciones de baja frecuencia. Dicho de otro modo, proporcionan una fuente de carga con baja impedancia Vcc-GND a frecuencias a las que la inductancia de los cables provocaría demasiada caída

FUNCIONES DE LA RED DE DESACOPLO

Un condensador de elevado valor se sitúa entre la fuente de alimentación y el CI, reduciendo la inductancia del camino de $L_2 + L_1$ a sólo L_2 (mucho menor)



La inductancia se opone a cambios bruscos en la corriente. Sin el condensador de bulk, las demandas instantáneas de corriente producirían caídas importantes en la tensión de alimentación

$$V \propto L \cdot \frac{\partial I}{\partial t}$$

FUNCIONES DE LA RED DE DESACOPLO

- ❑ Conociendo la máxima ΔV que tolera el sistema y la máxima ΔI (peor caso, para toda la placa), determinamos la máxima reactancia admisible entre masa y alimentación:

$$X_{\max} = \Delta V / \Delta I$$

- ❑ Determinamos la frecuencia a la que el cableado de alimentación presenta esta reactancia:

$$f_{\text{ind-cable}} = \frac{X_{\max}}{2 \cdot \pi \cdot L_{\text{cable}}}$$

La inductancia del cableado (en nH) puede estimar se como: $L_{\text{cable}} \approx 4 \cdot l \cdot \ln \frac{2H}{D}$

Donde l es la longitud del cable en cm, H es la separación media entre cables y D el diámetro de los cables

- ❑ Para garantizar una baja impedancia entre masa y alimentación por encima de $f_{\text{ind-cable}}$ necesitamos un condensador, que calcularemos para tener una reactancia $X_{\max}$ a $f_{\text{ind-cable}}$:

$$C_{\text{bulk}} = \frac{1}{(2\pi \cdot f_{\text{ind-cable}} \cdot X_{\max})}$$

FUNCIONES DE LA RED DE DESACOPLO

❑ Ejemplo numérico

❑ $L_{\text{cable}} (0,5\text{m} / H=5\text{mm} / D=2\text{mm}) = 322 \text{ nH}$

❑ Para un ΔI de 4 A, con un 5% de tolerancia a 3.3V obtenemos que la reactancia debe ser menor que: $40 \text{ m}\Omega$


❑ El cable alcanza esta reactancia a 20 kHz

❑ Calculamos el valor del condensador que presenta $40 \text{ m}\Omega$ a 20 kHz : $200 \text{ }\mu\text{F}$

❑ Estos valores sugieren el empleo de un condensador electrolítico de muy baja ESR. Aplicando un margen de seguridad, escogemos el valor de $330\mu\text{F}$


FUNCIONES DE LA RED DE DESACOPLO

Simulación con Kemet Spice Software (330 μ F SMD size X, conductive polymer)



FUNCIONES DE LA RED DE DESACOPLO


Extendemos el margen de frecuencias útil a 20 MHz añadiendo 2x 10 μ F 1206 MLCC



FUNCIONES DE LA RED DE DESACOPLO

2. Eliminar fluctuaciones de alta frecuencia en Vcc


La capacidad de bulk, por su tamaño y características, es lenta. Los picos de demanda instantánea de corriente debe proporcionarlos una red de condensadores de menor tamaño, colocados junto a los ICs, lo que constituye un segundo nivel de desacoplo. Se crea así una jerarquía o un diseño multinivel de la red de desacoplo.



FUNCIONES DE LA RED DE DESACOPLO

3. Proporcionar un camino de baja inductancia para las corrientes de retorno

Añadiremos estratégicamente algunos condensadores por todo el PCB para reducir la inductancia de los caminos de retorno. En este sentido, el acoplo capacitivo entre planos de Vcc y masa contribuye positivamente a partir de 150-200 MHz aprox.




CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen

MODELO EN FRECUENCIA DE UN CONDENSADOR

Impedancia de un condensador real


- Componentes parásitas R ($\sim 30 \text{ m}\Omega$), L ($\sim 1\text{-}5 \text{ nH}$)
- Margen útil para desacoplo: (por ejemplo $Z < 100 \text{ m}\Omega$) $\Rightarrow$ operación más allá de resonancia
- f_r entre 10 y 100 MHz para condensadores de pequeño valor




MODELO EN FRECUENCIA DE UN CONDENSADOR

Extensión del ancho de banda útil → añadiendo C en paralelo

Dos condensadores de diferente valor en paralelo



Condensadores idénticos en paralelo



A una frecuencia dada, estarán efectivamente en paralelo todos los condensadores dentro de un diámetro $D \ll \lambda$!!!!

CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen

TIPOS DE CONDENSADORES DE DESACOPLO

Los condensadores utilizados en desacoplo son básicamente de tres tipos:

- **Cerámicos multicapa**: hasta $\sim 100\mu\text{F}$. Muy baja inductancia debido a su pequeño tamaño y muy baja ESR. Los usaremos para los condensadores de desacoplo de pequeño valor, en el encapsulado más pequeño que encontremos. No son condensadores polarizados
- **Tántalo**: hasta $\sim 1\text{mF}$. Baja inductancia pero ESR alta. Pueden formar parte de la capacidad de bulk. **Ojo**: son condensadores polarizados
- **Electrolíticos**: a partir de $470\mu\text{F}$. Los colocamos junto a los reguladores de tensión y terminales de entrada de alimentación. Sólo en PCBs con muchos CI. **Ojo**: son condensadores polarizados

TIPOS DE CONDENSADORES DE DESACOPLO

Condensadores cerámicos multicapa (MLCC)


- Disponibles en distintos dieléctricos agrupados en dos clases: NPO (Class I), X7R, X5R e Y5V (Class II)

Dieléctrico	NPO (COG) X7R, X5R Y5V		
Características	Ultra estable	Estabilidad media	Baja estabilidad
Aplicaciones	Filtrado Temporización	Filtrado Temporización Desacoplo	Filtrado Desacoplo

- Difieren en estabilidad en el margen de temperatura y en valores disponibles (**NPO**: hasta 10nF y 300ppm/°C, **X7R**: hasta 1uF y $\pm 15\%$ de variación, **Y5V**: hasta 10uF y +30 -80% de variación)

- Conclusión:** en caso de elegir X7R o Y5V, escoger un valor de capacidad nominal mayor que el requerido.

TIPOS DE CONDENSADORES DE DESACOPLO



Tamaño	0402	0603	0805	1206	1210	1808	1812
Longitud (mm)	1	1,6	2	3,2	3,2	4,5	4,5
Anchura (mm)	0,5	0,8	1,25	1,6	2,5	2,03	3,2
Terminación (mm)	0,25	0,4	0,5	0,6	0,75	0,75	0,75

TIPOS DE CONDENSADORES DE DESACOPLO

Selección de condensadores

- Para aumentar la vida útil, la tensión nominal del condensador debe ser al menos el doble de la tensión máxima que tendrá que soportar (i.e., $2 \cdot V_{cc}$)
- Elegiremos el encapsulado más pequeño disponible para reducir la inductancia, y siempre encapsulados de montaje superficial (excepto en los electrolíticos)
- Tendremos en cuenta la variación térmica en MLCC y escogeremos valores ligeramente superiores
- Elegiremos condensadores con baja ESR
- Preferiremos MLCC antes que tántalo
- Preferiremos tántalo antes que aluminio



CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen

DISEÑO DE LA RED DE DESACOPLO DE UN CI


Principios generales:

- Normalmente, los CI no toleran más de un $\pm 5\%$ de variación respecto a la tensión de alimentación nominal. Teniendo en cuenta además la demanda de corriente, obtenemos un objetivo para la impedancia máxima del desacoplo entre DC y f_{codo} :

$$Z_{\max} = \Delta V / \Delta I$$

- Debemos tener en cuenta la inductancia de las conexiones de los C a los planos y de las vías (aprox. 1nH). De este modo, la frecuencia de resonancia del componente (f_{RSELF}) es mayor que cuando está montado en el sistema (f_{RIS})

$$L_{total} = ESL + 2L_v$$



Ejemplo:

Un condensador de 10 nF y $ESL=0.9\text{nH}$ resuena a 53 MHz.


Añadiendo 0.8 nH ($2 \cdot ESL$) debido a las pistas y vías, resuena a 38 MHz

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Efecto de las vías

Además de la inductancia del **condensador**, la inductancia debida a las conexiones a los planos de alimentación y masa de ser tenida en cuenta, ya que se suma directamente a la ESL del condensador

Por lo tanto, conviene minimizar la longitud de las conexiones a las vías




¡Las conexiones tienen tanta inductancia como el propio componente!

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Efecto de las vías

Inductancia de una vía (h , d en cm):

$$L(nH) = 2h \cdot \ln\left(\frac{4h}{d} + 1\right)$$


Por ejemplo, una vía de 1,6 mm de alto, 0,2 mm de diámetro presenta **L=1,12 nH**

Aumentando el diámetro a 0,4mm la inductancia sólo baja a **0,9 nH**
No es rentable usar vías de mayor diámetro para los condensadores de desacoplo

Para una señal de 1 ns de tiempo de flanco, la **impedancia** es demasiado alta:

$$Z \approx \frac{\pi L}{t_t} = \frac{\pi \cdot 1,1nH}{1ns} = 3,45\Omega \quad L_c \approx \frac{t_t}{5 \cdot t_{pd}}$$

El condensador de desacoplo será poco efectivo, a menos que coloquemos varios en paralelo dentro de un diámetro inferior a la **longitud crítica**. En este caso unos 3 cm.

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Vamos a estudiar las recomendaciones de tres fabricantes de CI: Cypress Semiconductors, Micron Technologies y Xilinx

Los tres fabricantes proponen aproximaciones distintas al problema de determinar:

Cuántos condensadores de desacoplo y de qué valor debemos colocar rodeando al CI

En lo que si coinciden es en la necesidad de minimizar la inductancia de las conexiones entre los condensadores, los pines y los planos de alimentación y masa mediante:

- (1) Colocar los condensadores lo más cerca posible de los CI y de los pines a desacoplar
- (2) Colocar los condensadores en la capa opuesta al CI ayuda a reducir (en ciertos casos) la longitud de las conexiones

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Recomendaciones de Cypress  Pensadas para CI pequeños

(“Using decoupling capacitors”, Cypress semiconductors, 1999)


- Usar un solo valor de capacidad (evita las antirresonancias)
- Elegir el valor de forma que la frecuencia de resonancia coincida con la del reloj del sistema
- Poner tantos condensadores en paralelo como sea necesario para extender el rango útil al ancho de banda de las señales
- Debemos desacoplar todos los pines de alimentación con al menos un condensador por pin
- Colocar los condensadores en la misma cara del PCB que el CI a desacoplar y lo más cerca posible de éste (<6 mm)

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Ejercicio 1 (con la hoja de cálculo PDN tool)

Diseñar la red de desacoplo para la memoria SDRAM de la figura para una operación a 100 MHz según las recomendaciones de Cypress.

El tiempo de transición de las señales está comprendido entre 0.8 ns y 1.2 ns, según el datasheet de la memoria.



DISEÑO DE LA RED DE DESACOPLO DE UN CI

Recomendaciones de Micron  Pensadas para CI de memoria (SSN elevado)

(“Bypass capacitor selection for high-speed designs”, Micron Technologies, AN-00-06, 1999)

MÉTODO 1: Calculamos la capacidad de desacoplo total que requiere el CI en función del slew rate de corriente de las salidas y de la máxima caída de tensión aceptable. **Por ejemplo:**

Una memoria SRAM de 36 líneas de datos, cada una de las cuales conduce una carga de 30 pF con flancos de 2 ns y con niveles de 3.3V:

$$i = C \frac{\partial v}{\partial t} = 30 \text{ pF} \cdot \frac{3.3\text{V}}{2\text{ns}} = 49.5\text{mA} \approx 50\text{mA}$$

Si las 36 salidas conmutan simultáneamente (peor caso):

$$i \approx 50\text{mA} \cdot 36 = 1.8\text{A}$$

Permitimos un $\pm 5\%$ de variación en la alimentación (165mV para 3.3V): $C = \frac{i}{\frac{\partial v}{\partial t}} = \frac{1.8\text{A}}{\frac{165\text{mV}}{2\text{ns}}} \approx 22\text{nF}$

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Necesitamos al menos 22 nF de desacoplo. En vez de un condensador único podemos poner dos de 15 nF en paralelo para reducir la ESR

Este método no tiene en cuenta la caída de tensión producida por la inductancia serie total. En el ejemplo anterior, si suponemos $L=1.5\text{nH}$, resulta:

$$v = L \frac{\partial i}{\partial t} = 1.5\text{nH} \cdot \frac{1.8\text{A}}{2\text{ns}} = 1.35\text{V}$$

Lo que es del todo inaceptable

Por lo tanto, el método 1 es incompleto. Será necesario tener en cuenta la inductancia serie a la hora de elegir el condensador de desacoplo (lo que haremos en el método 2)

MÉTODO 2: Partimos del cálculo de la corriente total calculada según el método 1 (1.8A).
Permitiendo una variación máxima de 165 mV:

$$X_{\max} = \frac{\Delta v}{\Delta i} = \frac{165\text{mV}}{1.8\text{A}} \approx 90\text{m}\Omega$$

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Las señales tienen un ancho de banda aproximado de:

$$f_{knee} \approx \frac{0.5}{t_r} = \frac{0.5}{2ns} = 250MHz$$

La impedancia del desacoplo será inductiva (estaremos por encima de la frecuencia de resonancia) por lo que la inductancia máxima es de:

$$L_{max} = \frac{X_{max}}{2\pi \cdot f_{knee}} \approx \frac{90m\Omega}{2\pi \cdot 250MHz} = 57pH$$

Si usamos condensadores de 1.5nH, necesitaremos $1500/57=27$ condensadores de pequeño valor, que totalicen al menos valor:

$$C_{min} = \frac{1}{X_{max} \cdot 2\pi \cdot f_{knee} \cdot 27} = 262pF \approx 270pF$$


Deberíamos disponer en el PCB 27 condensadores de al menos 270 pF sólo para el desacoplo de las líneas de datos de la memoria. **Es bastante difícil!! Podemos usar capacitor arrays.**

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Ejercicio 2 (con la hoja de cálculo PDN tool)

Diseñar la red de desacoplo para la memoria SDRAM de la figura para una operación a 100 MHz según las recomendaciones de Micron.

El tiempo de transición de las señales está comprendido entre 0.8 ns y 1.2 ns, según el datasheet de la memoria. Suponemos cargas de 20 pF.



DISEÑO DE LA RED DE DESACOPLO DE UN CI

Recomendaciones de Xilinx




Pensadas para CI de gran tamaño e interfaces a distinta velocidad

(“Power distribution system design: using bypass/decoupling capacitors”, Xilinx XAPP 623, 2002)

- Proporcionar un desacoplo efectivo entre 500 kHz y 500 MHz mediante una combinación de condensadores de varios valores, usando la siguiente tabla como guía. Debe haber al menos un condensador de cada rango de valores y debe haber al menos tantos condensadores como pines de alimentación en el CI:

Capacitor Value	Quantity Percentage
100 to 470 μ F	1%
10 to 47 μ F	3%
1.0 to 4.7 μ F	6%
0.1 to 0.47 μ F	15%
0.01 to 0.047 μ F	25%
0.001 to 0.0047 μ F	50%

DISEÑO DE LA RED DE DESACOPLO DE UN CI



Cantidad	Encapsulado	Valor	Inductancia
1	C	$220 \mu\text{F}$	$2,8 \text{ nH}$
2	A	$22 \mu\text{F}$	$2,6 \text{ nF}$
3	0805	$2,2 \mu\text{F}$	$1,9 \text{ nF}$
8	0603	220 nF	$1,8 \text{ nH}$
16	0402	22 nF	$1,7 \text{ nH}$
32	0402	$2,2 \text{ nF}$	$1,7 \text{ nF}$

DISEÑO DE LA RED DE DESACOPLO DE UN CI

Ejercicio 3 (con la hoja de cálculo PDN tool)

Diseñar la red de desacoplo para VCC_{core} de una FPGA con 30 pines de alimentación (VCC_{core}) siguiendo las recomendaciones de Xilinx

Valor del C	Cantidad
100- 470 μ F	1 %
10- 47 μ F	3 %
1- 4,7 μ F	6 %
100- 470 nF	15 %
10- 47 nF	25 %
1- 4,7 nF	50 %


CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen


CAPACIDAD ENTRE PLANOS

A partir de aprox. 150 MHz los condensadores discretos son ineficaces como desacoplo!

Esta limitación se debe a la inductancia de los encapsulados y de las vías




Un adecuado diseño del stack-up permite contar una capacidad de desacoplo de inductancia despreciable: la capacidad entre planos (*embedded capacitance*). **Constituye un tercer nivel de la red de desacoplo**



FR4 con y sin condensadores discretos

CAPACIDAD ENTRE PLANOS

- Empleando FR4 y espesores habituales se consiguen unos 50 pF/cm² entre planos
- Usando materiales con ϵ_r elevada y reduciendo la separación, se puede llegar a 4nF/cm² entre planos
- Esta técnica no evita tener que seguir colocando la capacidad de bulk
- Tampoco elimina completamente la inductancia: sigue habiendo vías a VCC y GND! (si bien la reducción es de hasta un 80%)



CAPACIDAD ENTRE PLANOS



- **Test:** medidas en PCBs de 6 capas con distintos dieléctricos vs. PCB FR4 con 33 C de 10 nF. Todos los PCBs llevan además un C de 22uF (bulk) y varios CI

Material	Dielectric Composition	Thickness ¹	ϵ_r	$\tan \delta$
BC2000™	FR4 epoxy/glass	2.1 mils	3.8~4.2	0.015~0.02
EmCap®	Unsupported epoxy; ceramic powder filled	4.0 mils	36~37	0.01~0.02
Hi-K™	Unsupported polyimide; ceramic powder filled	1.4 mils	11.6~12	0.008~0.012
C-Ply	Unsupported epoxy; ceramic powder filled	0.2 mils	20~22	0.01~0.1

70 pF/cm²


300 pF/cm²

4nF/cm²



CAPACIDAD ENTRE PLANOS


- No es necesario tener que recurrir a dieléctricos especiales para ganar en prestaciones: S_{21} en un PCB de 16 capas, 12.5 x 12.5 cm, L8:VCC, L9:GND
- FR4 55 μm embedded capacitance (BC) vs. FR4 con 7 condensadores 100nF (ST)



CAPACIDAD ENTRE PLANOS

Cuidado con las resonancias de los planos !!!


A ciertas frecuencias la estructura resuena (modos de resonancia TM), la impedancia es elevada, el desacoplo es malo y la radiación del PCB es elevada



Ejemplo: PCB de 10x10 cm:
231 MHz, 327 MHz, 463 MHz,...

Cavidad resonante

$$f_{mn} = \frac{c}{2\sqrt{\epsilon_r}} \sqrt{\left(\frac{m}{a}\right)^2 + \left(\frac{n}{b}\right)^2}$$



CAPACIDAD ENTRE PLANOS


En diseños reales hay numerosas vías cuyos antipads tiene el efecto de:

- (1) Crear ranuras en los planos
- (2) Reducir el área efectiva de cobre y por tanto la capacidad entre planos
- (3) Provocar aumento de la caída de tensión

Se puede llegar a cerrar (o reducir mucho) el camino de corrientes de masa o alimentación a un área del PCB (**ground starvation**)

Plano de masa en una FPGA

(...en este caso los antipads aprietan pero no ahogan...)



CONTENIDOS

- Funciones de la red de desacoplo
- Modelo en frecuencia de un condensador
- Tipos de condensadores de desacoplo
- Diseño de la red de desacoplo de un CI
- Capacidad entre planos
- Resumen


RESUMEN

Una metodología para el diseño de la red de desacoplo

- Una **red de desacoplo multinivel** debe contener: capacidad de bulk para el PCB, reguladores de tensión con sus condensadores y desacoplo para cada CI. Adicionalmente, a alta frecuencia, podemos diseñar el PCB para aprovechar la capacidad natural entre los planos Vcc y GND
- La **capacidad de bulk** (generalmente uno o pocos condensadores de valor elevado) se puede calcular de una forma sencilla a partir de las necesidades del PCB (ΔV , ΔI) y de la inductancia de los cables a la fuente de alimentación. Su “radio de acción” es todo el PCB dentro de su bajo margen de frecuencia útil
- La **red de desacoplo para cada CI** estará formada por varios condensadores y debe diseñarse teniendo en cuenta que:
 - Sólo los condensadores dentro de un diámetro L_c (long. crítica) pueden considerarse en paralelo a efectos de cálculo/simulación
 - Buscamos garantizar entre DC y f_{codo} una $Z < \Delta V / \Delta I$ para el CI
 - Tendremos que usar varios condensadores y la mejor forma de obtener una distribución adecuada (sin antirresonancias) es mediante simulación

RESUMEN

- Diseñar el stack-up favoreciendo **la capacidad entre planos de alimentación y masa**. Su efecto se observa mucho, mucho antes del GHz !



Ejemplo de red de desacoplo para FPGA o μP :
 $330 \mu F + 2 \times 10 \mu F + 4 \times 1 \mu F + 8 \times 100 nF + 16 \times 4,7 nF$
Menos de $100 m\Omega$ hasta 300 MHz

Por encima de esta frecuencia: capacidad entre planos y capacidad embebida en los ICs