



UNIVERSITAT
POLITÈCNICA
DE VALÈNCIA

Escuela Técnica Superior de Ingeniería de Telecomunicación
Universitat Politècnica de València

Trabajo Final

Diseño de Circuitos Impresos

Informe de diseño

Descripción del diseño, justificación de decisiones
y resultados de simulación y análisis

Autores: Joan San Bartolomé
Raúl Tarazona

Asignatura: Diseño de Circuitos Impresos

Curso académico: 2025–2026

Índice

1. Introducción	2
2. Especificaciones de la placa	3
2.1. Microcontrolador	3
2.2. ADC y Acondicionamiento de Señal Analógica	4
2.2.1. Pines asignados para el ADC	5
2.3. Interfaz de Comunicación CAN (Controller Area Network)	5
2.3.1. Pines asignados para el bus CAN	6
2.4. Interfaz Micro-USB	7
2.4.1. Cálculo de Impedancia del Par Diferencial USB	8
2.4.2. Pines asignados para el puerto USB	8
2.5. Sistema de Alimentación y Red de Distribución de Potencia (PDN) . .	9
2.5.1. Pines de alimentación del microcontrolador	10
2.6. Interfaz de Red Ethernet	11
2.6.1. Cálculo de Impedancia del Par Diferencial Ethernet	11
2.6.2. Pines asignados para el bus Ethernet	12
2.7. Conectores	12
2.7.1. Estrategia de Protección de Entradas/Salidas	13
2.7.2. Asignación de Pines del Conector General (CN41)	14
2.8. Memoria Flash	15
2.8.1. Criterios de Diseño para la Integridad de la Señal SPI	15
2.9. Distribución y Emplazado de Componentes (Placement)	17
2.10. Stack-up	19
2.10.1. Cálculo Geométrico e Impedancias de los Buses	21
2.11. Modelado y Vista Tridimensional (3D) de la PCB	22
3. Análisis de Integridad de Señal (Reflexiones)	24
3.1. Bus CAN	24
3.2. Bus USB	24
3.3. Interfaz Ethernet	25
4. Directivas y Reglas de Diseño (DRC)	26
5. Conclusiones	27

1. Introducción

El presente trabajo aborda el diseño, desarrollo y validación de una tarjeta de circuito impreso (PCB) funcional y fabricable basada en el microcontrolador de alto rendimiento STM32F746ZG. Tomando como referencia la plataforma de desarrollo comercial ST NUCLEO-F746ZG, el objetivo principal es adaptar y optimizar su arquitectura original en Altium Designer. Para ello, se simplifica el sistema mediante la eliminación de componentes redundantes y de evaluación (como el depurador integrado ST-LINK/V2-1) y se integran de forma nativa periféricos y acondicionadores de señal adaptados a aplicaciones específicas de control y conectividad.

Una de las decisiones clave de simplificación consiste en sustituir el programador/depurador ST-LINK embebido por un conector de depuración y programación SWD (Serial Wire Debug) estándar de 10 pines y paso de 100 mils. Esta decisión reduce sustancialmente el área de la placa y el consumo de potencia, permitiendo realizar la depuración mediante un programador externo o puentando las señales desde el propio bloque ST-LINK de una placa NUCLEO comercial.

Entre los requisitos y capacidades integradas en este diseño se encuentran:

- **Conectividad de red:** Interfaz Ethernet a través de un conector RJ45 de montaje inserción con LEDs de estado y magnéticos externos.
- **Comunicación serie y buses diferenciales:** Un puerto Micro-USB y dos transceptores CAN con red de terminación de línea dividida (Split Termination) integrada de forma permanente en el ruteado.
- **Adquisición de datos analógicos:** Dos canales de acondicionamiento de señal para entradas analógicas en rango de 0 – 10 V, reduciéndolas y adaptándolas al rango de 0 – 3,3 V compatible con el ADC del microcontrolador.
- **Almacenamiento no volátil:** Una memoria SPI Flash de 2 MB para el almacenamiento de datos o firmware.
- **Expansión:** Un conector que expone un total de 20 líneas de E/S configurables por software: 16 de ellas son GPIO de propósito general dedicados y 2 corresponden a interfaces de comunicación serie multiplexadas (USART6 y USART7, que suman 4 líneas físicas de señal) que pueden operar alternativamente como GPIO o como puertos USART.

El diseño físico de la tarjeta se ha planteado en una tecnología de 4 capas para garantizar la integridad de las señales de alta velocidad (RMII de Ethernet, USB y CAN) y optimizar la Red de Distribución de Alimentación (PDN). Se configuran planos internos dedicados para masa (GND) y alimentación (PWR, este último partido

para abastecer los diferentes niveles de tensión). El diseño cumple estrictamente las directivas de fabricación especificadas por el fabricante *Lab Circuits*, restringiendo el grosor total de la placa a un máximo de 1,6 mm y aplicando reglas de ruteado originales para distanciar este prototipo del formato de evaluación de ST.

2. Especificaciones de la placa

La placa cuenta con distintos elementos que hacen que sea funcional para muchas situaciones y entornos, a continuación, se verán los diferentes elementos y funcionalidades de la placa a la vez que su construcción.

2.1. Microcontrolador

El cerebro de la tarjeta es el microcontrolador de muy alto rendimiento **STM32F746ZGT6**, basado en el núcleo ARM Cortex-M7 con FPU de 32 bits. Este dispositivo opera con un rango de tensión de alimentación de 1,7 V a 3,6 V y alcanza una frecuencia de reloj máxima de 216 MHz. Dispone de 1 MB de memoria Flash, 320 KB de memoria SRAM (incluyendo memorias TCM de baja latencia) y se presenta en un encapsulado **LQFP144 de 144 pines**.

Para garantizar la estabilidad temporal del sistema, el diseño incorpora dos osciladores externos:

- **Oscilador de Alta Velocidad (HSE):** Un cristal de cuarzo de 8 MHz conectado a los pines PH0 y PH1, esencial para alimentar el PLL principal y derivar los relojes de alta precisión necesarios para Ethernet (RMII) y USB.
- **Oscilador de Baja Velocidad (LSE):** Un cristal de 32,768 kHz en los pines PC14 y PC15 dedicado al reloj de tiempo real (RTC) y estados de bajo consumo.

El arranque de la placa (*boot*) se gestiona de forma manual mediante el pin BOOT0: por defecto se mantiene a nivel bajo (0) con una resistencia de pulso hacia abajo (*pull-down*) de 10 k Ω para iniciar desde la memoria Flash interna, pero cuenta con un pulsador físico que lo conecta a 3,3 V (a través de una resistencia en serie de 100 Ω) para forzar el arranque en modo *System Memory* (cargador de arranque por defecto de ST). La programación y depuración de la placa se realizan a través de un puerto SWD simplificado empleando los pines dedicados PA13 (SWDIO) y PA14 (SWCLK), además de la línea de reinicio activa a nivel bajo NRST.

2.2. ADC y Acondicionamiento de Señal Analógica

La placa incorpora dos canales independientes para la adquisición de señales analógicas industriales en un rango de 0 – 10 V. Dado que el rango de entrada del ADC del microcontrolador está limitado a 0–3,3 V (tensión de referencia analógica), hemos diseñado una etapa de acondicionamiento para atenuar, filtrar y adaptar la impedancia de la señal.




Figura 1: Esquemático de la etapa de acondicionamiento analógico de entrada.

El circuito de acondicionamiento de cada canal consta de las siguientes etapas:

1. **Divisor de tensión atenuador:** Para adaptar la señal al rango del microcontrolador, hemos diseñado un divisor resistivo con $R_{18} = 22 \text{ k}\Omega$ y $R_{19} = 10 \text{ k}\Omega$. Este divisor atenúa la tensión máxima de entrada de 10 V a un valor seguro de 3,125 V, protegiendo el pin de entrada y aprovechando el 95 % del rango dinámico del ADC.
2. **Filtro paso bajo (Anti-aliasing):** Conectado a la entrada no inversora del amplificador operacional, este filtro RC pasivo está formado por $R_{20} = 1 \text{ k}\Omega$ y $C_{12} = 100 \text{ nF}$. Fija la frecuencia de corte en $f_c \approx 1,59 \text{ kHz}$, adecuada para eliminar interferencias electromagnéticas y ruido de alta frecuencia de sensores industriales.
3. **Buffer de adaptación de impedancia:** Se implementa mediante el amplificador operacional de alta precisión **OPA350EA/250** en configuración de seguidor de tensión (ganancia unidad). Al estar colocado tras el filtro, este buffer aprovecha la impedancia de entrada casi infinita de sus terminales para no cargar el filtro RC, ofreciendo a su vez una salida de muy baja impedancia idónea para alimentar el circuito de muestreo del ADC del microcontrolador ($R_{ADC} \approx 6 \text{ k}\Omega$) sin errores de carga.

Para evitar oscilaciones térmicas y consumos indeseados, el segundo canal del amplificador operacional (U5B), al no ser utilizado en este bloque jerárquico, se ha estabilizado conectándolo en modo seguidor con su pin no inversor unido a la masa analógica (AGND).

2.2.1. Pines asignados para el ADC

Las señales acondicionadas se conectan a los siguientes pines del microcontrolador:

Señal	Pin MCU	Función del Periférico
ADC_CH1	PBo	Canal de conversión analógico-digital (ADC12_IN8)
ADC_CH2	PB1	Canal de conversión analógico-digital (ADC12_IN9)

Tabla 1: Asignación de pines para los canales analógicos.

2.3. Interfaz de Comunicación CAN (Controller Area Network)

El estándar CAN es un protocolo robusto de comunicación diferencial, idóneo para entornos industriales debido a su elevada inmunidad al ruido electromagnético. Hemos implementado en la placa dos nodos CAN independientes (CAN1 y CAN2) utilizando una arquitectura jerárquica idéntica.




Figura 2: Esquemático de la etapa del transceptor CAN e inmunidad contra ESD.

Para cada canal hemos tomado las siguientes decisiones de diseño de hardware:

1. **Transceptor de baja potencia a 3,3 V:** Hemos integrado el chip **SN65HVD230Q**, el cual opera directamente con la tensión lógica del microcontrolador (3.3 V),

eliminando la necesidad de emplear desplazadores de nivel de tensión que habrían encarecido y complicado el ruteado.

2. **Terminación de línea dividida permanente (Split Termination):** En lugar de una única resistencia de $120\ \Omega$, hemos implementado una terminación dividida integrada de forma fija y permanente por hardware, compuesta por dos resistencias de $60\ \Omega$ en serie y un condensador de $4,7\ \text{nF}$ al nodo central de masa. Esta red actúa como un filtro paso bajo de modo común para disipar el ruido de alta frecuencia a tierra sin alterar la impedancia diferencial del bus. Cabe destacar que la terminación no es seleccionable ni desconectable mediante puentes (jumpers) o interruptores; es fija en el layout, lo que impone que esta tarjeta deba operar obligatoriamente en uno de los dos extremos físicos del bus CAN para evitar desadaptaciones de impedancia en la red.
3. **Control de pendiente (RS Pin):** El pin de control de modo/pendiente (RS) del transceptor se conecta a masa a través de una resistencia de $0\ \Omega$ por defecto. Esto configura el transceptor en modo de alta velocidad (*High-Speed Mode*). Sin embargo, la huella permite sustituir esta resistencia por un valor mayor ($10\ \text{k}\Omega$ a $100\ \text{k}\Omega$) para pasar a modo de control de pendiente y limitar la velocidad de transición de los flancos en caso de no cumplir con los ensayos de compatibilidad electromagnética (EMI).
4. **Protección contra transitorios (ESD):** Hemos colocado un diodo de protección ESD bidireccional específico para CAN en encapsulado SOT-23 (**PESD2CAN**) lo más cerca posible del conector físico de salida para derivar descargas electrostáticas y transitorios directamente a la masa del sistema.

2.3.1. Pines asignados para el bus CAN

La interfaz lógica entre el microcontrolador y los transceptores se realiza a través de las siguientes líneas:

Periférico	Pin MCU	Señal Lógica	Función
CAN1	PDO	CAN1_RX	Recepción de datos lógicos del transceptor
	PD1	CAN1_TX	Transmisión de datos lógicos al transceptor
CAN2	PB5	CAN2_RX	Recepción de datos lógicos del transceptor
	PB6	CAN2_TX	Transmisión de datos lógicos al transceptor

Tabla 2: Asignación de pines de comunicación lógica para los controladores CAN.

2.4. Interfaz Micro-USB

Hemos integrado un puerto Micro-USB de tipo AB (receptáculo **Molex 475900001**) para dotar a la tarjeta de conectividad de datos (USB 2.0 Full-Speed a 12 Mbps) y permitir la alimentación del sistema a través del bus VBUS del host.




Figura 3: Esquemático de la etapa del conector USB con sus elementos de protección y filtrado.

El diseño físico y eléctrico de esta interfaz se fundamenta en las siguientes decisiones de hardware:

1. **Adaptación de impedancia diferencial:** Las líneas de datos $D+$ y $D-$ se rutan como par diferencial directamente desde el conector hacia los pines del microcontrolador, sin resistencias serie de terminación externas. Hemos aprovechado que el transceptor Full-Speed integrado en el microcontrolador STM32F746ZGT6 cuenta con una impedancia de salida adaptada por hardware. El par se ha diseñado para presentar una impedancia diferencial de $90\ \Omega \pm 10\ \%$.
2. **Protección contra descargas electrostáticas (ESD):** Para proteger las líneas de datos de transitorios de alta velocidad sin degradar la señal por efecto capacitivo, hemos colocado el circuito integrado de capacitancia ultra-baja ($C_{in} \approx 1\ \text{pF}$) **USBLC6-4SC6** lo más cerca posible del conector físico. Las pistas del par de datos se rutan pasando directamente a través de las patillas del integrado para evitar stubs en el diseño de la pista.
3. **Seguridad de alimentación (VBUS):** La entrada de alimentación desde el puerto USB (USB_PWR) cuenta con dos niveles de protección activa:

- Un fusible rearmable PTC de 0,5 A (**MF-MSMF050-2**) para proteger al puerto del host frente a cortocircuitos o sobrecorrientes en nuestra placa.
 - Un diodo Schottky **BAT60JFILM** que previene corrientes de retorno inversas hacia el host cuando la placa se alimenta mediante otra fuente de alimentación externa.
4. **Sensado de VBUS:** La línea VBUS se conecta al pin de entrada analógica/digital PA9 del microcontrolador a través de una resistencia en serie de 10 k Ω . Aprovechando que el pin PA9 es tolerante a 5 V, esta resistencia actúa como un limitador de corriente para salvaguardar la entrada ante picos de tensión o transitorios en la línea de alimentación USB, permitiendo al firmware detectar la presencia del host y gestionar el stack de comunicaciones de forma dinámica.

2.4.1. Cálculo de Impedancia del Par Diferencial USB

Para asegurar la integridad de la señal en el bus de datos USB, hemos realizado el cálculo geométrico del par diferencial utilizando el motor de cálculo *SIMBEOR* integrado en el gestor de pila de capas (*Layer Stack Manager*) de Altium Designer.

Tomando como base la pila de capas de 1,6 mm de *Lab Circuits*, los parámetros geométricos y eléctricos que definen el par diferencial de datos USB (90 Ω) se muestran en la Tabla 3:

Parámetro del Par Diferencial	Valor de Diseño
Impedancia Objetivo (Z_{diff})	90 Ω
Tolerancia de Diseño	15 %
Ancho de Pista ($W1$ / $W2$)	0,19 mm ($\approx$ 7,5 mils)
Separación de Pistas (Gap, G)	0,15 mm ($\approx$ 6 mils)
Grosor de la Máscara de Soldadura ($C1$ / $C2$)	0,0254 mm (1 mil)
Impedancia Diferencial Calculada (Z_{diff})	94,91 Ω
Desviación de Impedancia Obtenida	5,46 % (dentro de límites)
Retardo de Propagación (Delay)	5,90 ns/m

Tabla 3: Parámetros de diseño calculados para el par diferencial USB de 90 Ohm.

2.4.2. Pines asignados para el puerto USB

El mapeo de pines entre el microcontrolador y el conector USB se detalla a continuación:

Señal	Pin MCU	Señal Lógica	Función del Periférico
USB_VBUS	PA9	OTG_FS_VBUS	Entrada de detección de presencia de tensión de VBUS
USB_ID	PA10	OTG_FS_ID	Línea de detección de modo Host/Device (OTG)
USB_DM	PA11	OTG_FS_DM	Línea de datos diferencial negativa (D-)
USB_DP	PA12	OTG_FS_DP	Línea de datos diferencial positiva (D+)

Tabla 4: Asignación de pines para la interfaz Micro-USB.

2.5. Sistema de Alimentación y Red de Distribución de Potencia (PDN)

La tarjeta se alimenta primariamente a través del puerto Micro-USB (5 V). Dado que la electrónica principal (núcleo del microcontrolador, transceptores y periféricos) funciona a un nivel nominal de 3,3 V, hemos implementado una etapa de regulación lineal y una red de desacoplo distribuida (PDN) para asegurar el suministro limpio y estable de energía.




Figura 4: Esquema de la etapa del regulador LDO de 3.3V y filtrado de alimentación.

Las decisiones de diseño tomadas para la red de alimentación son las siguientes:

1. **Regulador LDO de alta eficiencia:** Hemos seleccionado el regulador de bajo descarte (LDO) **LD39050PU33R** de STMicroelectronics en encapsulado DFN-6, capaz de suministrar hasta 500 mA con una excelente relación de rechazo al rizado (PSRR). Este regulador incorpora una patilla de *Power Good* (PG) para verificar la correcta estabilidad de la tensión y un pin de habilitación (EN) para control lógico. Su salida está estabilizada mediante una red de condensadores de 1 μ F y 100 nF.
2. **Desacoplo local del microcontrolador:** Para minimizar la inductancia del bucle de retorno y atenuar el ruido de conmutación de alta frecuencia, hemos colocado un condensador de desacoplo cerámico de 100 nF (encapsulado

0402) inmediatamente adyacente a cada uno de los 12 pines de alimentación digital VDD del microcontrolador.

3. **Condensadores de almacenamiento masivo (Bulk):** Para responder ante transitorios de corriente rápidos del núcleo a 216 MHz, hemos distribuido estratégicamente condensadores bulk en los extremos de la placa: un condensador de $4,7 \mu\text{F}$ en las proximidades del pin 95 y otro de $10 \mu\text{F}$ (X5R, 0805) junto al pin 72.
4. **Regulación interna del núcleo (VCAP):** El regulador interno de 1,2 V para el núcleo digital del microcontrolador requiere estabilidad externa obligatoria. Para ello, hemos conectado dos condensadores cerámicos de bajo ESR de $2,2 \mu\text{F}$ desde los pines dedicados VCAP_1 y VCAP_2 directamente a masa.
5. **Aislamiento del dominio analógico (V_{DDA} / V_{REF+}):** Para evitar el acoplamiento de ruido digital de alta frecuencia en las medidas del ADC, hemos aislado la alimentación analógica mediante una perla de ferrita de muy baja resistencia en continua (**Murata BLM18PG121SN1D**), acompañada de un desacoplo local de $1 \mu\text{F}$ y 100 nF. La baja DCR ($< 50 \text{ m}\Omega$) garantiza una caída de tensión insignificante ($< 0,15 \text{ mV}$), preservando la precisión de las lecturas analógicas.

2.5.1. Pines de alimentación del microcontrolador

La distribución física de las patillas de alimentación y masa del microcontrolador STM32F746ZGT6 se describe en la siguiente tabla:

Dominio de Potencia	Símbolo Pin	Pines Físicos (LQFP144)
Alimentación Digital	VDD	16, 30, 39, 52, 62, 72, 84, 95, 108, 121, 131, 144
Masa Común	VSS	15, 31, 38, 51, 61, 71, 83, 94, 107, 120, 130, 143
Alimentación Analógica	VDDA	33
Masa Analógica	VSSA	32
Tensión de Referencia Analógica	VREF+ / VREF-	35 / 34
Alimentación de Batería	VBAT	6
Condensadores del Regulador Núcleo	VCAP_1 / VCAP_2	71 / 106

Tabla 5: Pines físicos de alimentación y referencia en encapsulado LQFP144.

2.6. Interfaz de Red Ethernet

Hemos incorporado conectividad Ethernet 10/100Base-TX mediante el uso del microcontrolador en modo MAC y un transceptor de capa física (PHY) externo de bajo consumo **LAN8742A-CZ-TR** en encapsulado QFN-24. La conexión física se realiza a través de un conector RJ45 con transformador magnético integrado (**KRJ-CB4.2GYZNL**).

El diseño de esta etapa se basa en las siguientes decisiones técnicas de hardware:

1. **Uso de interfaz RMII (Reduced Media Independent Interface):** Para reducir el número de patillas necesarias en el microcontrolador de 17 (modo MII) a 9, hemos configurado la comunicación en modo RMII. La señal de reloj de referencia de 50 MHz (**RMII_REF_CLK**) es generada por el propio PHY a partir de un cristal local de 25 MHz y se introduce en el pin PA1 del microcontrolador.
2. **Aislamiento galvánico bajo los magnéticos:** Para evitar el acoplamiento de ruido electromagnético de modo común procedente de la línea de red cableada hacia los planos internos de alimentación y masa de la placa, hemos definido un área de exclusión de cobre (*keep-out*) en todas las capas de la PCB por debajo de la zona ocupada por los transformadores magnéticos del conector RJ45.
3. **Protección contra transitorios:** Hemos colocado un array de diodos de capacitancia ultra-baja **USBLC6-4SC6** adyacente a las líneas diferenciales del conector para filtrar picos de ESD antes de que alcancen el lado del transceptor.

2.6.1. Cálculo de Impedancia del Par Diferencial Ethernet

Las líneas del bus MDI que enlazan el transceptor PHY con el conector RJ45 (TX+/TX- y RX+/RX-) requieren un control de impedancia diferencial de ****100 Ω ****. Hemos calculado la geometría del par en base a la pila de capas de 1,6 mm de *Lab Circuits* utilizando el motor de cálculo *SIMBEOR* de Altium Designer. Los valores resultantes se detallan en la Tabla 6:

Parámetro del Par Diferencial	Valor de Diseño
Impedancia Objetivo (Z_{diff})	100 Ω
Tolerancia de Diseño	10 %
Ancho de Pista ($W1 / W2$)	0,182 mm ($\approx$ 7,2 mils)
Separación de Pistas (Gap, G)	0,180 mm ($\approx$ 7,1 mils)
Grosor de la Máscara de Soldadura ($C1 / C2$)	0,0254 mm (1 mil)
Impedancia Diferencial Calculada (Z_{diff})	99,99 Ω
Desviación de Impedancia Obtenida	0,01 %
Retardo de Propagación (Delay)	5,91 ns/m

Tabla 6: Parámetros de diseño calculados para el par diferencial Ethernet de 100 Ohm.

2.6.2. Pines asignados para el bus Ethernet

Las señales lógicas del bus de control y datos RMII están distribuidas de acuerdo con la siguiente tabla:

Señal RMII	Pin MCU	Función de la Señal
RMII_REF_CLK	PA1	Reloj de referencia de 50 MHz para sincronización
RMII_MDIO	PA2	Gestión de datos bidireccional (SMI)
RMII_MDC	PC1	Reloj de la interfaz de gestión (SMI)
RMII_CRS_DV	PA7	Detección de portadora y validación de datos recibidos
RMII_RXD0	PC4	Línea 0 de recepción de datos
RMII_RXD1	PC5	Línea 1 de recepción de datos
RMII_TX_EN	PG11	Habilitación de transmisión de datos
RMII_TXD0	PG13	Línea 0 de transmisión de datos
RMII_TXD1	PB13	Línea 1 de transmisión de datos
nRST (PHY)	Pin 25	Línea de reinicio por hardware del microcontrolador (NRST)

Tabla 7: Asignación de pines para la interfaz Ethernet en modo RMII.

2.7. Conectores

Además de las interfaces de comunicación específicas, hemos integrado conectores de expansión y terminales de conexión externa para interactuar con señales analógicas y digitales del sistema:

1. **Conector de Expansión General (CN41):** Se trata de un conector macho de cabezal de 18×2 vías (paso de 2,54 mm) que expone un total de 20 líneas de E/S configurables por software. Analizando detalladamente el esquemático, se observa que este puerto proporciona 16 líneas de propósito general (GPIO)

dedicadas (puertos C, D y G) y 2 interfaces de comunicación serie multiplexadas (USART6 y USART7, que ocupan un total de 4 líneas físicas de señal: TX/RX de cada una). Estas 4 líneas se pueden utilizar alternativamente como puertos serie o como líneas GPIO de entrada/salida convencionales según la configuración del firmware.

2. **Conector de Depuración SWD (CN42):** Un cabezal de 6×1 vías utilizado para la programación y depuración del STM32F746ZG, exponiendo las líneas de depuración esenciales (SWCLK, SWDIO, SWO y el pin de reinicio NRST).
3. **Terminales de Entrada Analógica (J41):** Un bloque de bornes de tornillo Weidmüller, modelo **1845040000** (paso de 3,50 mm y entrada a 90°), que proporciona una conexión segura para las dos entradas analógicas acondicionadas de 0 – 10 V.
4. **Conectores de Bus CAN (J42 y J43):** Conectores macho de 2 pines JST tipo **B2B-EH-A(LF)(SN)** para las conexiones físicas de los buses de comunicación CAN1 y CAN2.

2.7.1. Estrategia de Protección de Entradas/Salidas

Para garantizar la inmunidad del microcontrolador frente a eventos externos de sobretensión y descargas electrostáticas (ESD), hemos diseñado e implementado un esquema de protección multietapa para todas las líneas de entrada y salida expuestas:

- **Protección ESD Primaria (TVS Diodos):** Inmediatamente después del conector físico, hemos colocado matrices de diodos de supresión de tensiones transitorias (TVS) de 4 canales bidireccionales, modelo **ESDA6V1BC6** (D46, D47, D48 y D49). Estos dispositivos poseen una tensión de ruptura de 6,1 V, ideal para proteger pines tolerantes a 5 V sin distorsionar señales de datos. Su ubicación física adyacente al conector y su baja inductancia de conexión a masa aseguran que los transitorios se deriven a tierra de forma instantánea.
- **Protección de Línea CAN:** Los puertos J42 y J43 disponen de diodos de protección TVS específicos de bus CAN de alta inmunidad y baja capacitancia modelo **PESD2CANFD24V-TR** (D44 y D45), situados en paralelo con las líneas diferenciales CAN_H y CAN_L.
- **Limitación de Corriente Secundaria (Resistencias Serie):** Entre las matrices TVS y los pines de entrada del microcontrolador, hemos introducido resistencias de protección en serie. Para las líneas de propósito general expuestas

en CN41, hemos seleccionado resistencias de $100\ \Omega$ (R58 a R65 para el puerto D, y R69 a R73 para los puertos G/C). Estas resistencias limitan la corriente transitoria residual que pudiera llegar al microcontrolador a un nivel seguro inferior al límite de conducción de los diodos de fijación (clamping diodes) internos del STM32F746ZG ($I_{IN} < 10\ \text{mA}$).

- **Líneas de Depuración SWD:** Las señales del conector CN42 (SWCLK, SWDIO, SWO y NRST) se conectan al MCU mediante resistencias en serie de $22\ \Omega$ (R43, R44, R45 y R46), las cuales reducen sobreoscilaciones (overshoot/undershoot) y previenen reflexiones de alta frecuencia causadas por la impedancia de los cables de programación.

La topología de ruteado implementada respeta estrictamente la secuencia física: **[Conector Exterior] → [Diodo TVS ESDA6V1BC6 / PESD2CANFD] → [Resistencia Serie] → [Pin del MCU]**.

2.7.2. Asignación de Pines del Conector General (CN41)

La Tabla 8 muestra el mapeo detallado de cada pin del conector CN41, incluyendo las señales de alimentación y tierra correspondientes:

LADO IMPAR (Izquierda)		LADO PAR (Derecha)	
Señal del Esquema (Pin MCU)	Pin	Pin	Señal del Esquema (Pin MCU)
GND	1	2	GND
P5V	3	4	P5V
P3V3	5	6	P3V3
GND	7	8	GND
PinG4 (PG4)	9	10	PinC6 (PC6)
PinG5 (PG5)	11	12	PinG8 (PG8)
GND	13	14	GND
PinG2 (PG2)	15	16	PinG7 (PG7)
PinG3 (PG3)	17	18	PinG6 (PG6)
PinD14 (PD14)	19	20	PinD11 (PD11)
GND	21	22	GND
PinD15 (PD15)	23	24	PinD10 (PD10)
PinD12 (PD12)	25	26	PinD9 (PD9)
PinD13 (PD13)	27	28	PinD8 (PD8)
GND	29	30	GND
USART7_TX (PE8)	31	32	USART6_TX (PG14)
USART7_RX (PE7)	33	34	USART6_RX (PG9)
GND	35	36	GND

Tabla 8: Distribución de pines del conector de expansión general (CN41) y su disposición de doble fila simétrica.

2.8. Memoria Flash

Para el almacenamiento de firmware auxiliar, archivos de configuración o parámetros no volátiles del sistema, hemos incorporado una memoria Flash externa de tipo SPI NOR de 4 Mbit (512 KB), modelo **SST25VF040B-50-4I-S2AF** (encapsulado SOIC-8). Este chip se comunica con el microcontrolador a través del bus serie síncrono SPI2.

2.8.1. Criterios de Diseño para la Integridad de la Señal SPI

Debido a la alta frecuencia de conmutación del bus SPI (que puede operar hasta 50 MHz), hemos tomado las siguientes precauciones en el diseño del circuito:

- **Amortiguación del Reloj (SCK):** Hemos colocado una resistencia amortiguadora en serie de $33\ \Omega$ (R32) en la línea de reloj (SPI_CLK / SCK), ubicada en la cercanía física del microcontrolador (emisor). Esto permite controlar la impedancia de salida del driver, reducir la velocidad de subida del flanco (slew

rate) y prevenir rebotes o sobreoscilaciones destructivas que podrían causar falsas transiciones de reloj en la memoria.

- **Resistencias de Pull-Up en Control:** Hemos colocado resistencias de pull-up de $10\text{ k}\Omega$ a la línea de $3,3\text{ V}$ (R31) en las líneas de control activas a nivel bajo: **CE#** (Chip Enable), **WP#** (Write Protect) y **HOLD#** (Hold). Estas resistencias de pull-up aseguran que durante el arranque del microcontrolador (cuando sus pines se encuentran en alta impedancia), la memoria permanezca deshabilitada y protegida contra cualquier escritura o borrado accidental.
- **Desacoplo local:** Hemos colocado un condensador de desacoplo de 100 nF (C61) en paralelo al terminal de alimentación VDD (Pin 8) a masa, ubicado lo más próximo posible al integrado.

La asignación de pines y conexiones físicas para la memoria Flash SPI se detallan en la Tabla 9:

Señal del Esquema	Pin Memoria (SOIC-8)	Pin MCU	Descripción y Detalles de Diseño
SPI_CS / CE#	Pin 1	PB12	Habilitación de chip (Chip Enable). Dispone de un pull-up de 10 k Ω a 3.3V.
SPI_MISO / SO	Pin 2	PB14	Salida de datos serie (Serial Data Output). Conexión directa a MISO del bus SPI2.
WP#	Pin 3	–	Entrada de protección contra escritura. Conectada a +3.3 V mediante pull-up de 10 k Ω .
GND / VSS	Pin 4	–	Terminal de referencia de masa.
SPI_MOSI / SI	Pin 5	PB15	Entrada de datos serie (Serial Data Input). Conexión directa a MOSI del bus SPI2.
SPI_CLK / SCK	Pin 6	PB10	Reloj serie (Serial Clock). Conectado mediante resistencia amortiguadora serie de 33 Ω .
HOLD#	Pin 7	–	Entrada de pausa temporal de bus. Conectada a +3.3 V mediante pull-up de 10 k Ω .
VDD	Pin 8	–	Alimentación a +3.3 V, desacoplada localmente con condensador cerámico de 100 nF.

Tabla 9: Mapeo de pines y criterios de conexión para la memoria Flash SPI externa SST25VF040B.

2.9. Distribución y Emplazado de Componentes (Placement)

Para optimizar el comportamiento térmico, electromagnético y la integridad de las señales en la placa, hemos diseñado una distribución espacial (placement) basada en la segregación estricta de componentes por bloques funcionales. El emplazado de componentes respeta el flujo natural de las señales lógicas y de potencia, minimizando la longitud de las trazas críticas y evitando el acoplamiento cruzado de ruido (crosstalk) entre bloques de alta frecuencia, circuitos analógicos de precisión y convertidores de potencia.

En la Figura 5 se muestra el plano de distribución y emplazado físico de componentes en el plano de la serigrafía de ensamblaje (Assembly Drawing) de la PCB:




Figura 5: Plano de distribución espacial y emplazado de componentes (Placement) en la PCB.

El diseño físico de la distribución de componentes en la PCB se ha estructurado en torno a las siguientes decisiones de ingeniería de layout:

1. **Microcontrolador Central (U42):** Hemos ubicado el STM32F746ZGT6 en el centro geométrico de la placa. Esta posición central equidistante facilita un ruteado simétrico y balanceado en estrella de los buses de datos de alta velocidad y las líneas analógicas hacia los extremos. El anillo de condensadores de desacoplo de alimentación digital se coloca en la capa superior (Top) inmediatamente adyacente a cada pin de alimentación para minimizar la inductancia intrínseca de conexión.
2. **Zona Analógica de Precisión (E41 y Acondicionamiento):** Situada en el borde superior central de la placa. Alberga el bloque de bornes Weidmüller E41 y las etapas de amplificación y filtrado analógico (U5_U_ADC1 y U5_U_ADC2). Esta zona analógica está aislada físicamente de los transceptores lógicos de alta conmutación (USB y Ethernet) y de las fuentes conmutadas para evitar la inducción de ruido térmico o electromagnético en los canales del ADC.
3. **Bloque de Red Ethernet (PHY y RJ45):** Emplazado de forma exclusiva en la esquina superior derecha de la placa. La PHY LAN8742A (U2) y su oscilador local de 25 MHz (X1) se disponen adyacentes al jack RJ45 (CN1) con magnetizados

integrados. Esta cercanía minimiza la longitud de los pares diferenciales críticos MDI y las trazas de reloj de alta frecuencia, reduciendo la emisión por radiación de la interfaz física de red.

4. **Módulos de Transmisión CAN (CAN 1 y CAN 2):** Ubicados en el borde derecho inferior de la placa de forma simétrica. Los transceptores SN65HVD230Q (U6_U_Can1/2) y los conectores JST J41/J42 de bus de campo se sitúan en paralelo en el extremo exterior. Las protecciones TVS PESD2CANFD24V-TR (D44/D45) se emplazan directamente en la entrada del conector, desviando las descargas electrostáticas a tierra de forma inmediata y evitando su propagación por la placa.
5. **Etapas de Alimentación y Puerto USB:** Colocada en la esquina inferior izquierda de la placa. Agrupa el conector Micro-USB (CN43), el regulador lineal de baja caída LDO LD39050 (U4) y los dispositivos de protección VBUS (polyfuse F41 y diodo Schottky D48). Al agrupar el bloque de potencia en un extremo, el calor generado por la disipación del LDO no se propaga hacia el microcontrolador o la zona analógica de precisión, mejorando la estabilidad térmica general.
6. **Interfaz de Depuración (SWD):** El conector CN42 (SWD) se encuentra situado en la parte inferior central de la placa, cerca de la base del microcontrolador. Esta disposición acorta el camino de las líneas de programación de alta velocidad SWDIO y SWCLK, disminuyendo la radiación EMI emitida por el programador.
7. **Periféricos de Usuario y Memoria Flash:** Los tres pulsadores físicos (USER B42, BOOT B43, RESET B41) y los diodos LED indicadores se sitúan a lo largo del borde inferior para facilitar el acceso manual. Por su parte, la memoria Flash externa SPI (U7) y sus líneas de control se emplazan inmediatamente por encima del microcontrolador para reducir la longitud del bus SPI2 a menos de 15 mm.

2.10. Stack-up

Para garantizar la integridad de señal en los buses de datos de alta velocidad y cumplir con las directrices de compatibilidad electromagnética (EMC), hemos diseñado un stack-up controlado de 4 capas. El uso de una estructura multicapa permite definir planos de referencia de masa y alimentación continuos y adyacentes a las capas externas de señal, lo cual minimiza el área del lazo de retorno de

corriente, reduce la inductancia parásita del plano y bloquea la radiación electro-magnética (EMI) de modo común.

Hemos estructurado las capas de la placa de la siguiente manera:

- **Capa 1 (Top Layer):** Capa externa de ruteado de señales de alta velocidad y periféricos principales.
- **Capa 2 (Int1 - GND):** Plano de referencia de masa continuo para el camino de retorno de señales de la capa Top.
- **Capa 3 (Int2 - PWR):** Plano de alimentación segmentado en las diferentes tensiones necesarias (3,3 V, 3,3 V analógico y masa auxiliar en ciertas regiones).
- **Capa 4 (Bottom Layer):** Capa externa de señal secundaria para el conexionado final y ruteado de líneas menos críticas.

El espesor dieléctrico entre las capas externas y los planos internos adyacentes se ha seleccionado de dimensiones reducidas (aproximadamente 0,137 mm mediante la combinación simétrica de dos hojas de prepreg PP-004 y PP-006). Esta reducida separación física permite alcanzar las impedancias características deseadas utilizando anchos de traza realizables y manejables bajo las restricciones de fabricación de Clase 6 del fabricante Lab Circuits.

El detalle físico del stack-up diseñado en el Gestor de Capas (Layer Stack Manager) de Altium Designer se presenta en la Tabla 10:

#	Capa	Material / Función	Espesor	D_k	Grosor Cobre
-	Top Overlay	Leyenda (Silkscreen)	-	-	-
-	Top Solder	Máscara de soldadura (SM-001)	25,4 μm	4,0	-
-	Acabado Sup.	Oro químico (ENIG)	4,0 μm	-	-
1	Top Layer	Señal externa (Cobre)	17,5 μm	-	17,5 μm (1/2 oz)
-	Dielectric 1	Prepreg FR4 (PP-004)	66,0 μm	3,8	-
-	Dielectric 2	Prepreg FR4 (PP-006)	71,1 μm	4,1	-
2	Int1 (GND)	Plano de masa (Cobre)	35,0 μm	-	35,0 μm (1 oz)
-	Dielectric 3	Núcleo (Core-039)	1,10 mm	4,8	-
3	Int2 (PWR)	Plano de alimentación (Cobre)	35,0 μm	-	35,0 μm (1 oz)
-	Dielectric 4	Prepreg FR4 (PP-006)	71,1 μm	4,1	-
-	Dielectric 5	Prepreg FR4 (PP-004)	66,0 μm	3,8	-
4	Bottom Layer	Señal externa (Cobre)	17,5 μm	-	17,5 μm (1/2 oz)
-	Acabado Sup.	Oro químico (ENIG)	4,0 μm	-	-
-	Bottom Solder	Máscara de soldadura (SM-001)	25,4 μm	4,0	-
-	Bottom Overlay	Leyenda (Silkscreen)	-	-	-

Tabla 10: Detalle de las capas físicas, espesores dieléctricos y grosor de cobre del stack-up diseñado.

El espesor dieléctrico total acumulado es de aproximadamente 1,49 mm. Al añadir las capas protectoras de soldadura y acabados de oro químico, el espesor final

de la placa es de aproximadamente 1,54 mm, el cual cumple con la tolerancia comercial de fabricación estándar de 1,6 mm establecida por Lab Circuits.

2.10.1. Cálculo Geométrico e Impedancias de los Buses

Utilizando el simulador de líneas de transmisión integrado SIMBEOR en Altium Designer, hemos calculado las dimensiones geométricas óptimas (ancho de traza W y espaciado de par diferencial G) necesarias para cumplir los requerimientos de impedancia diferencial e individual en las capas de señal externas ($L1$ y $L4$):

- **Bus CAN (120 Ω):** La impedancia objetivo de la norma ISO 11898 es de 120 Ω . Hemos configurado trazas de ancho $W = 0,150$ mm con una separación de par de $G = 0,3628$ mm.
- **Bus Ethernet (100 Ω):** Para el par diferencial MDI de la PHY, se requiere una impedancia controlada de 100 Ω . Hemos calculado un ancho de traza de $W = 0,182$ mm y una separación de par de $G = 0,180$ mm.
- **Bus USB (90 Ω):** La especificación USB 2.0 Full-Speed requiere un par de señal balanceado de 90 Ω de impedancia diferencial. Hemos implementado un ancho de traza de $W = 0,190$ mm con un espacio entre ellas de $G = 0,150$ mm.
- **Líneas Single-Ended (50 Ω):** Para trazas de señales generales críticas y líneas de alimentación del sistema, se fija un target estándar de 50 Ω . El ancho de pista resultante es de $W \approx 0,230$ mm.

La Tabla 11 resume la comparación entre las impedancias ideales especificadas, las obtenidas mediante simulación electromagnética en Altium Designer y el porcentaje de variación final de diseño:

Interfaz / Bus	Tipo de Línea	Geometría (W y G)	Z Ideal	Z Simulada	Variación
CAN	Diferencial (L1 / L4)	$W = 0,150$ mm, $G = 0,363$ mm	120Ω	$119,97 \Omega$	$-0,025 \%$
Ethernet	Diferencial (L1 / L4)	$W = 0,182$ mm, $G = 0,180$ mm	100Ω	$99,99 \Omega$	$-0,010 \%$
USB	Diferencial (L1 / L4)	$W = 0,190$ mm, $G = 0,150$ mm	90Ω	$94,91 \Omega$	$+5,460 \%$
GPIO / Señal	Single-Ended (L1 / L4)	$W = 0,230$ mm	50Ω	$53,65 \Omega$	$+7,300 \%$


Tabla 11: Comparación entre impedancias ideales especificadas por los estándares y los valores calculados en el stack-up final.

2.11. Modelado y Vista Tridimensional (3D) de la PCB


Para complementar la validación espacial y el análisis de distribución física de los componentes, hemos generado el modelo tridimensional (3D) de la PCB en Altium Designer. Esta representación permite realizar una inspección visual interactiva y verificar la compatibilidad de los encapsulados físicos, la orientación de los conectores y la altura relativa de los componentes para asegurar que no existan interferencias mecánicas en el montaje final.

En la Figura 6 se muestran los renders tridimensionales obtenidos para ambas caras de la tarjeta:

- **Vista de la cara superior (Top Side):** Permite apreciar la distribución del microcontrolador en formato LQFP144 en la parte central, flanqueado por los bloques Ethernet en la esquina superior derecha, el conector Weidmüller en la parte superior central y la etapa de alimentación y puerto USB en la esquina inferior izquierda.
- **Vista de la cara inferior (Bottom Side):** Muestra el ruteado secundario y el plano de masa de la placa, con componentes pasivos adicionales dispuestos para minimizar las distancias de desacople.



(a) Vista tridimensional de la cara superior (Top Layer).



(b) Vista tridimensional de la cara inferior (Bottom Layer).

Figura 6: Modelado en tres dimensiones (3D) de la placa final diseñada en Altium Designer.

3. Análisis de Integridad de Señal (Reflexiones)

Para validar la calidad del ruteado y asegurar el correcto funcionamiento electromagnético de la PCB, hemos realizado simulaciones post-layout de integridad de señal (Signal Integrity - SI) en las líneas de comunicación de alta velocidad más críticas (CAN, USB y Ethernet). El objetivo principal de este análisis es evaluar la presencia de reflexiones, sobreoscilaciones (overshoot/undershoot) o acoplamientos no deseados (crosstalk) que pudieran distorsionar las señales lógicas y provocar fallos en las transmisiones de datos.

3.1. Bus CAN

Hemos analizado las reflexiones en las líneas diferenciales CAN1_H/CAN1_L y CAN2_H/CAN2_L tras su ruteado en las capas externas de la placa:




Figura 7: Resultados de la simulación de integridad de señal en el bus de comunicación CAN.

Como se observa en la Figura 7, las formas de onda lógicas no presentan oscilaciones secundarias significativas ni deformación en las transiciones de flanco. La adaptación de impedancia diferencial calculada a $119,97 \Omega$ (prácticamente idéntica al target nominal de 120Ω del estándar ISO 11898) y la implementación de la red de terminación de línea dividida (Split Termination) con su filtro de modo común absorben la energía de la onda de forma óptima, suprimiendo cualquier rebote de señal en los extremos del bus.

3.2. Bus USB

Hemos simulado el comportamiento dinámico de las líneas diferenciales de datos USB_DM y USB_DP operando en modo Full-Speed (12 Mbps):




Figura 8: Simulación de reflexiones y transiciones de flanco en el par diferencial de datos USB.

En la Figura 8 se muestra que las transiciones entre estados lógicos son limpias, simétricas y sin sobreoscilaciones destructivas que superen las tolerancias lógicas de las entradas del microcontrolador. Esto es el resultado directo de:

- La adaptación de impedancia diferencial a $94,91 \Omega$ (con una variación admisible de $+5,46 \%$ frente al target de 90Ω).
- La colocación del diodo TVS de baja capacitancia **USBLC6-4SC6** inmediatamente adyacente al conector.
- La minimización del lazo de corriente mediante un plano de masa continuo en la capa interna L2 justo debajo de las trazas lógicas.

3.3. Interfaz Ethernet

Hemos verificado el comportamiento del par diferencial de transmisión (TX+/TX-) y recepción (RX+/RX-) de la interfaz física MDI de la PHY LAN8742A para transmisión a 100 Mbps (100BASE-TX):




Figura 9: Formas de onda y análisis de reflexiones en los pares diferenciales de la interfaz Ethernet.

El análisis dinámico de la Figura 9 confirma la viabilidad del ruteado simétrico del par diferencial de Ethernet. El desajuste de impedancia respecto a los $100\ \Omega$ teóricos es prácticamente nulo (variación del $-0,01\ \%$, con una impedancia simulada de $99,99\ \Omega$), eliminando pérdidas de retorno. Además, la supresión de planos de alimentación y masa bajo el conector RJ45 (copper keep-out bajo los magnetizados del conector) previene acoplamientos capacitivos parásitos que distorsionan el modo común del par diferencial.

4. Directivas y Reglas de Diseño (DRC)

Con el fin de asegurar que el diseño físico (layout) cumple rigurosamente con los límites geométricos de fabricación y con los requisitos de compatibilidad electromagnética y eléctricos del sistema, hemos configurado e implementado las siguientes reglas de diseño (Design Rule Check - DRC) en Altium Designer:

1. **Aislamiento Eléctrico (Clearance):** Hemos configurado un clearance general mínimo de $0,20\ \text{mm}$ para todas las señales. Para las líneas de alimentación (+5V, +3.3V y +3.3V analógico), la regla de aislamiento se ha incrementado a $0,40\ \text{mm}$ para mitigar el acoplamiento inductivo y reducir la inducción de ruido en trazas lógicas adyacentes. El aislamiento entre taladros metalizados y cobre conductor se ha fijado en $0,25\ \text{mm}$ para cumplir con el límite de Clase 6 del fabricante.
2. **Ancho de Trazas (Width Constraint):**
 - **Señales generales:** Ancho nominal de $0,20\ \text{mm}$ (cumpliendo con Clase 6, cuyo mínimo es $0,15\ \text{mm}$ para cobre de $35\ \mu\text{m}$).
 - **Alimentación y Planos:** Para líneas de potencia de media corriente, hemos definido anchos de traza entre $0,50\ \text{mm}$ y $1,00\ \text{mm}$ según la corriente de carga esperada (con un límite mínimo absoluto de $0,35\ \text{mm}$).

3. **Pares Diferenciales (Differential Pairs Routing):** Hemos definido reglas específicas de enrutado acoplado para controlar las impedancias diferenciales:
 - **Bus CAN:** Ancho de pista de 0,15 mm y un espaciado constante de 0,363 mm.
 - **Bus Ethernet:** Ancho de pista de 0,182 mm y un espaciado constante de 0,180 mm.
 - **Bus USB:** Ancho de pista de 0,190 mm y un espaciado constante de 0,150 mm.
4. **Geometría de Vías de Conexión y Stitching:** Las vías de masa generales y de stitching se han limitado a un diámetro de taladro (drill) de 0,30 mm y un diámetro de pad de 0,68 mm. Esta configuración asegura una corona interna de 0,19 mm, proporcionando un margen de seguridad del 27 % sobre el límite de Clase 6 de Lab Circuits (0,15 mm) y absorbiendo las tolerancias de excentricidad del taladro.

5. Conclusiones

Tras completar las etapas de diseño esquemático, cálculo geométrico del apilado, enrutamiento y simulación electromagnética de la placa controladora basada en el microcontrolador STM32F746ZG, hemos extraído las siguientes conclusiones:

- **Viabilidad Tecnológica y DFM:** El diseño se adapta estrictamente a los parámetros tecnológicos de fabricación de **Lab Circuits S.A. Clase 6**. El uso de taladros pasantes de 0,30 mm y anchos de traza controlada de hasta 0,15 mm son totalmente compatibles con el proceso estándar, evitando la necesidad de tecnologías especiales como microvías HDI y garantizando una corona (anular ring) segura frente a tolerancias mecánicas.
- **Integridad de Señal Robusta:** Las simulaciones dinámicas post-layout de los buses serie de alta velocidad (CAN, USB, Ethernet) validan el excelente comportamiento del stack-up simétrico de 4 capas diseñado. Las desviaciones de impedancia diferencial obtenidas se encuentran dentro de márgenes muy estrechos (desde el -0,01 % en Ethernet hasta un +5,46 % en USB, muy por debajo de las tolerancias recomendadas del ± 10 %), eliminando problemas de reflexiones lógicas y asegurando la compatibilidad electromagnética.
- **Protección y Fiabilidad:** La inclusión de diodos TVS multicanal específicos de baja capacitancia (como el USBLC6-4SC6 en USB/MDI y el ESDA6V1BC6 en los puertos de expansión GPIO) garantiza un alto grado de protección contra descargas electrostáticas (ESD), asegurando la supervivencia del microcontrolador ante eventos transitorios en entornos industriales.

El diseño propuesto es técnicamente maduro, funcionalmente robusto y cumple con todas las restricciones DFM para su inmediata fabricación y ensamblaje.