Tareas

Tarea 03. Bloque III: Diseño y Verificación de un acelerador IP. Versión 2026

reducida - Corregida

Título	Tarea 03. Bloque III: Diseño y Verificación de un acelerador IP. Versión 2026 reducida
Estudiante	Joan San Bartolomé Ferri
Fecha de envío	
Calificación	**4,4 (máx 10,0)**

Instrucciones

Objetivos


Esta tarea tiene como objetivo comprobar las posibilidades de aceleración de algoritmos mediante diferentes técnicas.

1. Inclusión de ALUs en coma flotante (IP de librerías)
2. Inclusión de periféricos (a partir de nuestras IPs) para acelerar ciertas partes del código.
3. Generación de nuevas instrucciones a partir de IPs propias.

Desarrollo

Introducción básica


Se os porporciona un proyecto de partida (DE1_SOC_SID_2025_RAFA.QAR) para trabajar con la placa DE1soc, basada en Cyclone V. Dispone básicamente de:



- En principio el sistema tenía dos niosII pero le he quitado uno para tener más espacio y aligerar las compilaciones
- La mayoría de los periféricos son accesibles desde NiosII, ARM_ cortex A9 y desde el PC a través del JTAG.
- NiosII tiene un coprocesador para operaciones en coma flotante. Dicho coprocesador constituye ya un acelerador proporcionado por el propio ALTERA.
- Vamos a añadir a dicho sistema un nuevo periférico fundamental para realizar el "profiling" del trabajo de NIOSII. Por tanto solo nos hace falta que esté controlado por NIOSII.
- Performance Counter: Elemento que utilizaremos para realizar nuestro análisis de rendimiento de ejecución. Es muy importante que dicho componente sea configurado para que pueda analizar 7 secciones de nuestro código. Por defecto suele estar en 3 secciones y eso generaría funcionamientos incorrectos de nuestro software

En base al cual debéis:

- Hardware:
  - Analizar la frecuencia máxima de reloj a la que puede funcionar vuestro sistema (ver el siguiente vídeo). Dicho vídeo os puede guiar en cómo obtener la frecuencia máxima de operación de un diseño y cómo conseguir mejorar las prestaciones de velocidad en el proceso de compilación con Quartus II. Es muy importante que extraigáis del siguiente video el objetivo de conseguir que la frecuencia de operación de NIOSII sea superor a 100 MHz.



Primera sesión

Llegado a este punto y para terminar la tarea en su primera semana, seguid los puntos indicados en la siguiente página web: SESION 1 DE ACELERACIÓN HARDWARE/SOFTWARE

Segunda sesión

Después de las explicaciones del profesor sobre el código proporcionado de IP , su verificación y su conversión en un componente para el platform designer , seguid los puntos indicados en la siguiente página web: SESIÓN 2 DE ACELERACIÓN HARDWARE/SOFTWARE.

Debéis entregar lo siguiente:

- Comprimido del hardware del proyecto generado:
  - Es recomendable utilizar la propia herramienta de "archive project" de quartus en el modo "advance" "service request" que incluya:

        - Proyecto quartus archivado que incluya claramente el fichero sof resultado de la compilación hardware de quartus
        - Fichero del sistema qsys (platform designer) en donde se pueda observar tanto ,
            - fruto del trabajo de la primera sesion:
                - IP DMA generada por HLS
                - Memoria embebida de de intercambio de datos
                - Distribución correcta entre dominios de reloj
                - Counter performance añadido para hacer el profiling
                - primera version custom instruction con material proporcionado
            - fruto del trabajo de segunda sesión
                - fpu de segunda generación
                - custom instruction seno y coseno realizado por el alumno
- Comprimido del software con tres proyectos de aplicación (y sus correspondientes board support package):
    1. El utilizado en la primera sesión y que mostraría el funcionamiento del medidor de frecuencia basado en una FFT sin acelerar (puramente software)
    2. El utilizado de la segunda sesión y que mostraría el funcionamiento del medidor de frecuencia basado en una FFT acelerada con custom instruction basada en material proporcionado (solo seno)
    3. El utilizado de la segunda sesión y que mostraría el funcionamiento del medidor de frecuencia basado en una FFT acelerada con custom instruction basada en material propio del alumno (seno y coseno)
- Comprimido qar del hardware del proyecto quartus de la ip diseñada por el alumno (por tanto con el funcionamiento del seno y del coseno con las restricciones establecidas), que incluya claramente la configuración de la simulación mediante modelsim, o questasim o modelsim-altera así como el subdirectorio de simulación y sus ficheros fuente de "testbench" asociados.
- Informe que incluya:
    - Análisis temporal estático (frecuencia máxima de operación) de
        - Principio de la práctica
        - Final de la práctica
    - Comparación prestaciones de aceleración ejecución algoritmo en los 3 casos anteriormente mencionados (basado en los informes proporcionados por la propia ejecución del software con el "performance counter")
    - Comparación de recursos utilizados
        - Principio de la práctica
        - Final de la práctica

Fechas de entrega:

- Las fechas de la entrega están especificadas en la propia tarea de poliformat
- Entregas a destiempo de las diferentes técnicas no serán permitidas. En la corrección de las mismas el profesor puede autorizar en subsiguientes reenvios la mejora de la entrega de alguna de las técnicas, indicándolo en las observaciones del profesor.
- Los reenvios solo será permitidos si existe un envio y el profesor permite el reenvio

Evaluación

Para la evaluación os adjunto la rúbrica a utilizar, lo cual os permitirá conocer los porcentajes de puntuación de las subtareas (organizadas por técnicas).

Se os adjunta la siguiente información

- Tutoriales

    - Qué es el análisis temporal estático y la utilización del análisis temporal estático en Quartus II. Ver Lección 1.
- Colección de clases de teoría (enlace web).
- Proyectos Quartus:
    - Proyecto quartus punto de partida de toda la tarea: DE1_SOC_SID_2025_RAFA.QAR
    - Ejemplo completo de una función senoide realizada sobre una memoria de 9kbits con una organización de 1024 palabras de 9 bits. Se os proporciona dos soluciones, una de ellas realizado en systemverilog y el otro en VHDL. He preparado ambas soluciones para que veáis el comportamiento RTL con facilidad, por cuanto he preparado los "scripts" con esa finalidad. Para las simulaciones "gate level" deberíais modificar los "scripts". Estos ejemplos pueden ser una buena referencia para la técnica 3 (A y B).
        - solución systemverilog : FUNCION_SENOIDE_VERILOG_3_2015.QAR
        - solucion vhdl: FUNCION_SENOIDE_VHDL_3_2015.QAR
- HDL
    - Ficheros fuente de la librería (para la técnica 2 A y su subsigueinte verificación B1)
        - fixed_pkg.zip(VHDL): ficheros de la librería IEEE para punto fijo. Debéis incluir dichos ficheros en el proyecto de quartus.
        - AFFHL_'11614_mejorado (Verilog): ficheros de la librería AFFHL. Debéis incluir dichos ficheros en el proyecto de quartus
    - SOLUCIÓN COMPLETA IP Y VERIFICACIÓN DE LA SESIÓN 2 FASE 1.
- C y C++
    - Fichero fuente C del algoritmo para medir la frecuencia de operación, basada en la aplicación de la FFT. Este código estñá preparado para trabajar con NIOS2
    - Fichero fuente C++ del diseño y banco de pruebas para la DMA utilizada en la primera sesión
- PDF
    - Fichero pdf (denominado SESION1_B_ACTIVIDAD_14.PDF) con ciertas recomendaciones (necesario para todas las técnicas).
        - Cómo hacer el "profiling"
        - Técnica 1:Añadir componente (ya diseñado) a librería e inclusión en un sistema Qsys
        - Técnica 2: Inclusión de una instrucción (ya diseñada) en un sistema Qsys
        - Ideas sobre manejo de memorias
    - Fichero pdf (denominado SESIONB_INSTRUCTIONS_14.PDF) con recomendaciones de cómo crear nuevas instrucciones (absolutamente necesario para la Técnica 2. fundamentalmente en el apartado C del hardware y para el software).
    - Información adicional sobre las memorias embebidas de la familia Cyclone V, para que sepáis que tipo de organizaciones admiten las memorias de 10kbits (cyv-52006.pdf)

Recursos adicionales para la tarea

- LINUX_ON_DE_SERIES_BOARDS.PDF (2 MB; 24 may 2026 17:35)
- VISUALIZER.ZIP (3 MB; 24 may 2026 17:39)
- DE1-SOC_COMPUTER_ARM.PDF (1 MB; 24 may 2026 17:35)
- AFFHL 011614.ZIP (1 MB; 24 may 2026 17:35)
- HTTPS://MEDIA.UPV.ES/#/PORTAL/CHANNEL/AB4DD5A0-B759-11EC-97DD-7F810AFB18CC (1 KB; 24 may 2026 17:35)
- DE1_SOC_SID_2025_RAFA.QAR (8 MB; 24 may 2026 17:35)
- FUNCION_SENOIDE_VHDL_3_2015.QAR (77 KB; 24 may 2026 17:35)
- FIXED_PKG.ZIP (29 KB; 24 may 2026 17:35)
- FUNCION_SENOIDE_VERILOG_3_2015.QAR (39 KB; 24 may 2026 17:35)
- CV_52006.PDF (3 MB; 24 may 2026 17:35)

No se han enviado adjuntos todavía

Autoevaluación:

Tarea 3 SID 2026: Diseño y verificación de un acelerador reducida

Evaluación de rúbricas

Sesion 1: Informe de prestaciones hardware inicial

Serán necesarias las prestaciones de área y velocidad (en forma de frecuencia máxima de operación) del diseño inicial proporcionado

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

Han sido incluidos en el informe final las prestaciones; pero existen datos incongruentes o que merecen algún comentario

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Sesion1: Diseño del sistema Qsys

Se valorará fundamentalmente el qsys generado con el platform designer que debe incluir los componentes añadidos en la sesión 1

Peso 20 %

Inadecuado

0 Puntos

En desarrollo

(1) 5 Puntos

Bueno

(1,6) 8 Puntos

Excelente

(2) 10 Puntos

Sesion 1: Funcionamiento software final de sesión

Se necesita los datos de ejecución del medidor de frecuencias con una solución puramente software

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Sesion2: Informe de prestaciones

Las prestaciones que se quieren conocer son las de área y velocidad (frecuencia máxima de operación) del hardware en su version final con todos los aceleradores

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

Han sido incluidos en el informe final las prestaciones; pero existen datos incongruentes o que merecen algún comentario

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Sesión 2: Diseño de sistema qsys

Esto incluye diseño del componente

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Sesión 2: Diseño de la IP+ interfaz

Se valorará fundamentalmente la IP realizada con código propio, que incluya el seno y coseno en la organización planteada y con jerarquía mixta verilog vhdl. Se valorará la limpieza del proyecto de IP de quartus

Peso 20 %

Inadecuado

0 Puntos

En desarrollo

(1) 5 Puntos

Bueno

IP con ligeros errores en el balance de latencia. Solo ha hecho tangente pero no derivada. NO ha usao VHDL

(1,6) 8 Puntos

Excelente

(2) 10 Puntos

Sesion 2 : Verificación de la IP

el qar de la IP generada debe de estar perfectamente preparada para una rápida simulación desde el entorno de quartus

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

Solo ha verificado la tangente

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Sesion 2: proyectos software

El proyecto de software con acelerador seno y coseno con código propio (fase2)

Peso 10 %

Inadecuado

0 Puntos

En desarrollo

(0,5) 5 Puntos

Bueno

(0,8) 8 Puntos

Excelente

(1) 10 Puntos

Esta es tu autoevaluación.

Corrección del docente:

Tarea 3 SID 2026: Diseño y verificación de un acelerador reducida

Sesion 1: Informe de prestaciones hardware inicial

Serán necesarias las prestaciones de área y velocidad (en forma de frecuencia máxima de operación) del diseño inicial proporcionado

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

Han sido incluidos en el informe final las prestaciones; pero existen datos incongruentes o que merecen algún comentario

8 Puntos

Excelente

10 Puntos

Comentario para Sesion 1: Informe de prestaciones hardware inicial

Aceptar

0

Sesion1: Diseño del sistema Qsys

Se valorará fundamentalmente el qsys generado con el platform designer que debe incluir los componentes añadidos en la sesión 1

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

8 Puntos

Excelente

10 Puntos

Comentario para Sesion1: Diseño del sistema Qsys

Aceptar

1,6

Sesion 1: Funcionamiento software final de sesión

Se necesita los datos de ejecución del medidor de frecuencias con una solución puramente software

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

8 Puntos

Excelente

10 Puntos

Comentario para Sesion 1: Funcionamiento software final de sesión

Aceptar

0,5

Sesion2: Informe de prestaciones

Las prestaciones que se quieren conocer son las de área y velocidad (frecuencia máxima de operación) del hardware en su version final con todos los aceleradores

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

Han sido incluidos en el informe final las prestaciones; pero existen datos incongruentes o que merecen algún comentario

8 Puntos

Excelente

10 Puntos

Comentario para Sesion2: Informe de prestaciones

Aceptar

0

Sesión 2: Diseño de sistema qsys

Esto incluye diseño del componente

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

8 Puntos

Excelente

10 Puntos

Comentario para Sesión 2: Diseño de sistema qsys

Aceptar

0,8

Sesión 2: Diseño de la IP+ interfaz

Se valorará fundamentalmente la IP realizada con código propio, que incluya el seno y coseno en la organización planteada y con jerarquía mixta verilog vhdl. Se valorará la limpieza del proyecto de IP de quartus

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

IP con ligeros errores en el balance de latencia. Solo ha hecho tangente pero no derivada. NO ha usao VHDL

8 Puntos

Excelente

10 Puntos

Comentario para Sesión 2: Diseño de la IP+ interfaz

Aceptar

1

Sesion 2 : Verificación de la IP

el qar de la IP generada debe de estar perfectamente preparada para una rápida simulación desde el entorno de quartus

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

Solo ha verificado la tangente

8 Puntos

Excelente

10 Puntos

Comentario para Sesion 2 : Verificación de la IP

Aceptar

0

Sesion 2: proyectos software

El proyecto de software con acelerador seno y coseno con código propio (fase2)

Inadecuado

0 Puntos

En desarrollo

5 Puntos

Bueno

8 Puntos

Excelente

10 Puntos

Comentario para Sesion 2: proyectos software

Aceptar

0,5

Total: **4,4**

Volver a la lista

Enlace

- **Tareas**

  Acortar URL

  https://poliformat.upv.es/portal/directtool/4146592d-6681-43cf-bebf-e3992fbc4d44/