Tarea 4: Diseño de una Comunicación Serie

Por Ricardo José Colom Palero

Project 4: Design of a Serial Communication

By Ricardo José Colom Palero

En esta presentación, se plantearán las bases para el desarrollo y realización de la siguiente práctica de la asignatura. En la que se abordará el diseño de un interface de comunicación serie, con el objetivo de establecer una comunicación con una pantalla táctil, para obtener las coordenadas del punto de la pantalla que ha sido tocado.

Previamente a la realización de los diseños propuestos en la tarea debe realizarse un estudio de la información facilitada en la Lessons para responder las preguntas del siguiente test:

In this lesson we set the foundations for the development of Project #4. In it, we will design a serial communication interface that will be used to communicate with a touchscreen. The interface will be used to obtain the coordinates of the touch position within the screen.

Before attempting the implementation of the proposed designs in this task, one should review the information in this lesson in order to be able to answer the question in the following test:

Objetivos

Goals

ABRIR EN UNA VENTANA NUEVA

Como objetivos de la práctica se plantean el aprendizaje de las características y modo de uso de una pantalla táctil, ya que es la aplicación sobre la que se focaliza el diseño. Esto supondrá tener que realizar el desarrollo e implementación de un interface de comunicación serie, habitualmente utilizado en convertidores analógico-digitales. Para realizar el diseño habrá que profundizar en los conceptos del lenguaje Verilog HDL en particular orientado a su uso en el diseño de elementos de control. Muy importante en el desarrollo de esta práctica es la metodología de verificación funcional de diseños, basándose en el uso de modelos de comportamiento de un interface serie. Por último, se seguirá profundizando en la metodología de verificación física del diseño en el hardware.

The goal of this project is to learn the characteristics and operation modes of a display screen, as this is the application which the design focuses on. On this occasion, we shall design and implement a serial communication interface, as is usually employed when communicating with analog-to-digital converters (ADCs). In order to tackle the design successfully, we will take a closer look at the elements of the Verilog HDL oriented to the design of control elements. The methodology for functional verification of designs will be very important in this project. We will also be using physical verification methodologies.

Pantalla Táctil LTM

LTM Touchscreen

La pantalla táctil que se utilizará en el desarrollo de esta práctica es la fabricada por TerAsic, para las placas del programa universitario de Altera, como la DE2-115. Se trata de una pantalla de 4,3 pulgadas con una relación de aspecto de 15/9, que tiene una resolución de 800 por 480 pixeles de 24 bits, pudiendo representar hasta 16 millones de colores. La pantalla dispone de un convertidor analógico digital, que captura el punto de contacto.

In this project we will use the touchscreen developed by TerAsic for the Altera University Program evaluation boards such as the DE2. It is a 4.3 inch screen with a 15:9 aspect ratio and a resolution of 800 x 480 pixels with 24 bpp, and is able to represent up to 16 million colors. The screen also features an analog-to-digital converter used to capture the contact point location.

Estructura Pantalla Táctil LTM

Structure of the LTM Touchscreen



En esta pantalla, la gestión de la visualización y la captura del punto de contacto son totalmente independientes, esto permite utilizar únicamente la captura del punto de contacto, sin tener que estar visualizando nada en la pantalla, hecho que se va a utilizar en esta práctica. La captura del punto de contacto corre a cargo de un convertidor Analógico Digital.

For this screen, display and capture of the contact point are managed in a completely independent way. In this Project, this will allow us to focus entirely on capturing the contact point, and we will not need to worry about image display. An Analog-to-Digital Converter is in charge of capturing the contact point.

Características "Touch"

"Touch" Characteristics

El AD7843 de Analog Devices, es un convertidor ADC de 12 bits, que proporciona la posición X e Y del punto de contacto que se ha tocado en la pantalla. La información de las coordenadas X e Y del punto de contacto, capturadas por el convertidor se pueden obtener por medio del interface serie que dispone.

The Analog Devices AD7843 is a 12-bit Analog-to-Digital Converter (ADC) that will provide us with the X and Y positions of the contact point where the screen is touched. The information on the X and Y coordinates captured by the converter can be retrieved through the ADC's serial communication interface.


Conector
Expansión 40 Pines
Pantalla LCD
SDA
ADC_DCLK
SCEN
SDA
SCL
SCEN
Convertidor ADC
DCLK
CS
ADC_DIN
ADC_DOUT
ADC_BUSY
ADC_PENIRQ_n
DIN
DOUT
BUSY
PENIRQ

Tanto, el interface serie de la pantalla como el del convertidor ADC, se encuentran conectados a la FPGA de la placa DE2-115 por medio del conector de 40 pines. Debido a la limitación de pines que impone el conector, se han tenido que compartir algunas señales entre los interfaces serie de la pantalla y del convertidor ADC. Ambos interfaces serie utilizan la misma señal de reloj (ADC_DCLK) y la misma señal de habilitación (SCEN). Para evitar que la comunicación serie de un dispositivo pueda interferir con la del otro, la señal de habilitación se ha negado por medio de un inversor en el convertidor ADC. Así cuando la pantalla LCD se encuentra habilitada (SCEN a nivel bajo) el convertidor ADC se encuentra deshabilitado y viceversa.

Además de estas dos líneas compartidas, el interface serie del ADC se complementa con una línea de entrada de datos, denominada ADC_DIN que sirve para enviarle parámetros de gestión y control, una línea de salida de datos ADC_DOUT por donde el convertidor envía, en serie los 12 bits correspondientes a la coordenada X e Y, una línea para indicar que está ocupado ADC_BUSY y por último la línea que permite saber si alguien ha tocado la pantalla ADC_PENIRQ_n o más exactamente petición de interrupción.

There are two serial interfaces: one for communication with the screen and another one for communication with the ADC. Both are connected to the FPGA in the DE2-115 board through a common 40-pin connector. Due to the limitations on number of pins imposed by the connector, it is mandatory to share some of the signals in both serial interfaces (screen and ADC). In particular, both use the same clock signal (ADC_DCLK) and the same selection/enable signal (SCEN). In order to avoid communications with these two devices from interfering with each other, an inverted is used to negate the enable signal for the ADC. Thus, the ADC is not selected when the LCD screen is selected (SCEN driven low) and vice versa.

Besides these two shared lines, the serial interface to the ADC also includes:

- a data input line, ADC_DIN, used to send management and control parameters,
- a data output line, ADC_DOUT, which the ADC uses to send the 12 bits corresponding to the X/Y coordinates,
- a signal ADC_BUSY used by the ADC to indicate its current status, and
- an interrupt request signal ADC_PENIRQ_n that allows us to ascertain whether the touchscreen has been touched.

Diagrama de Temporización

Timing Diagram



Aquí se puede ver el diagrama de temporización del protocolo de comunicación con el convertidor ADC, en él se muestra la secuenciación temporal para obtener la coordenada X o la Y. Desde el punto de vista de la comunicación serie, es la FPGA, la que debe iniciar el proceso de comunicación actuando como maestro o "master", mientras que le corresponde al convertidor ADC el papel de sujeto pasivo o "slave". Por tanto, la FPGA deberá generar la señal de selección SCEN, la señal ADC_DIN que se utilizará para enviar un comando de solicitud de coordenadas y la señal ADC_DCLK que permitirá establecer la velocidad de comunicación serie y la sincronización de los bits serie de las líneas ADC_DIN y ADC_DOUT. El resto de señales son generadas por el convertidor ADC.

Aunque es la FPGA la que debe controlar la comunicación serie con el ADC, esta debe saber en que momento iniciar la comunicación para obtener las coordenadas, ese momento será cuando alguien o algo toque la pantalla, hecho que deberá indicarle el convertidor ADC por medio de la línea ADC_PENIRQ_n.

This figure shows the timing diagram corresponding to the communication protocol with the ADC. It describes the time sequencing needed to retrieve the X or Y coordinates from the ADC. From the point of view of the serial communication, the FPGA is responsible of initiating the communication process acting as master, whereas the ADC takes the passive slave role. Therefore, the FPGA must generate the selection signal SCEN, the ADC_DIN signal that will be used to send a coordinate request command, and the ADC_DCLK signal that will allow us to establish the transmission speed in the serial communication, as well as the synchronization of serial bits in the ADC_DIN and ADC_DOUT lines. All other signals are generated by the ADC.

Although it is the FPGA's duty to control the serial communication to the ADC, it needs to know when to initiate communication in order to retrieve the coordinates. That should happen exactly when the screen is touched. The ADC_PENIRQ_n signal is used by the ADC to let us know when that event takes place.



La señal de interrupción ADC_PENIRQ_n, permanece normalmente a nivel alto. Cuando se toca la pantalla por medio de un lápiz o del dedo, la señal ADC_PENIRQ_n pasa a nivel bajo. En consecuencia, la FPGA tiene que monitorizar la señal ADC_PENIRQ_n, cuando esta pase a nivel bajo significa que se ha tocado la pantalla y entonces se debe iniciar el protocolo de comunicación serie con el convertidor ADC, para obtener las coordenadas del punto.

El protocolo de comunicación comenzará con la activación de la señal de selección SCEN y la generación de las señales ADC_DCLK y ADC_DIN, tal como se muestra en el diagrama temporal. Por medio de la línea ADC_DIN se debe enviar un comando de control para solicitar al ADC la coordenada X o la coordenada Y. En la tabla inferior se muestran los valores de los comandos de control que hay que poner en ADC_DIN para cada una de las coordenadas. Dado que los comandos son distintos, para obtener las dos coordenadas, habrá que realizar dos comunicaciones serie como la mostrada en el diagrama temporal, una para obtener la coordenada X y otra para la coordenada Y. Una vez el convertidor ADC reciba el comando de control solicitándole la coordenada, realizará los cálculos de conversión pertinentes, tras lo cual transmitirá en serie los 12 bits de la coordenada solicitada utilizando la línea ADC_DOUT, sincronizado los bits con la señal ADC_DCLK.

The ADC_PENIRQ_n interrupt signal remains usually at a high level. When the screen is touched using a pencil or a finger, the ADC_PENIRQ_n changes to a low level. Thus the FPGA must monitor the ADC_PENIRQ_n signal: when it switches from high to low level, this means that the screen has been touched and so the serial communication protocol with the ADC has to be initiated in order to retrieve the contact position.

The communication protocol starts with the activation of the SCEN signal, and then the generation of the ADC_DCLK and ADC_DIN signals as shown on the timing diagram. Using the ADC_DIN line, a control command is sent to the ADC in order to request the X coordinate or the Y coordinate. The table below shows the bit values corresponding to the control commands that must be sent through the ADC_DIN signal for both cases (X or Y coordinate). Once the ADC converter receives the control command requesting a coordinate, it performs the appropriate conversion computations, and after that it transmits back the 12 bits of the requested coordinated through the ADC_DOUT line, synchronizing the serial bits with the ADC_DCLK signal. Retrieving each coordinate requires a different command, therefore it will be required to run this communication sequence twice: once for the X coordinate, and once again for the Y coordinate.

	MSB							LSB
	S	A2	A1	A0	MODE	SER/$\overline{\text{DEF}}$	PD1	PD0
X	1	0	0	1	0	0	1	0
Y	1	1	0	1	0	0	1	0

Cabe destacar que la señal ADC_DIN debe permanecer a nivel bajo cuando no se utilice para transmitir el comando de control. Otro aspecto destacable es que la señal ADC_DCLK, no es propiamente una señal de reloj, aunque su nomenclatura pueda llevar a confusión. Se trata de una señal que en reposo, cuando no hay comunicación, se encuentra a nivel bajo, mientras que cuando se establece la comunicación debe oscilar, marcando la velocidad de la transmisión y la sincronización de los bits que se transmiten y se reciben. Así, una secuencia de transmisión recepción para la obtención de una coordenada, tendrá una duración de 24 periodos o ciclos de la señal ADC_DCLK, siendo el valor máximo de cada uno de los periodos de 0,1 ms y el mínimo de 0,5 us; lo cual se interpreta con una velocidad de comunicación entre 10 kbps y 2 Mbps.

Let us remark that the ADC_DIN signal must remain low whenever it is not being used to transmit a control command. Another important point is that the ADC_DCLK signal is NOT a clock signal, contrary to what its name would lead us to believe: this signal also remains low during idle state, i.e. when there is no communication. It oscillates only during the communication process, thus controlling the transmission speed and the synchronization of sent and received bits. A full transmission-reception sequence for retrieval of one coordinate has a total length of 24 periods or cycles of the ADC_DCLK signal. This period value may range from a maximum value of 0.1 ms to a minimum value of 0.5 us, which corresponds to a communication speed between 10 kbps and 2 Mbps.



Planteamiento de la Tarea

Outline of the Project

ABRIR EN UNA VENTANA NUEVA



La práctica se centra en la realización de un diseño que implemente un interface de comunicación serie. En este caso particular se ha escogido una pantalla táctil para su aplicación, con lo cual el diseño debe controlar un convertidor ADC, que dispone la pantalla para capturar el lugar donde se ha puesto un puntero o el dedo.

La práctica se divide en dos subtareas, la primera de ellas consiste en realizar el diseño del interface serie con el convertidor ADC y verificar su funcionamiento mediante simulaciones y utilizando un testbench proporcionado por los profesores. La segunda subtarea consiste en probar el diseño en el hardware, comunicándose con la pantalla táctil y visualizando el punto de contacto con la pantalla en los displays 7-segmentos.

This project focuses on the design of a serial communication interface, and we have chosen a touchscreen as a particular application case. Our design will be used to control an analog-to-digital converter used by the touchscreen to capture the position where the screen is touched.

The project is divided into two sub-tasks. The first one consists in designing the serial interface to the ADC and verifying its correctness via simulations, using a testbench that is provided by the instructors. The second sub-task consists in testing the design on hardware, communicating with the touchscreen and displaying the coordinates of the contact point on the 7-segment displays.

Subtarea 1: Interface Serie del Convertidor ADC

Sub-task 1: Serial Interface to the ADC



En la primera subtarea de esta práctica hay que realizar el diseño del interface de comunicación serie con el convertidor ADC, para obtener el valor de las coordenadas X e Y del punto de contacto con la pantalla. El diseño a realizar debe ajustarse a la temporización del AD7843, mostrada anteriormente. El bloque a diseñar, tendrá una señal de entrada de reloj, para el oscilador de 50 MHz, una señal de reset activa a nivel bajo, además deberá tener las señales de comunicación con el convertidor ADC y proporcional el valor de las coordenadas X e Y mediante dos buses de 12 bits, uno para cada una de las coordenadas.

Es importante destacar, que se utiliza una señal de reloj de 50 MHz, mientras que la velocidad de la comunicación debe estar comprendida entre los 10 kbps y los 2 Mbps.

In this first sub-task we will implement the serial communication interface to the ADC, in order to obtain the X and Y coordinate values of the contact point on the screen. The design must be adapted to the timing characteristics of the AD7843 converter that was discussed previously. The block under design will have a clock input for the 50 MHz clock and a reset signal (active low). It will also feature the input and output signals for communication with the ADC and, finally, it should also output the retrieved X and Y coordinate values using 12-bit buses.

Let us remark that, while we will use a 50 MHz clock signal, the communication sequence will be carried out at a speed between 10 kbps and 2 Mbps.

Sugerencia, contador semiciclos

Suggestion: Half-cycle Counter



Como sugerencia para la realización del diseño, se puede contemplar la utilización de un contador, que sirva para llevar la cuenta de los semiperiodos necesarios para completar la secuencia de transmisión recepción de los datos. En total hacen falta 48 cuentas que corresponden con los semiperiodos de la señal ADC_DCLK que debe generarse y que tal como se ha visto tiene una duración de 24 periodos. Esto significa que se puede utilizar el cambio de las cuentas para la generación de las señales como, la ADC_DCLK y la señal ADC_DIN, así como para la captura de los bits recibidos por la señal ADC_DOUT.

Our suggestion for the implementation of this design involves the use of a counter that counts the half-periods needed to complete the data transmission-reception sequence. A total of 48 counts are needed, that correspond to the half-periods of the ADC_DCLK signal to be generated (for a total of 24 periods). Changes in the count value may be used to time the generation of signals such as ADC_DCLK and ADC_DIN, as well as to synchronize the capture of received bits on ADC_DOUT.



Hay que fijarse, especialmente, en el instante de tiempo en que hay que poner los bits en la línea ADC_DIN, tal como se muestra, el cambio de los bits debe realizarse coincidiendo con el cambio de la cuenta del contador, que además coincidirá con el flanco de bajada de la señal ADC_DCLK. Por ejemplo, El bit A0 se pone en el cambio de la cuenta 5 a la 6, y durará toda la cuenta 6 y la 7. Por tanto, contador de semiperiodos es una buena referencia para generar tanto la señal ADC_DCLK, como la señal ADC_DIN.

One of the key aspects to consider carefully is the time instant where bits should be output on the ADC_DIN line. As shown in the figure, changes in the ADC_DIN bit should coincide with falling edges in the ADC_DCLK signal. For instance, the A0 bit is placed on the ADC_DIN output as the count value changes from 5 to 6, and will remain there during counts 6 and 7. The half-period counter is thus a useful reference for generating both signals ADC_DCLK and ADC_DIN.



En cuanto a la captura de los bits enviados desde el convertidor por la línea ADC_DOUT, está debe realizarse justo en el punto medio de la duración del bit, ya que es el punto de máxima estabilidad del valor en la línea, por ejemplo el bit 9 se puede capturar justo cuando se produce el cambio de la cuenta 22 a la 23, el bit 8 se capturará entre las cuentas 24 y 25. Cabe destacar que la captura de estos bits coinciden con el flanco de subida de la línea ADC_DCLK, aunque la referencia para dicha captura sean las cuentas del contador.

Capture of the bits sent by the converter on the ADC_DOUT line should take place exactly halfway through the bit interval, as this is the moment where the signal value is most stable. For instance, bit 9 should be captured just as the count value changes from 22 to 23, bit 8 should be captured on the change from 24 to 25, and so on. Notice that the capture of these bits coincides with rising edges on the ADC_DCLK line, but our reference will be the half-period counter rather than the ADC_DCLK signal.

Sugerencia, concatenación

Suggestion: Concatenation



Para la obtención de las dos coordenadas, la X y la Y, hay que realizar dos secuencias consecutivas de transmisión recepción. Sin embargo, observando la temporización se puede ver que durante una secuencia de comunicación hay tiempos de espera. Por tanto, cabe pensar que se podrían eliminar los tiempos de espera entre la obtención de las dos coordenadas, concatenado las secuencias de comunicación.

Two consecutive transmission-reception sequences have to be executed in order to retrieve both coordinates, X and Y. The timing diagram for the communication sequence shows a delay time before and after each communication. However, we may consider getting rid of these delay times between retrieval of the coordinates by concatenating the communication sequences.



En el diagrama mostrado, se inicia la solicitud de la coordenada Y, cuando todavía se esta recibiendo la coordenada X. Esto es posible ya que las líneas de transmisión y recepción son independientes y se aprovecha el tiempo de espera del convertidor ADC. Así toda la secuencia de obtención de las dos coordenadas dura únicamente 80 semiperiodos, tal como se muestra en las cuentas del contador.

In the diagram above, the request for coordinate Y is initiated while coordinate X is still being received. It is possible to do so because the transmission and reception lines are independent of each other, and this allows us to make use of the ADC's waiting time. The composite communication sequence for retrieval of both coordinates takes a total of 80 half-periods, as can be observed in the counter signal in the diagram below.

ABRIR EN UNA VENTANA NUEVA

Pulsar en el diagrama para ampliar, a continuación pulsar y a

Propuesta estructura diseño

Proposed Design Structure

Tomando como referencia la propuesta anterior de concatenar las dos secuencias de comunicación, se puede plantear el diagrama de bloques de la imagen como propuesta orientativa para realizar el diseño.

En primer lugar cabe destacar que todos los bloques tienen como señal de reloj, la señal de reloj de 50 MHz y también utilizan la señal de reset de entrada para inicializarse.

Empezando por la izquierda, el primer bloque se trata de un contador de modulo ADC_DCLK_CNT, que permite fijar la velocidad de transmisión entre 10 kbps y 2 Mbps. Este contador tiene la particularidad, que genera una señal de fin de cuenta más otra señal que se activa a mitad de la cuenta.

Based on the previous suggestion to concatenate the two communication sequences, we propose the block diagram in the image below as a guide for this design.

First of all, notice that all blocks therein share common clock and reset signals, which are the 50 MHz input clock signal and the input reset signal, respectively.

Starting from the left, the first block is a counter with modulus ADC_DCLK_CNT (specified as a parameter) that is used to set the transmission speed to a fixed value between 10 kbps and 2 Mbps. This counter must have an extra feature: besides the usual Terminal Count (TC) output, it also generates a Half Count (TC/2) signal that is activated when half of the maximum count is reached.

ABRIR EN UNA VENTANA NUEVA



A continuación, en la parte central se encuentra el contador de modulo 80 que servirá como referencia para los 80 semiperiodos que dura la secuencia de comunicación para la obtención de ambas coordenadas.

En la parte inferior de color amarillo se encuentra el Generador de la señal ADC_DCLK, para lo cual utilizará el fin de cuenta del primer contador.

En la parte derecha se encuentra el generador de la señal ADC_DIN, que lo hará en función de la cuenta del contador de semiperiodos y el bloque encargado de la captura de los bits de la líneas ADC_DOUT, que también emplea la cuenta de semiperiodos junto con la señal de mitad de cuenta del primer contador como habilitación.

En la parte superior del diagrama hay una maquina de estados finitos que se encarga del control de todo el diseño, generando las señales de habilitación necesarias para que todo funcione adecuadamente. La maquina de estados es la que iniciará toda la secuencia de comunicación a partir de la línea ADC_PENIRQ_n, generando también la señal de selección SCEN.

Por último, hay que destacar que en esta propuesta la línea ADC_BUSY no se utiliza.

Next, in the center of the diagram we find a counter modulo 80 that will be used to count the half-periods required for the communication sequence to retrieve the X and Y coordinates.

The yellow block below is in charge of generating the ADC_DCLK signal, based on the first counter's Terminal Count output.

On the right side, we find the ADC_DIN signal generator, whose operation will depend on the half-period counter's value, and another block responsible for capturing incoming bits on the ADC_DOUT line. This last block will depend on the half-period counter, too, but also on the Half Count signal from the first counter, which will act as an enable input.

At the top of the diagram, there is also a finite state machine that controls the rest of the blocks, generating the required enable signals so that the design works appropriately. This state machine will initiate the communication sequence depending on the ADC_PENIRQ_n input, and it will also generate the SCEN selection signal.

Let us finish by remarking that the ADC_BUSY input is not used at all in this design proposal.

Propuesta FSM

Proposed State Machine

La descripción de la maquina de estados finitos, que se encarga de la gestión de todo el protocolo de comunicación, no es única y por lo tanto puede realizarse de diversas maneras. Aquí se presenta una propuesta para la implementación de dicha maquina de estados. Ambos diagramas representan la misma maquina de estados utilizando diferente representación gráfica.

The finite state machine tasked with managing the communication protocol does not admit a single description; on the contrary, there are multiple ways of designing it. Here, we present one possible implementation. The two diagrams below are equivalent descriptions of the same state machine using different types of representation (ASM diagram, state diagram).





En principio se ha planteado una maquina de cuatro estados. El estado S0, es el inicial después del correspondiente reset del sistema, este estado es meramente transitorio y se utiliza para inicializar las señales. A continuación se pasa al estado S1, en el que se está esperando a que se "toque" la pantalla, es decir que se mantendrá en este estado mientras la señal ADC_PENIRQ_n valga 1, en el momento que pase a valer 0, se produce el cambo al estado siguiente, el S2.

En el estado S2, se inicia el protocolo de comunicación, para lo cual se activan las señales de habilitación, como la de los contadores y el "Chip Select" del convertidor. Se permanece en este estado hasta que se concluya la obtención de las coordenadas X e Y, lo cual viene marcado por los 80 semiperiodos de la señal ADC_DCLK indicados por la cuenta del contador de modulo 80.

Por último, el estado S3, es un estado de transición que sirve para concluir el protocolo de comunicación e indicar la finalización del mismo mediante una señal de "Fin_Trans".

A machine with four states is proposed. On system reset, it starts at the initial state S0 which is merely a transition state, used just to initialize its output control signals. From there it jumps unconditionally to state S1, where the machine waits until the screen is "touched". That is, the machine will remain in this state while ADC_PENIRQ_n is high, and will transition to the next state S2 when it becomes low.

On state S2 the communication sequence is initiated by activating the appropriate signals (enable signals for the counter, and the Chip Select signal for the converter). The machine will remain in this state until retrieval of the X and Y coordinates is complete, which is indicated by the ADC_DCLK half-period counter reaching the 80 half-period count.

Finally, state S3 is again a transition state which is just used to end the communication sequence and indicate said end using an output signal "Fin_Trans".

Verificación del Diseño

Design Verification


Name
RSTAb
CLK
CLK_EN
Q
DA
DB
DC
DD
DE
DF
DG
UA
UB
UC
UD
UE
UF
UG
?

Una vez realizada la descripción con Verilog HDL del interface de comunicación serie con el convertidor ADC, por supuesto libre de errores de compilación, hay que realizar una verificación funcional o dicho en otros términos realizar una simulación del interface para comprobar su correcto funcionamiento.

En este caso particular, simular el interface de comunicación con el convertidor no resulta sencillo, si se tienen que generar las señales de comunicación mediante un editor de estímulos. Por ello, se va a utilizar un modelo funcional de la pantalla táctil, que realiza una emulación del comportamiento de la comunicación del ADC, que se ha denominado EMULE_ADC.vo. Esto implica que el proceso de verificación deberá realizarse mediante la herramienta ModelSim, utilizando un entorno de verificación escrito en Verilog HDL, en lugar de utilizar un editor de estímulos para la creación de las señales.

En resumen, para facilitar la verificación funcional del interface de comunicación serie con el convertidor ADC, se ha preparado un proyecto de Quartus, denominado **Touch_alumno.qar,** que incluye todos los archivos necesarios para verificación del diseño. Dicho proyecto, se encuentra perfectamente configurado, y dispone de un archivo de Verilog denominado ADC_CONTROL.v, que corresponde con el interface de comunicación serie con el convertidor ADC, objetivo de esta práctica y que evidentemente se encuentra vacío a excepción de los puertos de entrada

Once the Verilog description of the serial communication interface has been realized (of course, free of compilation errors or other problems), functional verification of the design must be undertaken. In other words, we must simulate our interface design in order to verify that it works correctly.

In our particular case, this implies simulating the communication interface to the converter. It is not an easy task to generate the corresponding converter signals using a stimulus editor. Instead, we will use a functional model of the touchscreen that emulates the ADC communication behavior (contained in the file EMULE_ADC.vo). This implies that the verification must be done in ModelSim, using a verification environment (i.e. testbench) written in Verilog, instead of the Quartus stimulus editor.

In order to ease this verification task, we have prepared a Quartus project called **Touch_alumno.qar** that includes all necessary files for verifying your design. The project is already fully configured, and it contains a Verilog file called ADC_CONTROL.v that corresponds to the serial communication interface that has to be designed. Of course, this file is empty except for the description of the input and output ports, and has to be completed or replaced with your design.

salida del modulo.

PROYECTO PARA LA VERIFICACIÓN: TOUCH_ALUMNO.QAR

Testbench

El entorno de verificación funcional preparado en el proyecto Touch_alumno.qar, tiene la estructura que se ve en la imagen. Básicamente consiste en una archivo de Testbench, denominado tb_Touch_Control.v, que actúa como descripción estructural de los diferentes bloques que componen los archivos de la verificación. Por una parte está el bloque objeto de la verificación denominado ADC_CONTROL.v, que se conectará, en este caso, al emulador de la pantalla, denominado EMULE_ADC.vo. Los dos bloques se encuentran rodeados por el MFB.v.

Testbench

The structure of the functional verification environment in the Quartus project is outlined in the image below. It basically consists in a testbench file, called tb_Touch_Control.v, that acts as a structural description that instances the different blocks used for verification. This includes the block under verification, ADC_CONTROL.v, as well as the screen emulator, EMULE_ADC.vo. Both are surrounded by a third module MFB.v.

ABRIR EN UNA VENTANA NUEVA



El MFB, genera las señales del reloj CLK y de reset para los bloques. A continuación, actuará como si se hubiese tocado la pantalla, proporcionando unas coordenadas X e Y al emulador y activando la señal NEW_COORD para que inicie el proceso de emulación de la pantalla. En consecuencia el bloque de emulación, pondrá a nivel bajo la señal ADC_PENIRQ_n, a lo cual debe responder el ADC_CONTROL iniciando el protocolo de comunicación con el emulador de la pantalla. El emulador de la pantalla, enviará al ADC_CONTROL las coordenadas X e Y que le ha suministrado el MFB.

Una vez el ADC_CONTROL obtenga las coordenadas X e Y, el MFB las comparará con las suministradas al emulador y si coinciden, enviará un mensaje a la consola del ModelSim indicando que la verificación es correcta. Si no coinciden enviará un mensaje de verificación fallida.

The MFB block generates the clock and reset signals for the other blocks. Next, it will simulate a situation where the screen has been touched by providing the emulator with random X and Y coordinates and activating the NEW_COORD signal to request the emulation process to start. Consequently, the emulator block will drive the ADC_PENIRQ_n signal low, and your design ADC_CONTROL should respond by initiating the communication sequence, whereby the screen emulator will send to ADC_CONTROL the X and Y coordinates provided by the MFB.

Once ADC_CONTROL has finished retrieving the X and Y coordinates, the MFB will compare them with the original X and Y coordinates provided to the emulator, and print a message on the ModelSim console indicating whether the verification result was correct or not.

Procedimiento

Procedure


Quartus II 64-Bit - D:/qdesigns13/SDP/Tarea_4_1/Touch_Control - Touch_Control
File Edit View Project Assignments Processing Tools Window Help
Search altera.com
Touch_Control
Project Navigator
Entity
Cyclone II: EP2C35F672C6
ADC_CONTROL
Hierarchy
Files
Design Units
Tasks
Flow: Compilation
Customize...
Task
Compile Design
Analysis & Synthesis
Edit Settings
View Report
Analysis & Elaboration
Partition Merge
Netlist Viewers
Design Assistant (Post-Mapping)
I/O Assignment Analysis
Early Timing Estimate
Fitter (Place & Route)
Assembler (Generate programming files)
TimeQuest Timing Analysis
EDA Netlist Writer
Program Device (Open Programmer)
ADC_CONTROL.v
// Ricardo Jos Colom Palero
// Fecha: 25/07/2012
module ADC_CONTROL(
iCLK,
iRST_n,
oADC_DIN,
oADC_DCLK,
oADC_CS,
iADC_DOUT,
iADC_BUSY,
iADC_PENIRQ_n,
oTOUCH_IRQ,
oX_COORD,
oY_COORD
//oNEW_COORD,
);
parameter SYSCLK_FRQ = 50000000;
parameter ADC_DCLK_FRQ = 70000;
parameter ADC_DCLK_CNT = SYSCLK_FRQ/(ADC_DCLK_FRQ*2);
parameter DELAY_SCAN = 1250;
// Mod. por Vte. Herrero el valor original es 12500000
input iCLK;
input iRST_n;
input iADC_DOUT;
input iADC_PENIRQ_n;
input iADC_BUSY;
output oADC_DIN;
output oADC_DCLK;
output oADC_CS;
output oTOUCH_IRQ;
All
<<Search>>
Type ID Message
22036 Successfully launched NativeLink simulation (quartus_sh -t "c:/altera/13.0sp1/quartus/common/tcl/internal/nativelink/qnativesim
22036 For messages from NativeLink execution see the NativeLink log file D:/qdesigns13/SDP/Tarea_4_1/Touch_Control_nativelink_simulat
Messages
System (2)
Processing
0%
00:00:00

Para realizar está tarea lo primero es obtener y descomprimir el proyecto Touch_alumno.qar. Una vez abierto el proyecto, hay que realizar el diseño del interface de comunicación serie con el convertidor ADC, utilizando para ello el archivo ADC_CONTROL.v, que ya incluye los puertos entrada y salida del modulo. Cabe recordar que este modulo, siempre debe permanecer como “Top” de la jerarquía del diseño, ya que contiene el diseño que se va a sintetizar sobre la FPGA. Los archivos tb_Touch_Control.v, MFB.v y EMULE_ADC.vo, solo se emplean para la simulación y por tanto no forman parte del diseño como tal, ya que no son archivos sintetizables.

Una vez se haya compilado el diseño sin errores, se puede proceder con la Verificación Funcional. Tal como se ha descrito anteriormente, el proyecto ya está configurado con los parámetros necesarios para realizar la simulación, por tanto no es necesario ajustar nada.

Así que en el menú de Tools, se puede seleccionar la opción de RTL Simulation, para lanzar la simulación con ModelSim así poder verificar el diseño realizado.

The first step for this task is to download and unpack the Touch_alumno.qar project. Once open, the serial communication interface must be designed within the file ADC_CONTROL.v that already contains the module header and the description of input and output ports. This module should always remain selected as the Top module in the design hierarchy, as it contains the design that will be synthesized for the FPGA. The other files (tb_Touch_Control.v, MFB.v, EMULE_ADC.vo) are used only for simulation, they are not part of the design in itself and they do not contain synthesizable code.

Once your design is synthesized without errors, functional verification can be run. As mentioned before, the project is already configured with the appropriate settings so that the simulation can be run directly with no additional adjustments. We can do so just by choosing the RTL Simulation option on the Tools menu to run ModelSim.



Comprobación

Checking your Design



Cuando se lanza la simulación se abre el entorno de ModelSim, que permite comprobar si el diseño funciona correctamente. En esta ventana se puede ver la jerarquía del Testbench en la ventana de la izquierda, que ya se ha explicado anteriormente, y se vera la respuesta de las ondas de las señales del interface con el convertidor ADC, en la ventana de la derecha.

Once the simulation is launched the ModelSim environment opens, which will allow us to check whether the design works correctly. On the left window the testbench hierarchy is shown (it has already been described before), and the waveforms of the signals involved in the converter interface appear in the window on the right.

La simulación se lanza automáticamente, si el diseño funciona correctamente entonces en el terminal de comandos aparecerá el mensaje "Verificación del DUV correcta".

The simulation is run automatically. If the design works correctly, the message "*Verificación del DUV correcta*" will appear on the command terminal.

```
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# Verificación del DUV correcta
# Break in Module tb_Touch_Control at D:/qdesigns13/SDP/Tarea_4_1/tb_Touch_Control.v line 143
# Simulation Breakpoint: Break in Module tb_Touch_Control at D:/qdesigns13/SDP/Tarea_4_1/tb_Touch_Control.v line 143
# MACRO ./Touch_Control_run_msim_rtl_verilog.do PAUSED at line 19

VSIM(paused)>
```

En caso contrario pueden producirse diferentes situaciones, por ejemplo:

a) La simulación no comienza debido a que ModelSim a detectado un error en el código Verilog del ADC_CONTROL, que ha dejado pasar Quartus. Habrá que volver a Quartus y corregirlo, para lanzar la simulación.

b) La simulación comienza sin errores pero nunca se detiene. Esto se debe a que el diseño del ADC_CONTROL, no funciona correctamente, fundamentalmente porque no termina el protocolo de comunicación debido a que las señales del mismo no vuelven a sus valores de reposo.

c) La simulación termina pero nos dice "Error de Transmisión". Esto es debido a que los valores de las coordenadas recibidos no coinciden con los que se han enviado.

Otherwise, there are several possible outcomes:

a) The simulation does not start because ModelSim has detected an error in the ADC_CONTROL Verilog code that has been overlooked by Quartus. We must then go back to Quartus and correct our code.

b) The simulation starts without errors but it does not stop. This could happen if the ADC_CONTROL module does not work properly, in particular if the communication sequence never finishes and the corresponding signals never go back to their idle state values.

c) The simulation ends but it displays the message "*Error de Transmisión*". This means that the received coordinate values do not match the original ones, and again indicates that the ADC_CONTROL design is not completely correct.

Una vez el diseño del ADC_CONTROL funcione correctamente, en simulación inicial, habrá que ampliar el proceso de verificación considerando otros casos. Para ello, hay que modificar el archivo **tb_Touch_Control.v**, para incluir en el proceso de verificación un segundo caso en el que se realicen tres comunicaciones consecutivas de tres datos distintos, sin activaciones intermedias del reset.

Añadir este segundo caso a partir de la línea 137 del archivo **tb_Touch_Control.v**, donde pone literalmente "CASO 2". Utilizar como referencia las lineas empleadas para describir el "CASO 1", sin utilizar la función MFB.reset.

Una vez la verificación sea correcta, se podrá proceder con la siguiente tarea, que consistirá en la Verificación Física del diseño del ADC_CONTROL.

Once the ADC_CONTROL design works correctly for this initial simulation, the verification process must be extended so that it considers other cases. You must modify the **tb_Touch_Control.v** file to include a second verification case where three consecutive communications of three different data are carried out, with no reset activation in between.

Add this second case starting from line 137 in the **tb_Touch_Control.v** file, where it says *"CASO 2"*. As a reference, use the signals that were used to describe the first case *"CASO 1"*, but do not use the MFB.reset function.

Once this verification is correct you can proceed with the next sub-task, that involves physical verification of the ADC_CONTROL design.

Subtarea 2: Visualización del Punto de Contacto de la Pantalla

Sub-Task 2: Displaying the Contact Point



La segunda subtarea de esta práctica consiste en la verificación física del diseño realizado anteriormente. El objetivo es probar el modulo del ADC_CONTROL en la placa DE2-115 utilizando la pantalla táctil de TerAsic. La finalidad es obtener las coordenadas X e Y del punto de toque de la pantalla, mostrándolas en los displays 7-segmentos de la placa DE2-115. Las coordenadas deben mostrarse en hexadecimal utilizando 12 bits para cada coordenada. En la imagen de la pantalla se muestra el valor de las coordenadas para cada esquina.

The second sub-task in this project consists in the physical verification of the previous design. The goal is to test the ADC_CONTROL module on the DE2-115 board using the TerAsic touchscreen. We will obtain the X and Y coordinates of the contact point in the screen and display them on the 7-segment displays of the DE2-115. The coordinates should be displayed with hexadecimal encoding, using 12 bits for each coordinate. The image above shows the coordinate values for each screen corner.



Para la realización de esta subtarea será necesario emplear un convertidor de hexadecimal a 7-segmentos, que realice la trascripción las coordenadas proporcionadas por el ADC_CONTROL a 7-segmentos para poder visualizar su valor en los displays.

Por supuesto, será necesario realizar la asignación de los pines adecuados para conectarse con la pantalla y probar el diseño directamente sobre la placa.

A hexadecimal-to-7-segment converter will be required for this sub-task, that translates the 12-bit coordinates provided by ADC_CONTROL into the control signals to the 7-segment LEDS so that the coordinate values are displayed.

Of course, we will need to add the appropriate pin assignments in order to connect our design to the screen and to the 7-segment displays.

Nombre Puerto	Pin FPGA	Nombre Puerto	Pin FPGA
CLK	Y2	RST_n	M23
ADC_DCLK	AC21	SCEN	AH23
ADC_BUSY	AB21	ADC_PENIRQ_N	AB22
ADC_DIN	Y17	ADC_DOUT	AC15

Nombre Puerto	Pin FPGA	Nombre Puerto	Pin FPGA	Nombre Puerto	Pin FPGA
HEX0[0]	G18	HEX1[0]	M24	HEX2[0]	AA25
HEX0[1]	F22	HEX1[1]	Y22	HEX2[1]	AA26
HEX0[2]	E17	HEX1[2]	W21	HEX2[2]	Y25
HEX0[3]	L26	HEX1[3]	W22	HEX2[3]	W26
HEX0[4]	L25	HEX1[4]	W25	HEX2[4]	Y26
HEX0[5]	J22	HEX1[5]	U23	HEX2[5]	W27
HEX0[6]	H22	HEX1[6]	U24	HEX2[6]	W28
HEX3[0]	V21			HEX4[0]	AB19
HEX3[1]	U21			HEX4[1]	AA19
HEX3[2]	AB20			HEX4[2]	AG21
HEX3[3]	AA21			HEX4[3]	AH21
HEX3[4]	AD24			HEX4[4]	AE19
HEX3[5]	AF23			HEX4[5]	AF19
HEX3[6]	Y19			HEX4[6]	AE18
HEX5[0]	AD18	HEX6[0]	AA17	HEX7[0]	AD17
HEX5[1]	AC18	HEX6[1]	AB16	HEX7[1]	AE17
HEX5[2]	AB18	HEX6[2]	AA16	HEX7[2]	AG17
HEX5[3]	AH19	HEX6[3]	AB17	HEX7[3]	AH17
HEX5[4]	AG19	HEX6[4]	AB15	HEX7[4]	AF17
HEX5[5]	AF18	HEX6[5]	AA15	HEX7[5]	AG18
HEX5[6]	AH18	HEX6[6]	AC17	HEX7[6]	AA14

Verificación Física del Diseño

Physical Verification

Una vez configurada la placa DE2-115 con el diseño de esta sub-tarea, la primera verificación del funcionamiento que instintivamente se suele hacer es poner el dedo sobre la pantalla táctil y comprobar que en los displays 7-segmentos aparecen las coordenadas del punto de toque. Puede que el diseño funcione correctamente o puede que no lo haga, en cualquier caso lo correcto es comprobar el funcionamiento de la comunicación serie visualizando las señales mediante el uso de un Analizador Lógico. En esta ocasión, Quartus dispone entre sus utilidades de un Analizador Lógico denominado SignalTap, que se integra junto con el diseño y permite ver las señales internas de la FPGA.

En el siguiente video se puede ver un ejemplo de uso del SignalTap como herramienta para la captura de las señales.

Once the DE2-115 board has been configured with the design, the first test that one is inclined to make is to put a finger on the touchscreen and check whether the 7-segment displays show the correct contact point coordinates. Maybe the design works correctly. If it does not, then the best approach is to check the operation of the serial communication by observing the corresponding signals using a Logic Analyzer. Among its available tools, Quartus includes a Logic Analyzer called SignalTap that can be integrated with the design and will allow us to display the internal signals of the FPGA.

The following video describes an example of the use of SignalTap as a tool for signal capture.

En nuestro caso, la condición que se utiliza como disparo para capturar la comunicación puede ser el flanco de bajada de ADC_PENIRQ_n, o bien el hecho de que el contador de semiperiodos tome un valor específico, p. ej. 5. Ambos nos permiten obtener una captura como la mostrada en la siguiente imagen:

In our case, the condition triggering the capture of communication signals can be either a falling edge in the ADC_PENIRQ_n signal or the fact that the half-period counter takes a specific value, e.g. 5. Both allow us to obtain a capture such as the one displayed below:



Cómo se puede observar, no solo se han capturado las señales de entrada-salida, sino también el contador que se utiliza para sincronizar la comunicación.

Se debe realizar una captura de las señales similar a ésta, que demuestre el correcto funcionamiento del diseño, para incluirla en la memoria de la tarea. Notar que en la parte superior izquierda de la imagen aparece la fecha y la hora de uso del SignalTap, la cúal debe coincidir con los archivos del proyecto de Quartus entregado.

As can be observed, we haven't captured just the input and output signals, but also the half-period counter used to synchronize the communication sequence.

Take a signal capture such as this one, that shows that your design works correctly, and include it in the project report. Note that the top left corner of the image includes the date and time where the signal capture was obtained by SignalTap. This should match the files in the submitted Quartus project.

En el ejemplo anterior únicamente se puede visualizar un punto de toque. En ocasiones, puede ser interesante poder capturar varios puntos de toque, pero tal como se ha visto, esto implicaría disponer de mucha memoria para almacenar la secuencia. Sin embargo, se puede observar que el tiempo que dura un bit de la transmisión implica muchas muestras, cuando en realidad con un par de ellas es suficiente para saber qué dato se ha recibido o qué está ocurriendo. En el siguiente video, se muestra cómo configurar SignalTap para que no almacene todas las muestras, sino parte de ellas. Como resultado se puede realizar una captura de cientos de puntos de toque utilizando la misma cantidad de memoria.

The example above only allows us to capture the communication for one contact point. In some situations, it could be desirable to be able to capture several contact points, but this would imply using a very large amount of on-chip memory to store the captured signals. Observe however that many samples are taken for each bit transmitted on the serial interface, although just a few of them would be enough to determine which data has been received or what is going on. The following video describes how to configure SignalTap so that not all samples are stored, but only some of them instead. This makes it possible to capture hundreds of touch events using the same amount of on-chip memory.

En la siguiente imagen se muestra la captura de SignalTap con las condiciones indicadas en el video anterior. En este caso se ha detenido la captura, cuando se llevaban 6 o 7 toques, para no alargar el proceso de adquisición.

The following image shows a SignalTap captures under the conditions described in the previous video. In this case, capture has been stopped after 6 or 7 touches, in order not to make the acquisition process too long.



Haciendo un zoom sobre la imagen anterior, se puede observar que lo que se ha conseguido es tener varias capturas del punto de toque, almacenando parte de las muestras de tal manera que las cuentas del contador, parece que únicamente duren un ciclo de del reloj del sistema. Simplemente, no se está guardando toda la información capturada.

Zooming in on the image reveals that the stored information includes just one sample for each count of the half-period counter, so that each count appears to take one system clock cycle. The actual situation is simply that not all captured information is being stored.

Comprobación y Mejora del Diseño

Checking and Upgrading the Design

Una vez comprobada que la comunicación serie es correcta, hay que terminar de verificar el funcionamiento comprobando los valores que se muestran en los displays 7-segmentos. Para ello, habrá que tener en cuenta las siguientes consideraciones:

En primer lugar, los valores de las esquinas de la pantalla difícilmente se pueden alcanzar; es decir, conseguir que se pueda ver en el display la coordenada 12'h000 o 12'hfff, es prácticamente imposible. Fundamentalmente, porque la superficie de toque es muy pequeña en comparación con la resolución de toque de la pantalla y por otro lado por la limitación estructural impuesta por el marco de metacrilato. Por tanto, no debe ser motivo de preocupación si no se alcanzan los valores de coordenadas, teóricamente fijados por el fabricante.

En segundo lugar, puede que se observe, que al mantener el dedo o puntero sobre la pantalla de modo continuo, los valores de coordenadas visualizados, se mantienen estables y aproximadamente correctos, y al arrastrar el dedo por la pantalla, las coordenadas van cambiando de manera adecuada al movimiento. Sin embargo, cuando se deja de tocar la pantalla el último valor visualizado en el display cambia, mostrando una coordenada que no tiene nada que ver con la última posición en la que se encontraba el dedo, puede que la variación solo afecte a una de las coordenadas. Esto es debido a que mientras se tiene el dedo en la pantalla, el convertidor ADC está realizando lec-

Once we have checked that the serial communication is correct, we should finish our verification by checking that the values on the 7-segment displays are correct. To do so, consider the following:

First, the values in the corners are difficult to reach; that is, it is almost impossible to make it so we can see the coordinates 12'h000 or 12'hfff on the display. There are two basic reasons for this: the fact that the touch surface is very small with respect to the screen's touch resolution, and the mechanical limitations imposed by the methacrylate frame. Thus, we should not worry about not being able to reach the extremal coordinate values, which are only really given as theoretical limits by the manufacturer.

Second, it can be observed that, when keeping the finger or pointer on the screen continuously, the displayed coordinate values are stable and approximately correct, and dragging the finger across the screen causes these coordinates to change appropriately according to the movement. However, when one stops touching the screen, the last coordinate value appearing on the display suddenly changes and shows a coordinate value that has nothing to do with the last position where the finger was located (this change may affect both coordinates or just one of them). The reason for this behavior is as follows: while the screen is being touched, the ADC is continuously capturing the finger position, and when the finger is released, it carries out a final capture when the finger is no longer present,

turas de modo continuo de la posición del dedo o puntero, y al soltar la pantalla, aun realiza una última lectura en la que el dedo ya no está tocando la pantalla y por tanto hay una variación del valor resistivo del punto que hace que la coordenada mostrada no sea la correcta. Este pequeño inconveniente se puede solucionar ajustando adecuadamente dos parámetros:

a) El primero de ellos sería la velocidad de la comunicación. La velocidad de comunicación con el convertidor ADC puede estar comprendida entre 10 kbps y 2 Mbps. En el diseño propuesto la velocidad de la comunicación viene fijada por el parámetro ADC_DCLK_CNT, que inicialmente la establecía en un valor de 70 kbps. Variando este parámetro se puede modificar la velocidad de la comunicación para minimizar el efecto anterior. Pero puede que esto no sea suficiente y haya que combinarlo con el ajuste del siguiente parámetro.

b) Establecer un tiempo de pausa o espera entre dos adquisiciones consecutivas del punto de toque de la pantalla. Esto impediría que el convertidor ADC realizase conversiones contínuas. La idea consiste en que cuando se toca la pantalla se realiza una operación de comunicación para adquirir las coordenadas del punto de toque, y no se realizará una nueva comunicación hasta que no transcurran al menos medio segundo, aunque el dedo siga ta-

which causes a variation in the screen that causes the captured coordinate to be invalid. This small inconvenience can be solved by adjusting two parameters appropriately:

a) The first one would be communication speed. The valid speed range is between 10 kbps and 2 Mbps, and the proposed design fixes that speed (using the ADC_DCLK_CNT parameter) to about 70 kbps. Modifying this parameter causes communication speed to change and this can minimize the effect above. However, this may not be enough and we could also require to make the following adjustment.

b) Establishing a delay or wait time between two consecutive acquisitions of the touch position. This would prevent the ADC to make continuous conversions. The idea is that, when the screen is touched, a communication sequence will be executed to acquire the corresponding coordinates, and then no new communication will be made until at least half a second later, even if the screen is still being touched. That way, less position readouts are carried out and the wrong captures are avoided. The disadvantage of this solution is that it implies a small modification of the design so that it incorporates an element that provides a delay of half a second (or, in general, an adjustable value).

cando la pantalla. De este modo, se realizan menos lecturas y se evita las lecturas erróneas. El inconveniente de esta solución es que hay que modificar ligeramente el diseño realizado, para incorporar un elemento que actúe generando una espera de medio segundo o de un valor ajustable.

ABRIR EN UNA VENTANA NUEVA



Para mejorar el diseño y conseguir reducir el número de lecturas del punto de toque, se propone modificar el diseño anteriormente propuesto añadiendo básicamente un contador de módulo 25.000.000 de cuentas, para introducir un retardo de medio segundo entre una lectura del punto de toque y la siguiente. Se puede observar el contador en la parte inferior izquierda del nuevo diagrama de bloques.

La incorporación de este contador implica realizar modificaciones de la máquina de estados que controla todo el funcionamiento del ADC_CONTROL.

En esta ocasión, lo ideal es añadir un estado adicional de espera S4, una vez se haya concluido la comunicación y se hayan obtenido las coordenadas. En este estado S4, la máquina habilita el funcionamiento del contador de módulo 25.000.000 y se mantiene en él hasta que el contador haya llegado al fin de cuenta, de esta forma se consigue que no se vuelva a realizar una comunicación y por tanto una captura de coordenadas, hasta que no hay transcurrido el tiempo de espera de medio segundo establecido por el módulo 25.000.000, del contador.

En el diagrama de bloques se pueden observar las señales de entrada y salida adicionales que necesita la maquina. Además se muestra como queda el diagrama de la máquina de estados, tras la incorporación del nuevo estado.

El parámetro del modulo del contador

As an improvement of the design that reduces the amount of touch position captures, we propose to modify the previous design by adding a counter modulo 25.000.000 that will be used to add a delay of half a second between consecutive readouts. This new counter has been added at the bottom left corner of the new block diagram.

Adding this counter also implies modifications in the finite state machine that controls the operation of the ADC_CONTROL module.

One way to do that is to add an additional wait state S4 once the communication sequence has completed and the coordinates have been retrieved. In this state S4, the machine enables the modulo 25.000.000 counter and keeps it running until the terminal count is reached. This way we prevent new communication sequences, and thus new coordinate captures, to be carried out until the counter finishes counting, which happens half a second after it starts.

The block diagram shows the additional input and output signals for the state machine. We also show how the state diagram looks after the new state is added in the diagram below.

After the design is finished and tested, the counter modulus parameter needs to be adjusted a posteriori in order to choose the most appropriate delay value as it depends on the transmission speed.

deberá ser ajustado, a posteriori, para establecer el retardo más adecuado en función de la velocidad de transmisión.