## Teste 2A de Arquitetura de Computadores 24/06/2021 Duração 2h

<ul> <li>Teste sem consulta e sem esclarecimento de dúvidas</li> </ul>	
--	--

<ul> <li>A de</li> </ul>	tecão d	e fraude	conduz à	reprovação	de todos	os envolvidos
--------------------------	---------	----------	----------	------------	----------	---------------

Nº:	Nome:	
necessári dessas ca		
<b>b)</b> Unid	ade de gestão de memória (MMU).	
<b>c)</b> Siste	ma de interrupções.	
	ue é que as instruções máquina, que permitem de interrupções, apenas podem ser executadas qua	programar a MMU e modificar o comportamento do ando o CPU está em modo sistema?
apresenta repartiçã	adas na pergunta Q1. O sistema operativo suj	m apenas um CPU e todas as características hardware porta múltiplos processos independentes, através da Cada processo P efetua uma computação que, em cada m o estado da computação S de um processo?
a) (	Considere a figura seguinte, em que o bit 35 do e significativo. Preenche os quadrados em branco qu	ocamento dentro da página; al.
	Nº da página virtual	deslocamento

b) Diga qual é o número de entradas da tabela de páginas de cada processo, expresso como uma potência de 2.

c)	A tabela de páginas está em memória. Explique a conveniência da existência de um TLB (Trans Lookaside Buffer) para converter o número da página virtual em nº da página física.					
2	valoros Concidere um cietama informático em que o CDU a MMU e o cietama enerativo, cunertam					

**Q4- 2 valores** Considere um sistema informático em que o CPU, a MMU e o sistema operativo suportam paginação a pedido. Explique o que acontece quando um processo P referencia uma página virtual PV e, na entrada PV da tabela de páginas de P, o bit de validade está a 0.

**Q5-2 valores** Considere um CPU que tem um endereço físico de 36 bits. O sistema tem um nível de cache único e que é comum ao código e aos dados; o tamanho de uma linha da cache é de 128 bytes (2<sup>7</sup> bytes). A cache é associativa por grupos / conjuntos, tendo cada conjunto 8 linhas, e tem a capacidade de 2 Megabytes (2<sup>21</sup> bytes). Preencha, justificando, a figura seguinte, indicando quais são os bits usados:

- para indicar o deslocamento dentro da linha da cache;
- para escolher o conjunto em que poderá estar a linha pretendida;
- para a marca ou tag.

35		0
Marca/"tag"	Seletor do	Deslocamento
ivial ca/ tag	conjunto	na linha

```
Q6-2 valores Considere o seguinte fragmento de programa em C:
#define N 10000
int i, j;
float *mat = malloc( N*N*sizeof(float));
for (i = 0; i < N; i++)
    for (j = 0; j < N; j++)
    mat[ i ] [ j ] = 3.1416;</pre>
```


Suponha que este programa é executado num CPU com um único nível de cache, em que a cache de dados e instruções está separada e cada uma tem 1 Mbyte; cada linha da cache tem 64 bytes. Suponha que, como se acabou de reservar espaço para a matriz mat, nunca houve acesso às posições de memória onde ela está armazenada e que o endereço inicial de mat é um múltiplo de 64; admita ainda que o compilador colocou as variáveis i e j em registos do CPU. Diga, justificando, qual é o *hit rate* na cache de dados durante a execução dos ciclos **for**. Recorde que um *float* ocupa 4 bytes.

**Q7 1.5 valores** Considere a figura seguinte que mostra a interação entre um CPU, um controlador de entrada e saída e uma impressora. O CPU pode ler e escrever em registos dos controladores de entrada / saída através de instruções de **in** e **out** que estão acessíveis num programa em C através das funções:

void outPort( unsigned short int port, unsigned char val); unsigned char inPort( unsigned short int port);

O controlador tem os seguintes registos que estão acessíveis ao CPU:

- TXDATA (endereço 0x3C8, o CPU pode apenas escrever): quando é escrito um byte neste endereço, esses 8 bits são transferidos em paralelo para a impressora.
- STATUS (endereço 0x3C9, o CPU pode apenas ler): indica o estado em que se encontra a transferência entre o registo TXDATA e a impressora. O bit 0 deste registo (TXREADY) estará a 1 se já acabou a transferência do byte anterior e a 0 se a transferência ainda estiver a decorrer. Sempre que o CPU escreve um byte no endereço TXDATA, este bit fica a 0.



Pretende-se que escreva o código de uma função void escreverImpressora( unsigned char val ) que envia um byte para a impressora, usando espera ativa.


```
void escreverImpressora( unsigned char val ){
```

## 08 2.0 valores

Considere a mesma situação descrita na pergunta 7, mas em que ao controlador da porta paralela foi acrescentada a possibilidade de enviar uma interrupção ao CPU, tal como mostra a figura abaixo. O controlador tem um novo registo chamado *IE (InterruptEnable)* no endereço 0x3CA que funciona da seguinte forma:

- quando o CPU quer autorizar o controlador a efetuar interrupções escreve o valor 0xFF no registo IE
- quando o CPU quer impedir que o controlador realize interrupções escreve 0x00 no registo IE

Admita que quando é aplicada energia ao controlador, ele fica com a possibilidade de fazer interrupções desativada.



Suponha que está disponível uma estrutura de dados buffer circular, declarado da seguinte forma typedef struct {

```
unsigned int put;
unsigned int get;
unsigned count;
unsigned char buf[1024];
} bufcirc;
```

e com as seguintes operações definidas:

void bufPut( bufcirc \*bc, unsigned char b); // coloca o byte b na 1a posição

// livre buffer; assume que \*bc não está cheio

Pretende-se que escreva o código da função escreverImpressora( bufcirc \*bc, unsigned char val ) que, em vez de usar espera ativa, usa interrupções. Esta função, coloca o byte val no buffer circular \*bc e retorna sem esperar que a transmissão acabe. Se não houver espaço no buffer, retorna -1. Esta função, em conjunto com a rotina de tratamento de interrupções, deve garantir que, quando há bytes para transmitir, as interrupções da porta paralela estão ligadas; quando não há bytes no buffer para enviar, as interrupções da porta paralela devem estar desligadas.

int escreverImpressora( bufcirc \*bc, unsigned char val ){

Escreva também o código de uma rotina de tratamento de interrupções interruptHandlerImpressora que é invocada sempre que o controlador da porta paralela gera uma interrupção ( isto é quando o bit TXREADY do registo de STATUS está a 1 e o registo IE tem 0xFF). Admita que esta rotina de tratamento de interrupções recebe como parâmetro de entrada o buffer circular que é partilhado com a função escreverImpressora ( ).

```
void interruptHandlerImpressora( bufcirc *bc ){

interrupt_return; // executa a instrução máquina que termina uma rotina de

// tratamento de interrupções
}
```

As duas perguntas seguintes destinam-se a ajudar à avaliação dos trabalhos 3 e 4. Se não está a realizar a avaliação laboratorial este ano, por já ter obtido uma nota laboratorial em ano anterior, não deve responder a estas duas perguntas. Neste caso, nota final será ajustada de acordo com a fórmula: notaObtidaNasQuestões 1 a 8\* 20/16

## Q9-2.0 valores - Sobre o TPC3

```
Considere o código abaixo que implementa as funções void * my malloc( unsigned int size) e
```

```
void * my_malloc( unsigned int size) e
void myFree(void *ptr)
```

como no TPC3. A organização geral do código é a mesma e a única diferença está na função find\_block que agora usa a estratégia worst fit, isto é, vai escolher entre os blocos livres de dimensão maior ou igual a size, aquele que tiver a maior dimensão. Complete o código abaixo para que seja utilizada a estratégia worst fit.

```
#include <stdio.h>
#include <stdlib.h>
#include <sys/types.h>
#include <unistd.h>

#define BLOCK_SIZE sizeof(struct s_block)

typedef struct s_block *t_block;

struct s_block {
    size_t size; // current size of block
    t_block next; // pointer to next block
    int free; // indicates that the block is free (1) or occupied (0)
};

t_block head = NULL; // points to the beginning of the list
t block tail = NULL; // points to the last element of the list
```

```
t block find block(size t size) {
t block extend heap(size t s) {
    t block b = sbrk(BLOCK SIZE+s);
    if (b == (void *)-1)
        return NULL; /* if sbrk fails, return NULL pointer*/
    b \rightarrow size = s;
    b->next = NULL;
    b \rightarrow free = 0;
    if (head==NULL) head = b;
    else tail->next = b;
    tail = b;
    return b; // with metadata
}
void *myMalloc(size_t size) {
void myFree(void *ptr) {
}
```

## Q10 - 2.0 valores - Sobre o TPC4

Considere um simulador de cache semelhante aos usados no TPC4 e Ficha 9. Nesta pergunta vai ser desenvolvido um simulador de forma a que a cache simulada seja uma cache associativa pura, ou seja com apenas um conjunto ou grupo. A cache é unificada, isto é, usada para as instruções e os dados. As únicas operações que aparecem no ficheiro são 'R' e 'W'.

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>
#define HIT 1
#define MISS 0
```

```
#define LINESIZE
#define CACHESIZE (1024 *64)
typedef struct {
 unsigned char valid;
 unsigned int tag;
 // a few more fields, if this was a real cache...
} cacheLine;
typedef struct {
 cacheLine lines[CACHESIZE / LINESIZE];
  int next;
 unsigned int Raccesses;
 unsigned int Waccesses;
 unsigned int misses;
} cache;
cache realCache;
void nextLine( cache *Acache) {
  // TODO: update to the next index in the cache, using a FIFO policy
/* find tag in cache
   returns: line were found or -1 if not found
int findInCache( cache *Acache, unsigned int Atag ) {
}
void addMiss(cache *Acache, unsigned int Atag, char mode) {
  // TODO: update the number of read or write accesses, and misses
  // update the line with the tag and valid "bit"
nextLine(Acache); // update the next index
```

```
void addHit(cache *Acache, char mode) {
  if (mode == 'R')
    Acache->Raccesses++;
  else Acache->Waccesses++;
/** simulates an access using pure associative cache with write-through
 * check if addr is in cache and, if not, update cache,
 * update hit/miss and write counters
**/
void simulateOneStep(cache *theCache, unsigned int addr, unsigned char mode)
    unsigned int tag =
    int cacheLinePosition =
    if (cacheLinePosition < 0)</pre>
           addMiss( theCache, tag, mode);
    else
           addHit( theCache, mode);
}
void simulateAllSteps(FILE *tf) {
    unsigned addr;
    char mode;
    while (fscanf(tf, "%x %c", &addr, &mode) == 2)
        simulateOneStep(&realCache, addr, mode); // simulate
                                                // one cache/memory access
}
int main(int argc, char *argv[]) {
    // código para testar se o número de argumentos está correto omitido
    if ((traceFile = fopen(argv[1], "r")) == NULL) {
        printf("Trace-file '%s' error\n", argv[1]); exit(1);
    memset(&realCache, 0, sizeof(cache));
    simulateAllSteps(traceFile);
    return 0;
}
```