Teste 2A de Arquitetura de Computadores 24/06/2021 Duração 2h

- Teste sem consulta e sem esclarecimento de dúvidas
- A deteção de fraude conduz à reprovação de todos os envolvidos

V º:	۱	۷	(0)	1	η	r	1	(E	2	;	
-------------	---	---	---	---	---	---	---	---	---	---	---	---	---	--

Q1 – 2,0 valores. Para implementar sistemas operativos que suportam múltiplos processos em simultâneo, é necessário que o hardware tenha um certo número de características. Nas alíneas seguintes apresentam-se três dessas características; para cada uma delas, justifique porque é que essa característica é necessária.

a) CPU com dois modos de funcionamento: utilizador e sistema.

Algumas instruções máquinas – chamadas privilegiadas – só podem ser executadas pelo código do sistema operativo (SO). Para garantir isto, o CPU tem dois modos:

- sistema: em que o CPU está quando se executa código do SO
- utilizador: em que o CPU está quando se executa código dos processos do utilizador
- **b)** Unidade de gestão de memória (MMU).

Cada um dos processos tem uma zona de RAM atribuída pelo SO. O SO tem de poder programar a MMU de forma a que, quando o processo P está a ocupar o CPU, não consegue tem acesso à RAM atribuída a outros processos.

c) Sistema de interrupções.

Tem de haver um mecanismo que permita correr código do SO, quando o processo corrente está num ciclo infinito. Essa intervenção pode ocorrer porque o utilizador carrega numa tecla (CONTROL C) ou o relógio hardware envia uma interrupção. O sistema de interrupções também torna mais eficiente a interação com os periféricos.

d) Porque é que as instruções máquina, que permitem programar a MMU e modificar o comportamento do sistema de interrupções, apenas podem ser executadas quando o CPU está em modo sistema?

Se o código de um processo utilizador pudesse executar instruções privilegiadas, esse código poderia interferir na gestão que SO faz os recursos hardware e software

Q2- 2,0 valores. Suponha um sistema computacional com apenas um CPU e todas as características hardware apresentadas na pergunta Q1. O sistema operativo suporta múltiplos processos independentes, através da repartição no tempo do CPU físico pelos vários processos. Cada processo P efetua uma computação que, em cada momento, tem um dado estado S. Que elementos constituem o estado da computação S de um processo?

O estado da computação que está a ser realizada pelo processo P é constituída por:

- Conteúdo dos registos do CPU (PC, registos de uso geral, flags, incluindo a de modo)
- Conteúdo das zonas da RAM que lhe estão atribuídas
- As operações de entrada / saída que estão em curso, registadas na tabela de canais abertos do processo

Q3-2.5 valores Considere uma máquina com 36 bits de endereço virtual e páginas de 64 Kbytes (216 bytes).

- a) Considere a figura seguinte, em que o bit 35 do endereço virtual é mais significativo e o bit 0 o menos significativo. Preenche os quadrados em branco que indicam qual
 - o último bit usado para especificar o deslocamento dentro da página;
 - o primeiro bit do número da página virtual.

35	16	15		0
Nº da página virtual			deslocamento	

b) Diga qual é o número de entradas da tabela de páginas de cada processo, expresso como uma potência de 2.

São 16 bits para o deslocamento e 20 bits para o n^o da página virtual. Assim, o número de entradas da tabela de páginas de um processo é 2^{20} .

c) A tabela de páginas está em memória. Explique a conveniência da existência de um TLB (Translation Lookaside Buffer) para converter o número da página virtual em nº da página física.

Um endereço E é decomposto em (página virtual PV, distância D ao início da página). Se não existisse TLB o acesso ao conteúdo de E exigiria 2 acessos à RAM: o 1º para obter o número da página física PF em que está PV, o 2º para obter o conteúdo do endereço físico (PF, D). Existindo TLB, e estando o par (PV, PF) no TLB a obtenção de PF apenas custa o tempo de consulta do TLB que é muito menor do que o tempo de acesso à RAM.

Q4-2 valores. Considere um sistema informático em que o CPU, a MMU e o sistema operativo suportam paginação a pedido. Explique o que acontece quando um processo P referencia uma página virtual PV e, na entrada PV da tabela de páginas de P, o bit de validade está a 0.

A MMU envia uma interrupção ao CPU assinalando que não consegue converter a página virtual PV numa página física. Isso provoca a execução de uma rotina de tratamento do evento *Page Fault*. Esta rotina começa por analisar se se trata de acesso ilegal ou do acesso a uma página ainda não carregada na RAM.

- No 1º caso vai terminar o processo porque este está a fazer um acesso ilegal
- No 2º caso vai:
 - Obter uma página livre PF na RAM. Se não existir nenhuma, recorre a uma estratégia de substituição
 - Localiza o bloco B no disco em que está a página virtual PV. Programa o controlador do disco para transferir o bloco B para a página PF
 - Quando o controlador termina a transferência, envia uma interrupção ao CPU. A rotina de tratamento que corre nessa ocasião, atualiza a tabela de páginas do processo P Tabela-páginas[PV].bit_de_validade = 1 Tabela-páginas[PV].página_física = PF

Q5-2 valores. Considere um CPU que tem um endereço físico de 36 bits. O sistema tem um nível de cache único e que é comum ao código e aos dados; o tamanho de uma linha da cache é de 128 bytes (2⁷ bytes). A cache é associativa por grupos / conjuntos, tendo cada conjunto 8 linhas, e tem a capacidade de 2 Megabytes (2²¹ bytes). Preencha, justificando, a figura seguinte, indicando quais são os bits usados:

- para indicar o deslocamento dentro da linha da cache;
- para escolher o conjunto em que poderá estar a linha pretendida;
- para a marca ou tag.



Q6- 2 valores Considere o seguinte fragmento de programa em C:
#define N 10000
int i, j;
float *mat = malloc(N*N*sizeof(float));
for (i = 0; i < N; i++)
 for (j = 0; j < N; j++)
 mat[i] [j] = 3.1416;</pre>

Suponha que este programa é executado num CPU com um único nível de cache, em que a cache de dados e instruções está separada e cada uma tem 1 Mbyte; cada linha da cache tem 64 bytes. Suponha que, como se acabou de reservar espaço para a matriz mat, nunca houve acesso às posições de memória onde ela está armazenada e que o endereço inicial de mat é um múltiplo de 64; admita ainda que o compilador colocou as variáveis i e j em registos do CPU. Diga, justificando, qual é o *hit rate* na cache de dados durante a execução dos ciclos **for**. Recorde que um *float* ocupa 4 bytes.

Considerando apenas o acesso à matriz mat

- cada linha da cache contém 16 floats
- O acesso é sequencial com passo 1, pelo que
 - o Para um miss, que ocorre de 16 em 16 acessos, e que traz uma linha inteira para a cache
 - o Há 15 hits, em que se encontra o elemento pretendido na linha acabada de trazer


Logo, o hit rate é 15 / 16

Q7 1.5 valores Considere a figura seguinte que mostra a interação entre um CPU, um controlador de entrada e saída e uma impressora. O CPU pode ler e escrever em registos dos controladores de entrada / saída através de instruções de **in** e **out** que estão acessíveis num programa em C através das funções:

void outPort(unsigned short int port, unsigned char val);
unsigned char inPort(unsigned short int port);

O controlador tem os seguintes registos que estão acessíveis ao CPU:

- TXDATA (endereço 0x3C8, o CPU pode apenas escrever): quando é escrito um byte neste endereço, esses 8 bits são transferidos em paralelo para a impressora.
- STATUS (endereço 0x3C9, o CPU pode apenas ler): indica o estado em que se encontra a transferência entre o registo TXDATA e a impressora. O bit 0 deste registo (TXREADY) estará a 1 se já acabou a transferência do byte anterior e a 0 se a transferência ainda estiver a decorrer. Sempre que o CPU escreve um byte no endereço TXDATA, este bit fica a 0.



Pretende-se que escreva o código de uma função void escreverImpressora (unsigned char val) que envia um byte para a impressora, usando espera ativa.


```
void escreverImpressora( unsigned char val ){
    while (inPort( STATUS ) & 0x01) == 0 ) {
        ; // espera
    }
    outPort( TXDATA, val );
}
```

Q8 2.0 valores

Considere a mesma situação descrita na pergunta 7, mas em que ao controlador da porta paralela foi acrescentada a possibilidade de enviar uma interrupção ao CPU, tal como mostra a figura abaixo. O controlador tem um novo registo chamado *IE (InterruptEnable)* no endereço 0x3CA que funciona da seguinte forma:

- quando o CPU quer autorizar o controlador a efetuar interrupções escreve o valor 0xFF no registo IE
- quando o CPU quer impedir que o controlador realize interrupções escreve 0x00 no registo IE

Admita que quando é aplicada energia ao controlador, ele fica com a possibilidade de fazer interrupções desativada.



Suponha que está disponível uma estrutura de dados buffer circular, declarado da seguinte forma typedef struct {

```
unsigned int put;
unsigned int get;
unsigned count;
unsigned char buf[1024];
} bufcirc;
e com as seguintes operações definidas:
int bufFull( bufcirc *b); // retore
```

Pretende-se que escreva o código da função escreverImpressora(bufcirc *bc, unsigned char val) que, em vez de usar espera ativa, usa interrupções. Esta função, coloca o byte val no buffer circular *bc e retorna sem esperar que a transmissão acabe. Se não houver espaço no buffer, retorna -1. Esta função, em conjunto com a rotina de tratamento de interrupções, deve garantir que, quando há bytes para transmitir, as interrupções da porta paralela estão ligadas; quando não há bytes no buffer para enviar, as interrupções da porta paralela devem estar desligadas.

Escreva também o código de uma rotina de tratamento de interrupções interruptHandlerImpressora que é invocada sempre que o controlador da porta paralela gera uma interrupção (isto é quando o bit TXREADY do registo de STATUS está a 1 e o registo IE tem 0xFF). Admita que esta rotina de tratamento de interrupções recebe como parâmetro de entrada o buffer circular que é partilhado com a função escreverImpressora ().

```
void interruptHandlerImpressora( bufcirc *bc ){

unsigned char temp = bufGet( bc );
outPort( TXDATA, temp );
if (bufEmpty(bc) ) {
outPort( IE, 0x00 ); // desliga as interrupções
}

interrupt_return; // executa a instrução máquina que termina uma rotina de
// tratamento de interrupções
}
```

As duas perguntas seguintes destinam-se a ajudar à avaliação dos trabalhos 3 e 4. Se não está a realizar a avaliação laboratorial este ano, por já ter obtido uma nota laboratorial em ano anterior, não deve responder a estas duas perguntas. Neste caso, nota final será ajustada de acordo com a fórmula: notaObtidaNasQuestões_1_a_8* 20/16

Q9- 2.0 valores - Sobre o TPC3

```
Considere o código abaixo que implementa as funções
    void * my_malloc( unsigned int size) e
    void myFree(void *ptr)
```

como no TPC3. A organização geral do código é a mesma e a única diferença está na função find_block que agora usa a estratégia worst fit, isto é, vai escolher entre os blocos livres de dimensão maior ou igual a size, aquele que tiver a maior dimensão. Complete o código abaixo para que seja utilizada a estratégia worst fit.

```
#include <stdio.h>
#include <stdlib.h>
#include <sys/types.h>
#include <unistd.h>

#define BLOCK_SIZE sizeof(struct s_block)

typedef struct s_block *t_block;

struct s_block {
    size_t size; // current size of block
    t_block next; // pointer to next block
    int free; // indicates that the block is free (1) or occupied (0)
};

t_block head = NULL; // points to the beginning of the list
t block tail = NULL; // points to the last element of the list
```

```
t block find block(size t size) {
   t_block bigger = NULL;
   t block temp = header;
   while (temp!= NULL) {
       if (bigger == NULL)
          if((temp->free) && (temp->size > size))
              bigger = temp;
          if((temp->free) && (temp->size > bigger-> size))
              bigger = temp;
      temp = temp-> next;
   return bigger;
t block extend heap(size t s) {
     t block b = sbrk(BLOCK SIZE+s);
    if (b == (void *)-1)
         return NULL; /* if sbrk fails, return NULL pointer*/
    b->size = s;
    b->next = NULL;
    b->free = 0;
    if (head==NULL) head = b;
    else tail->next = b;
    tail = b;
    return b; // with metadata
}
void *myMalloc(size t size) {
      t block temp = findBlock( size );
      if (temp == NULL)
          temp = extend_heap( size );
          if ( temp == NULL )
             return NULL; // não há memória disponível
          temp->free = 0; // find block não altera este campo
    temp = temp ++;
    return temp;
void myFree(void *ptr) {
 t block temp = ptr;
 temp --;
 temp->free = 1;
```

Q10 - 2.0 valores - Sobre o TPC4

}

Considere um simulador de cache semelhante aos usados no TPC4 e Ficha 9. Nesta pergunta vai ser desenvolvido um simulador de forma a que a cache simulada seja uma cache associativa pura, ou seja com apenas um conjunto ou grupo. A cache é unificada, isto é, usada para as instruções e os dados. As únicas operações que aparecem no ficheiro são 'R' e 'W'.

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>
```

```
#define HIT 1
#define MISS 0
                     64
#define LINESIZE
#define CACHESIZE (1024 *64)
typedef struct {
  unsigned char valid;
  unsigned int tag;
  // a few more fields, if this was a real cache...
} cacheLine;
typedef struct {
  cacheLine lines[CACHESIZE / LINESIZE];
  int next;
  unsigned int Raccesses;
  unsigned int Waccesses;
  unsigned int misses;
} cache;
cache realCache;
void nextLine( cache *Acache) {
  // TODO: update to the next index in the cache, using a FIFO policy
  int noLines = CACHESIZE / LINESIZE;
  nx = Acache->next;
  nx = (nx + 1) \% noLines;
  Acache->next = nx;
/* find tag in cache
   returns: line were found or -1 if not found
int findInCache( cache *Acache, unsigned int Atag ) {
   int noLines = CACHESIZE / LINESIZE;
   int idx = 0;
   while ((idx < noLines) &&!( Acache.lines[ idx ].valid && Acache.lines[ idx ].tag==Atag))
  if (idx == noLlnes)
    return -1;
   else
    return idx:
}
void addMiss(cache *Acache, unsigned int Atag, char mode) {
  // TODO: update the number of read or write accesses, and misses
  // update the line with the tag and valid "bit"
  Acache->misses++:
  If (mode == 'W')
    Acache -> Waccesses++;
  else
    Acache -> Raccesses++;
  Acache.line[Acache->next].valid = 1:
  Acache.line[Acache->next].tag = Atag;
 nextLine(Acache); // update the next index
```

```
void addHit(cache *Acache, char mode) {
  if (mode == 'R')
    Acache->Raccesses++;
  else Acache->Waccesses++;
/** simulates an access using pure associative cache with write-through
 * check if addr is in cache and, if not, update cache,
 * update hit/miss and write counters
 **/
void simulateOneStep(cache *theCache, unsigned int addr, unsigned char mode)
    unsigned int tag = addr / LINESIZE;
    int cacheLinePosition = findInCache( theCache, tag ) ;
    if (cacheLinePosition < 0)</pre>
          addMiss( theCache, tag, mode);
    else
           addHit( theCache, mode);
}
void simulateAllSteps(FILE *tf) {
    unsigned addr;
    char mode;
    while (fscanf(tf, "%x %c", &addr, &mode) == 2)
        simulateOneStep(&realCache, addr, mode); // simulate
                                                // one cache/memory access
}
int main(int argc, char *argv[]) {
    // código para testar se o número de argumentos está correto omitido
    if ((traceFile = fopen(argv[1], "r")) == NULL) {
       printf("Trace-file '%s' error\n", argv[1]); exit(1);
    }
    memset(&realCache, 0, sizeof(cache));
    simulateAllSteps(traceFile);
    return 0;
}
```