

# DEPARTAMENTO DE ENGENHARIA ELETROTÉCNICA E DE COMPUTADORES

Mestrado em Engenharia Eletrotécnica e de Computadores

# Laboratório 1

## Co-design e Sistemas Reconfiguráveis

Alunos:
João Pedro Antunes - **70380**Júlio Lopes- **70512**Marco Romao - **71348** 

Docentes:
Aniko Costa
Filipe Moutinho

# Conteúdo

1	$\mathbf{Intr}$	odução	1
	1.1	Contextualização	1
	1.2	Objetivos	1
2	Aná	lise Teórica	2
	2.1	Redes de Petri	2
	2.2	Execução síncrona vs. GALS	
	2.3	Implementação em FPGA e Arduino	
	2.0	Implementação em 11 Gri e rirdano	
3		es de Petri	4
	3.1	IOPT-Tools	4
		3.1.1 Rede de Petri - Tapete Singular	4
		3.1.2 Rede de Petri - Modelo Completo	5
		3.1.3 Rede de Petri - Fusion set	6
		3.1.4 Rede de Petri - Node set	7
	3.2	Simulação e Análise	7
		3.2.1 Simulação com token-player	7
		3.2.2 Simulação temporal	7
		3.2.3 Geração e análise do espaço de estados	7
4	Imr	ementação em FPGA	8
*	4.1	Geração do código VHDL	8
	4.1		8
		Deployment na FPGA	
	4.3	Configuração de entradas/saídas	8
	4.4	Testes experimentais	8
	4.5	Comparação com resultados de simulação	8
5	Imp	ementação em Arduino	9
	5.1	Geração do código C	9
	5.2	Deployment no Arduino	9
	5.3	Configuração do ambiente	9
	5.4	Testes	9
	5.5	Comparação com simulação e implementação FPGA	9
6	Con	rolador Distribuído em regime Síncrono	10
•	6.1	Identificação do conjunto de corte (cutting set)	10
	6.2	Decomposição usando SPLIT	10
	6.2	Modelo com canais síncronos	10
	6.4		10
	$6.4 \\ 6.5$	Simulação e validação	
			10
	6.6	Simulação e Análise	10
		6.6.1 Simulação com token-player	10
		6.6.2 Simulação temporal	10
		6.6.3 Geração e análise do espaço de estados	10

	6.7	Decomposição GALS - três controladores separados	10			
7	Imp	lementação em FPGA - Distribuição Síncrona	11			
	7.1	Geração do código VHDL	11			
	7.2	Interconexão dos componentes	11			
		7.2.1 Implementação do módulo de atraso pseudo-aleatório	11			
		7.2.2 LFSR - conceito e implementação	11			
		7.2.3 Integração dos atrasos nas comunicações	11			
	7.3	Deployment na FPGA	11			
	7.4	Testes e análise de resultados				
8	Buffers de Capacidade Finita 1					
	8.1	Modificação do modelo para múltiplas peças (máximo 3)				
	8.2	Interconexão dos componentes				
	8.3	Módulo de visualização do número de objetos				
	8.4	Simulação e validação	12			
	8.5	Implementação centralizada em FPGA				
	8.6	Análise de resultados	12			
Ω	D:a4	ribuído com Buffers (Síncrono)	13			
9		,	13			
	9.1	Aplicação dos procedimentos do capítulo 06 ao modelo do capítulo 08				
	9.2	Decomposição e implementação distribuída	13			
	9.3	Execução síncrona global	13			
	9.4	restes e ananse	13			
10	Distribuído com Buffers (Assíncrono)					
		Aplicação dos procedimentos do capítulo 07 ao modelo do capítulo 08	14			
		Comunicações não-instantâneas com buffers	14			
		Deployment e testes	14			
	10.4	Análise comparativa	14			
11	Comparação de abordagens					
	11.1	Centralizado vs Distribuído	15			
	11.2	Síncrono vs Assíncrono	15			
	11.3	Impacto dos atrasos de comunicação	15			
	11.4	Vantagens e desvantagens de cada abordagem	15			
		Análise de escalabilidade	15			
<b>12</b>	Con	clusões	16			
	12.1	Resultados alcançados	16			
		Dificuldades encontradas e soluções adotadas	16			
		Trabalho futuro	16			

### 1 Introdução

#### 1.1 Contextualização

Este trabalho insere-se no âmbito da unidade curricular de Co-design e Sistemas Reconfiguráveis, focando-se no desenvolvimento e implementação de controladores para sistemas de automação industrial. O caso de estudo considerado é um sistema de produção composto por 3 células em cascata, onde cada célula integra um braço de robô e um tapete rolante.

A complexidade destes sistemas justifica a utilização de metodologias formais de modelação e verificação, permitindo validar o comportamento do controlador antes da sua implementação física. Adicionalmente, a possibilidade de implementar o controlador de forma centralizada ou distribuída oferece diferentes trade-offs entre complexidade de implementação, desempenho e escalabilidade do sistema.

#### 1.2 Objetivos

O presente trabalho tem como objetivo principal o desenvolvimento completo de um controlador para um sistema de automação com três células em cascata (N=3), desde a fase de modelação até à implementação física em hardware reconfigurável.

Os objetivos específicos incluem:

- Modelar o comportamento do sistema utilizando redes de Petri Input-Output Place-Transition (IOPT), explorando as capacidades de composição modular através de operações de adição e fusão de redes;
- Validar e analisar o modelo através de simulação e análise do espaço de estados, verificando propriedades comportamentais críticas do sistema;
- Implementar o controlador em plataformas de hardware distintas (FPGA e Arduino), avaliando a abordagem centralizada de controlo;
- Desenvolver uma arquitetura de controlo distribuído através da decomposição do modelo global, explorando paradigmas de execução síncrona e GALS (Globally Asynchronous Locally Synchronous);
- Analisar o impacto de comunicações não-instantâneas entre controladores distribuídos, introduzindo atrasos pseudo-aleatórios;
- Estender o modelo para suportar buffers de capacidade finita superior a uma unidade, aumentando a flexibilidade do sistema;
- Comparar as diferentes abordagens de implementação, avaliando vantagens, desvantagens e adequação a diferentes contextos aplicacionais.

#### 2 Análise Teórica

#### 2.1 Redes de Petri

As redes de Petri constituem uma ferramenta formal de modelação adequada para sistemas concorrentes e distribuídos. Uma rede de Petri é definida por uma quádrupla  $PN = (P, T, F, M_0)$ , onde P representa lugares, T transições, F arcos direcionados, e  $M_0$  a marcação inicial. A dinâmica baseia-se no disparo de transições, que removem tokens dos lugares de entrada e adicionam aos de saída.

Redes IOPT (Input-Output Place-Transition) estendem as redes clássicas com capacidade de interagir com o ambiente através de:

- Eventos de entrada associados a sinais externos (sensores);
- Sinais de saída para controlo de atuadores;
- Guardas e prioridades para resolução de conflitos;
- Semântica temporal para modelar delays.

Redes de Petri Coloridas permitem representar de forma compacta sistemas com estrutura repetitiva. Os tokens possuem "cores" (tipos de dados), permitindo que um único modelo represente múltiplas instâncias de subsistemas idênticos. No sistema estudado, tokens  $\langle 1 \rangle$ ,  $\langle 2 \rangle$  e  $\langle 3 \rangle$  identificam cada célula.

Composição Modular: A construção de sistemas complexos utiliza operações de:

- Merge Nets: união de múltiplas redes mantendo nós distintos;
- Fusion Sets: identificação de nós a fundir criando sincronização;
- Net Addition: combinação de merge e fusão num modelo integrado.

#### 2.2 Execução síncrona vs. GALS

Em contexto síncrono, todos os componentes operam com um relógio global comum. Oferece simplicidade de design e determinismo, mas apresenta limitações de escalabilidade, consumo energético elevado (relógio sempre ativo) e dificuldades na distribuição do sinal de relógio (clock skew) em sistemas grandes.

Já num paradigma GALS, este divide o sistema em domínios síncronos locais que comunicam assincronamente. Cada domínio opera com relógio independente, comunicando através de protocolos de handshaking ou FIFOs assíncronas.

Vantagens do GALS incluem escalabilidade, modularidade, eficiência energética e tolerância a falhas. As desvantagens são a maior complexidade de interface, latência variável na comunicação e necessidade de tratamento de metastabilidade nas fronteiras entre domínios.

#### 2.3 Implementação em FPGA e Arduino

Utilizar-se-á uma **FPGA** (**Field-Programmable Gate Array**). A descrição do sistema é feita em VHDL, uma linguagem de descrição de hardware que permite especificar comportamento concorrente. Recorrer-se-á também a um microcontrolador **Arduino**.

A framework IOPT-Tools permite geração automática de código VHDL para FPGA e código C para Arduino, facilitando a comparação entre as duas abordagens de implementação.

Critério	FPGA	Arduino
Paralelismo	Hardware real	Software (sequencial)
Tempo de resposta	ns	ms

Tabela 1: Comparação entre plataformas FPGA e Arduino

## 3 Redes de Petri

#### 3.1 IOPT-Tools

#### 3.1.1 Rede de Petri - Tapete Singular






Figura 1: Rede de Petri - Tapete Singular

#### 3.1.2 Rede de Petri - Modelo Completo




Figura 2: Rede de Petri - Modelo Completo

#### 3.1.3 Rede de Petri - Fusion set




Figura 3: Rede de Petri - Fusion set

#### 3.1.4 Rede de Petri - Node set




Figura 4: Rede de Petri - Node set

#### 3.2 Simulação e Análise

- 3.2.1 Simulação com token-player
- 3.2.2 Simulação temporal
- 3.2.3 Geração e análise do espaço de estados

# 4 Implementação em FPGA

- 4.1 Geração do código VHDL
- 4.2 Deployment na FPGA
- 4.3 Configuração de entradas/saídas
- 4.4 Testes experimentais
- 4.5 Comparação com resultados de simulação

# 5 Implementação em Arduino

- 5.1 Geração do código C
- 5.2 Deployment no Arduino
- 5.3 Configuração do ambiente
- 5.4 Testes
- 5.5 Comparação com simulação e implementação FPGA

### 6 Controlador Distribuído em regime Síncrono

- 6.1 Identificação do conjunto de corte (cutting set)
- 6.2 Decomposição usando SPLIT
- 6.3 Modelo com canais síncronos
- 6.4 Simulação e validação
- 6.5 Modelo com canais assíncronos
- 6.6 Simulação e Análise
- 6.6.1 Simulação com token-player
- 6.6.2 Simulação temporal
- 6.6.3 Geração e análise do espaço de estados
- 6.7 Decomposição GALS três controladores separados

# 7 Implementação em FPGA - Distribuição Síncrona

- 7.1 Geração do código VHDL
- 7.2 Interconexão dos componentes
- 7.2.1 Implementação do módulo de atraso pseudo-aleatório
- 7.2.2 LFSR conceito e implementação
- 7.2.3 Integração dos atrasos nas comunicações
- 7.3 Deployment na FPGA
- 7.4 Testes e análise de resultados

- 8 Buffers de Capacidade Finita
- 8.1 Modificação do modelo para múltiplas peças (máximo 3)
- 8.2 Interconexão dos componentes
- 8.3 Módulo de visualização do número de objetos
- 8.4 Simulação e validação
- 8.5 Implementação centralizada em FPGA
- 8.6 Análise de resultados

- 9 Distribuído com Buffers (Síncrono)
- 9.1 Aplicação dos procedimentos do capítulo 06 ao modelo do capítulo 08
- 9.2 Decomposição e implementação distribuída
- 9.3 Execução síncrona global
- 9.4 Testes e análise

- 10 Distribuído com Buffers (Assíncrono)
- 10.1 Aplicação dos procedimentos do capítulo 07 ao modelo do capítulo 08
- 10.2 Comunicações não-instantâneas com buffers
- 10.3 Deployment e testes
- 10.4 Análise comparativa

- 11 Comparação de abordagens
- 11.1 Centralizado vs Distribuído
- 11.2 Síncrono vs Assíncrono
- 11.3 Impacto dos atrasos de comunicação
- 11.4 Vantagens e desvantagens de cada abordagem
- 11.5 Análise de escalabilidade

12 CONCLUSÕES 16

- 12 Conclusões
- 12.1 Resultados alcançados
- 12.2 Dificuldades encontradas e soluções adotadas
- 12.3 Trabalho futuro

REFERÊNCIAS 17

#### Referências

[1] Lao Tzu. Tao Te Ching. Penguin Classics. Penguin Books, London, reprint edition edition, 1986. ISBN 9780140441314. D. C. Lau Translation.

- [2] Behzad Razavi. *RF Microelectronics*. Communications Engineering and Emerging Technologies Series. Prentice Hall, 2nd edition, 2012. ISBN 9780137134733.
- [3] Manuel Medeiros da Silva. *Introdução aos Circuitos Eléctricos e Electrónicos*. Fundação Calouste Gulbenkian, December 2001. ISBN 9789723106961.
- [4] Manuel de Medeiros Silva. Circuitos com Transistores Bipolares e MOS. Fundação Calouste Gulbenkian, December 2003. ISBN 9789723108408.