Síntese de Hardware 1

Edson Midorikawa

PCS3225 2º Semestre de 2023

Projeto do Contador 1

Descrição Textual

Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de **iniciar**, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:

entrada: 101011100001011 (15 bits),

saída: 8


• Especificação

Descrição RTL:

```
while (1) {
       while(Start == 0);
2
       Done = 0;
3
       Data = Input;
       Ocount = 0;
5
       Mask = 1;
6
       while (Data > 0) {
7
           Temp = Data & Mask;
8
           Ocount = Ocount + Temp;
           Data >>= 1;
10
11
       Output = Ocount;
12
       Done = 1;
13
```

Projeto do Contador 1

• Especificação (CDFG)



Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

entrada: 101011100001011 (15 bits),

saída: 8

```
Resolva o seguinte problema:
```

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:

entrada: 101011100001011 (15 bits),

saída: 8

```
Descrição RTL:
  while (1) {
       while (Start == 0);
       \mathsf{Done} \, = \, 0 \, ;
       Data = Input;
       Ocount = 0;
       Mask = 1;
       while (Data > 0) {
            Temp = Data & Mask;
            Ocount = Ocount + Temp;
            Data >>= 1;
10
       Output = Ocount;
12
13
       Done = 1;
14
```

• Especificação (FSMD)

Start = 1

S1

Done = 0; Data = Input

S2

Ocount = 0

Mask = 1

Temp = Data AND Mask

Data ≠ 0

Data ≠ 0

Data = Data >> 1

Data = 0

Done = 1; Output = Ocount

Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de **iniciar**, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo: entrada: 101011100001011 (15 bits), saída: 8

```
Descrição RTL:
  while(1) {
       while (Start == 0);
       Done = 0;
       Data = Input;
       Ocount = 0;
       \mathsf{Mask} = 1;
       while (Data > 0) {
           Temp = Data & Mask;
           Ocount = Ocount + Temp;
           Data >>= 1;
10
       Output = Ocount;
12
       Done = 1;
13
```

Projeto do Contador 1

• Projeto Customizado (custom design)

Descrição RTL simplificada:

```
while(1) {
       while (Start == 0);
2
       Done = 0;
3
       Data = Input;
4
       Ocount = 0:
5
       while (Data > 0) {
6
            if (bit menos significativo de Data == 1)
7
                Ocount = Ocount + 1;
8
            Data >>= 1;
9
10
       Output = Ocount;
11
       Done = 1:
12
                           Usamos apenas 2 variáveis!
13
```

Resolva o seguinte problema:

Há uma entrada de *n* bits. Ao receber um sinal de **iniciar**, seu módulo conta quantos 1s existem na entrada de *n* bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:

entrada: 101011100001011 (15 bits),

saída: 8


```
Descrição RTL:

| while (1) {
| while (Start == 0);
| Done = 0;
| Data = Input;
| Ocount = 0;
| Mask = 1;
| while (Data > 0) {
| Temp = Data & Mask;
| Ocount = Ocount + Temp;
| Data >>= 1;
| Output = Ocount;
| Done = 1;
| Done = 1;
```

Projeto Customizado (custom design)diagrama ASM

```
Descrição RTL simplificada:


| while (1) {
| while (Start == 0);
| Done = 0;
| Data = Input;
| Ocount = 0;
| while (Data > 0) {
| if (bit menos significativo de Data == 1) |
| Ocount = Ocount + 1;
| Data >>= 1;
| Output = Ocount;
| Done = 1;
| One = 1;
```



Projeto do Contador 1

- Projeto Customizado (custom design)
 componentes do Fluxo de Dados
- 1. Contador de 4 bits

2. Registrador deslocador de 15 bits



Projeto Customizado (custom design)

- componentes do Fluxo de Dados

1. Contador de 4 bits

PCS3225 - Sistemas Digitais II Exercício da Aula 9 - Componentes RTL Edson Midorikawa Data: 18/09/2023

```
entity contador4 is
    port (
        clock : in bit;
        zera : in bit;
        conta : in bit;
        Q : out bit_vector(3 downto 0);
        fim : out bit
    );
end entity contador4;
```

```
entity deslocador15 is
    port (
        clock : in bit;
        limpa : in bit;
        carrega : in bit;
        desloca : in bit;
        entrada : in bit;
        dados : in bit_vector (14 downto 0);
        saida : out bit_vector (14 downto 0)
    );
end entity deslocador15;
```

2. Registrador deslocador de 15 bits

Projeto do Contador 1

PCS3225 - Sistemas Digitais II Exercício da Aula 9 - Componentes RTL Edson Midorikawa Data: 18/09/2023


• Projeto Customizado (*custom*

- componentes do Fluxo de Da

1. Contador de 4 bits




2. Registrador deslocador de 15 bits



DICA: descrição estrutural no Capítulo 9 do "Free Range VHDL"

- Projeto Customizado (custom design)
 - componentes do Fluxo de Dados



Projeto do Contador 1


Projeto Customizado 1
 entidade do Fluxo 2
 de Dados 3

```
entity onescounter fd
     port
2
       clock
                    in
                         bit;
                         bit:
       reset
                    in
                         bit vector(14 downto 0);
       inport
                    in
5
                         bit:
       zera
                    in
                         bit:
       conta
                    in
                         bit:
       carrega
8
       desloca
                         bit:
                         bit vector(3 downto 0);
       outport
10
       data0
                         bit:
                  : out
11
       zero
                         bit
                    out
13
  end entity;
14
15
```

Projeto Customizado (custom design)
testes das variáveis de condição

Data_{lsb}: bit menos significativo de Data


Data>0 : indica se tem mais bits 1




Projeto do Contador 1

• Projeto Customizado (custom design)


- unidade de controle





DICA: Máquinas de estado em VHDL https://balbertini.github.io/vhdl_fsm-pt_BR.html

• Projeto Customizado (custom design) entity onescounter_uc is - unidade de controle em VHDL port (clock bit: reset bit: bit: start data0 bit; bit: zero in bit: zera out bit: conta : out data0 = 1bit; carrega out desloca bit: data0 = 011 out done : out bit 12); 13 end entity;



- Projeto Customizado (custom design)
 - Sistema Digital (FD+UC)

```
entity onescounter is
                           port (
                       2
                             clock
                                     : in
                                            bit:
Entidade
                                     : in
                                            bit:
                             reset
VHDL
                             start
                                     : in
                                            bit;
                                            bit vector(14 downto 0);
                             inport : in
                             outport : out bit vector(3 downto 0);
                                   : out bit
                             done
                           );
                        end entity;
```

- Projeto Customizado (custom design)
 - Verificação por simulação
- Casos de teste (alternativas?)

```
entity onescounter_tb is
end entity;


architecture arch of onescounter_tb is

component onescounter is port (...); end component;

constant clocktime : time := 10 ns;
signal clk, rst, simulando: bit := '0';
signal st, don: bit;
signal inp : bit_vector(14 downto 0);
signal otp : bit_vector(3 downto 0);
...
```

- Projeto Customizado (custom design)
 - Verificação por simulação





- Projeto Customizado (custom design)
 - Verificação por simulação
- Casos de teste (alternativas?)
 - Subconjunto do domínio da entrada (quantos são suficientes?)
 - Teste exaustivo (qual é o tamanho?)
- Alternativas de implementação
 - a) Formas de onda e/ou Assert/Report
 - b) Programático, Vetor de teste ou Arquivo de dados

- Projeto Customizado (custom design)
 - Verificação por simulação (caso 000100010111101, 7 bits 1)

