

Síntese de Hardware 1

Edson Midorikawa

PCS3225

2º Semestre de 2023

Projeto do Contador 1

- Descrição Textual

Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de **iniciar**, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:

entrada: 101011100001011 (15 *bits*),

saída: 8

Projeto do Contador 1

- Especificação

Descrição RTL:

```
1 while(1) {  
2     while(Start == 0);  
3     Done = 0;  
4     Data = Input;  
5     Ocount = 0;  
6     Mask = 1;  
7     while(Data > 0) {  
8         Temp = Data & Mask;  
9         Ocount = Ocount + Temp;  
10        Data >>= 1;  
11    }  
12    Output = Ocount;  
13    Done = 1;  
14 }
```


Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:
entrada: 101011100001011 (15 bits),
saída: 8

Projeto do Contador 1

- Especificação (CDFG)



Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.


Exemplo:
entrada: 101011100001011 (15 bits),
saída: 8

Descrição RTL:

```
1 while(1) {  
2     while(Start == 0);  
3     Done = 0;  
4     Data = Input;  
5     Ocount = 0;  
6     Mask = 1;  
7     while(Data > 0) {  
8         Temp = Data & Mask;  
9         Ocount = Ocount + Temp;  
10        Data >>= 1;  
11    }  
12    Output = Ocount;  
13    Done = 1;  
14 }
```

Projeto do Contador 1

- Especificação (FSMD)



Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:
 entrada: 101011100001011 (15 bits),
 saída: 8

Descrição RTL:

```

1 while(1) {
2     while(Start == 0);
3     Done = 0;
4     Data = Input;
5     Ocount = 0;
6     Mask = 1;
7     while(Data > 0) {
8         Temp = Data & Mask;
9         Ocount = Ocount + Temp;
10        Data >>= 1;
11    }
12    Output = Ocount;
13    Done = 1;
14 }
    
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)

Descrição RTL simplificada:

```

1 while(1) {
2     while(Start == 0);
3     Done = 0;
4     Data = Input;
5     Ocount = 0;
6     while(Data > 0) {
7         if(bit menos significativo de Data == 1)
8             Ocount = Ocount + 1;
9         Data >>= 1;
10    }
11    Output = Ocount;
12    Done = 1;
13 }
    
```

Usamos apenas 2 variáveis!

Resolva o seguinte problema:

Há uma entrada de n bits. Ao receber um sinal de iniciar, seu módulo conta quantos 1s existem na entrada de n bits e produz na saída um inteiro correspondente a esta contagem.

Exemplo:
 entrada: 101011100001011 (15 bits),
 saída: 8



Descrição RTL:

```

1 while(1) {
2     while(Start == 0);
3     Done = 0;
4     Data = Input;
5     Ocount = 0;
6     Mask = 1;
7     while(Data > 0) {
8         Temp = Data & Mask;
9         Ocount = Ocount + Temp;
10        Data >>= 1;
11    }
12    Output = Ocount;
13    Done = 1;
14 }
    
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - diagrama ASM




Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - componentes do Fluxo de Dados

1. Contador de 4 *bits*

2. Registrador deslocador de 15 *bits*



Projeto do Contador 1

PCS3225 - Sistemas Digitais II
Exercício da Aula 9 - Componentes RTL
Edson Midorikawa
Data: 18/09/2023

- Projeto Customizado (*custom design*)
 - componentes do Fluxo de Dados

1. Contador de 4 bits

```
entity contador4 is
  port (
    clock : in  bit;
    zera  : in  bit;
    conta : in  bit;
    Q     : out bit_vector(3 downto 0);
    fim   : out bit
  );
end entity contador4;
```

2. Registrador deslocador de 15 bits


```
entity deslocador15 is
  port (
    clock   : in  bit;
    limpa   : in  bit;
    carrega : in  bit;
    desloca : in  bit;
    entrada : in  bit_vector(14 downto 0);
    saida   : out bit_vector(14 downto 0)
  );
end entity deslocador15;
```

Projeto do Contador 1


PCS3225 - Sistemas Digitais II
Exercício da Aula 9 - Componentes RTL
Edson Midorikawa
Data: 18/09/2023

- Projeto Customizado (*custom design*)
 - componentes do Fluxo de Dados

1. Contador de 4 bits




2. Registrador deslocador de 15 bits



Projeto do Contador 1

DICA: descrição estrutural no
Capítulo 9 do “Free Range VHDL”

- Projeto Customizado (*custom design*)
 - componentes do Fluxo de Dados



Projeto do Contador 1

- Projeto Customizado
 - entidade do Fluxo de Dados

```


1  entity onescounter_fd is
2      port (
3          clock      : in    bit;
4          reset      : in    bit;
5          inport     : in    bit_vector(14 downto 0);
6          zera       : in    bit;
7          conta      : in    bit;
8          carrega    : in    bit;
9          desloca     : in    bit;
10         outport    : out   bit_vector(3  downto 0);
11         data0      : out   bit;
12         zero       : out   bit
13     );
14 end entity;
15
    
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - testes das variáveis de condição



Data_{lsb} : bit menos significativo de Data

Data > 0 : indica se tem mais *bits* 1



Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - unidade de controle




Projeto do Contador 1

DICA: Máquinas de estado em VHDL

https://balbertini.github.io/vhdl_fsm-pt_BR.html

- Projeto Customizado (*custom design*)
- unidade de controle em VHDL




```

1  entity onescounter_uc is
2      port (
3          clock      : in  bit;
4          reset      : in  bit;
5          start      : in  bit;
6          data0      : in  bit;
7          zero       : in  bit;
8          zera       : out bit;
9          conta      : out bit;
10         carrega    : out bit;
11         desloca     : out bit;
12         done       : out bit
13     );
14 end entity;
  
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)
- Sistema Digital (FD+UC)

Descrição
Estrutural



Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - Sistema Digital (FD+UC)

Entidade
VHDL



```
1 entity onescounter is
2   port (
3     clock    : in  bit;
4     reset    : in  bit;
5     start    : in  bit;
6     inport   : in  bit_vector(14 downto 0);
7     outport  : out bit_vector(3  downto 0);
8     done     : out bit
9   );
10 end entity;
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - Verificação por simulação
- Casos de teste (alternativas?)



• *Testbench*



```
1 entity onescounter_tb is
2   end entity;
3
4   architecture arch of onescounter_tb is
5
6     component onescounter is port (...); end component;
7
8     constant clocktime : time := 10 ns;
9     signal clk, rst, simulando: bit := '0';
10    signal st, don: bit;
11    signal inp : bit_vector(14 downto 0);
12    signal otp : bit_vector(3  downto 0);
13    ...
```

Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - Verificação por simulação



Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - Verificação por simulação
- Casos de teste (alternativas?)
 - Subconjunto do domínio da entrada (quantos são suficientes?)
 - Teste exaustivo (qual é o tamanho?)
- Alternativas de implementação
 - a) **Formas de onda** e/ou Assert/Report
 - b) Programático, Vetor de teste ou Arquivo de dados

Projeto do Contador 1

- Projeto Customizado (*custom design*)
 - Verificação por simulação (caso 000100010111101, 7 *bits* 1)

