
```
Um componente de um sistema sendo desenvolvido na JKP^3 deve operar com um clock de 1MHz. Entretanto, o clock desse sistema é de 160MHz. Para gerar o clock do componente (1MHz) a
partir do clock do sistema (160MHz) -- ou seja, dividir a frequência --, você dispõe de contadores de 4 bits, descritos abaixo:
library IEEE;
use IEEE.numeric_bit.all;
entity counter is
```

```
port(
clk, load, en:
P:
                               in bit;
in bit_vector(3 downto 0);
out bit_vector(3 downto 0);
out bit
           Q:
rco:
 end counter;
 architecture behavioral of counter is signal count: unsigned(3 downto 0);
 begin
     else

count <= count+1;
end if;
end if;
end process;
rco <= '1' when (count=15) else '0';
Q <= bit vector (count);
end behavioral;
    Utilizando dois destes contadores, é possível construir um divisor que, recebendo na entrada um clock de 160MHz, gera na saída um clock de 1MHz (não
    necessariamente uma onda quadrada). Complete a descrição da arquitetura do divisor abaixo para obter esse comportamento:
    entity divisor is
         port(
clkin: in bit;
               clkout: out bit
    end divisor;
    architecture estrutural of divisor is
         component counter is
               port(
                                          in bit;
in bit_vector(3 downto 0);
out bit_vector(3 downto 0);
                     clk, load, en:
                    P:
                    Q:
                                           out bit
                    rco:
               );
         end component;
         signal P1,P2,Q1,Q2: bit_vector(3 downto 0);
signal load1, load2, rco1, rco2, en1, en2: bit;
    begin
         counter1: counter port map(clkin, load1, en1, P1, Q1, rco1);
counter2: counter port map(clkin, load2, en2, P2, Q2, rco2);
en1 <= '1';
load1 <= '0';
P1 <= "0000";</pre>
                      rco1 ♦
                                                                                                                                                                     "610
          en2 <=
                                          --complete
                                                                                                     "0000"
         load2<=
                                                complete
                                                                                                                                RCOZ - LOAD
                     0110 $
                                                                                                                                             EN
         P2 <=
                                          --complete
                                                                                               Coninter 1
                         rco2
         clkout <=
    end estrutural;
```



Considere a sequência [2] e em particular os Estados [2.1] e [2.2]. Imagine que esta sequência é gerada com deslocamento à esquerda. Na coluna correspondente assinale as alternativas de quais são os Estados que necessitam de UMA, de DUAS ou de TRÊS bordas de subida do clock, para retornar ao Estado [2.1] ou para retornar ao Estado [2.2], da Figura 1.


SEQUENCIA PRINCIDALI,


Voriem repare que estados que parison

UMA BORDAS QUOM

DUAS BORDAS SOODO

0001





1110





Figura 2

Deseja-se construir um circuito digital combinatório cuja interface é aquela mostrada abaixo: trata-se de um circuito somador completo de 1 bit, cujas entradas são **a**, **b** e **cin** (todos de 1 bit), dando como saída o resultado da soma, **s** (1 bit) e o vai-um **c** (1 bit) . Para a construção desse circuito, dispõe-se exclusivamente de um dispositivo de memória com 3 bits de endereço e 2 bits de dados (conforme mostrado no interior da figura).



Nesse cenário, é possível construir o circuito pedido usando apenas esse dispositivo de memória? Em caso positivo, preencha a tabela abaixo com o conteúdo que deve ser carregado nessa memória (não é preciso justificar). Em caso negativo, use a caixa de texto para justificar a razão para essa impossibilidade (não é preciso preencher a tabela).

endereço dados						
000	0 \$	ENJ	EREÇO	DA	LDOS 1	
001 1 💠 🗸	0 \$	0	000	0	00	
010 1 🕏 🗸	0 \$	1	001	2	10	
011 0 \$	1 💠 🗸	2,	010	2	10	
100 1 🛊 🗸	0 \$	3	011	1	01	
		4	100	2	10	
101	1 💠 🗸	5	101	1	01	
110 0 \$	1 💠 🗸	6	110	1	01	
111 1 +	1 💠 🗸	7	111	3	11	
			www		mm	
Justificativa: .			abcin		S Con	7
Tenderes dans: (d, d) = (5, Covt) = Hemoria 8 Si V Covt Mas & possivel? SIM Para cada enderes Ca, b, Cin) de entrada, pademos definir uma via de dodos no par ordenado (5, Covt).						