

Exercício 1 – Arquitetura de Computadores 2 - João Comini César de Andrade

Atividade 1

- 1. O que acontece se um dos terminais de entrada de uma porta lógica não estiver conectado em 0 ou 1 (eletricamente ele deverá estar flutuando, ou seja não conectado a nenhum nível lógico)?**

R: Se uma entrada estiver flutuando (não conectada ao 0 ou 1), o circuito pode se comportar de forma imprevisível. Isso acontece porque o nível lógico não está definido e pode sofrer influência de ruídos ou interferência, causando resultados incorretos.

- 2. Qual o problema de tempo associado a esse tipo de somador (pense no carry)? Considere o atraso médio de cada porta lógica de 10 ns.**

O problema está no atraso de propagação do carry (carry ripple delay). Cada somador depende da saída de carry do anterior. Assim, o carry precisa "ripple" (propagar) por todos os bits até chegar no final.

- 3. Qual o tempo necessário para a computação de uma soma e do vai um em um somador de 4 bits.**

Cada bit precisa de 2 XORs, 2 ANDs, 1 OR (ou seja, aprox. 3 etapas por bit).

Para 4 bits $\rightarrow 4 \times 3 \times 10 \text{ ns} = 120 \text{ ns}$. (Considerando atraso médio de 10ns)



Sendo assim o tempo médio é 120 nanosegundos para que a soma e o carry final estejam prontos.


- 4. O que seria necessário para construir um somador de 32 bits, seguindo os mesmos princípios?**

Seriam necessários 32 somadores de 1 bit encadeados

Isso resultaria em um grande atraso de tempo (carry ripple delay).

4. Meio Somador









6. Somador Completo de 1 bit




TABELA VERDADE DO SOMADOR COMPLETO

A	B	Cin	Soma	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1






7. Somador Completo de 4 bits




Atividade 2


Somador CLA, usando 74283



Atividade 3

Multiplicador 4x4





Transcrição da conversa com ChatGPT

Usuário: Me faça o passo a passo para eu montar no Logisim um multiplicador de pelo menos 4 bits, logo, a saída deverá ter pelo menos 8 bits

ChatGPT:

1. Crie duas entradas de 4 bits (A e B).
2. Gere os produtos parciais: conecte cada bit de A em portas AND com cada bit de B (serão 16 ANDs).
3. Desloque os resultados de acordo com a posição do bit de B (linha 0 sem deslocamento, linha 1 deslocada 1 posição, etc).
4. Some as linhas deslocadas usando somadores de 8 bits.
5. Conecte o resultado final em uma saída de 8 bits.

Usuário:

Não entendi o passo 3, explique mais passo a passo.

ChatGPT:

* Pegue o bit **B0** e faça AND com todos os bits de A. Esses 4 resultados formam a **linha 0** (não precisa deslocar).

* Pegue o bit **B1** e faça AND com todos os bits de A. Esses 4 resultados formam a **linha 1**. Agora, como é a segunda linha, **adicione um zero na frente** (isso é o deslocamento para a esquerda).

* Repita com **B2** e **B3**: cada linha de ANDs precisa de um deslocamento a mais.

* No fim você terá 4 linhas de 8 bits. Some todas com somadores de 8 bits para obter o produto.