

Curso de Graduação em Engenharia Eletrônica - Faculdade Gama - Universidade de Brasília

Prática de Eletrônica Digital 1. Código: FGA0071.

Professor: Henrique Marra Taira Menegaz

e-mail: [henriquemenegaz@unb.br](mailto:henriquemenegaz@unb.br)

---

# EXPERIMENTO DE VHDL 3

## 1 REGRAS DE APRESENTAÇÃO

Os grupos deverão apresentar o experimento de forma presencial, **na sala de aula, durante o horário de aula, até a aula seguinte** à designada a este experimento. A apresentação consiste em mostrar ao professor **o projeto implementado na Basys 3 e explicar os códigos** escritos.

## 2 NOTA

O experimento receberá nota entre 0 e 10 pontos.

## 3 PROJETO

Projete uma ULA programável de acordo com o esquema da Figura 1 e a Tabela 1. As variáveis **A** e **B** são entradas de dados de 4 bits, **S** = **S<sub>1</sub>S<sub>0</sub>** é a entrada de seleção, **F** = **F<sub>3</sub>F<sub>2</sub>F<sub>1</sub>F<sub>0</sub>** é a saída de dados, **over** é uma saída de 1 bit que indica a ocorrência de um *overflow*, e **c\_out** é uma saída de *carry out*. As variáveis **A**, **B** e **F** devem ser consideradas como representadas em complemento de 2. Utilize chaves (*switches*) da Basys 3 para serem os bits de entrada e LEDs para os bits de saída (não há necessidade de usar os displays de 7 segmentos).

A operação realizada pela ULA será escolhida por **S** de acordo com a Tabela 1. Modos aritméticos serão realizados para **S** = 00 e **S** = 01, e modos lógicos para **S** = 10 e **S** = 11.

De fato, caso **S** = 00, a ULA deverá efetuar a soma (em complemento de 2) de **A** com **B** e, caso **S** = 01, a subtração (em complemento de 2) de **A** por **B**. Caso a operação de soma ou de subtração resulte em *overflow*, então **over** deverá ter o valor 1 e, em caso contrário, o valor 0. De modo semelhante, caso alguma dessas operações resulte em *carry out*, então **c\_out** deverá ter o valor 1 e, em caso contrário, o valor 0.

Por outro lado, caso **S** = 10, a ULA deverá efetuar a operação lógica **A and B bit-a-bit** e, caso **S** = 11, a operação lógica **A or B bit-a-bit**. Nesses dois casos, **over** e **c\_out** não fornecem informação alguma, logo poderão ter qualquer valor (*don't care*).


Utilize o seguinte:

- como entradas, as chaves (*switches*);
- como saídas, LEDs.

Para implementar esse projeto, **a única biblioteca que poderá ser importada é a *ieee.std\_logic\_1164***; caso o grupo utilize outra biblioteca, como as consideradas aritméticas (por exemplo, *numeric\_std*, *std\_logic\_arith*, *std\_logic\_unsigned* e *std\_logic\_signed*) o experimento receberá nota 0. **Também não poderá ser usado o comando *PROCESS*. O código deve ser todo concorrential.** Basta seguir a aula disponibilizada pelo professor.

**Critérios de pontuação.** Este projeto será pontuado de acordo com os seguintes critérios:

- Código correto da soma (**S** = 00): 1,5 ponto.
- Código correto da subtração (**S** = 01): 1,5 ponto.
- Código correto da operação lógica *and* (**S** = 10): 1,5 ponto.
- Código correto da operação lógica *or* (**S** = 11): 1,5 ponto.
- Funcionamento na Basys 3: 4 pontos.



**Tabela 1. Tabela Verdade a ser implementada no projeto.**

Operação	$S_1S_0$	$F_3F_2F_1F_0$	over	c_out
SOMA(A,B)	00	<b>A+B</b>	overflow	carry out
SUBT(A,B)	01	<b>A-B</b>	overflow	carry out
AND(A,B)	10	<b>A and B</b>	X	X
OR(A,B)	11	<b>A or B</b>	X	X

**Figura 1. Esquemático da ULA a ser implementada no projeto.**

Tabelas de Verdades: há mais de uma possível tabela de verdade, dependendo do modo como o somador foi feito. Seguem, abaixo, algumas posições dessas tabelas, para rápida conferência.

Tabelas de Verdade 1

A+B				
A	B	R	over	c_out
0000	0000	0000	0	0
0001	0010	0011	0	0
0001	0111	1000	1	0
0001	1111	0000	0	1
1000	1010	0010	1	1

A-B				
A	B	R	over	c_out
0000	0000	0000	0	0
0001	0001	0000	0	1
0111	1111	1000	1	0
1000	0001	0111	1	1

Tabelas de Verdade 2

A+B				
A	B	R	over	c_out
0000	0000	0000	0	0
0001	0010	0011	0	0
0001	0111	1000	1	0
0001	1111	0000	0	1
1000	1010	0010	1	1

A-B				
A	B	R	over	c_out
0000	0000	0000	0	1
0001	0001	0000	0	1
0111	1111	1000	1	0
1000	0001	0111	1	1

