

#### Prática de Eletrônica Digital 1 - FGA0071

e-mail: henriquemenegaz@unb.br

Curso de Graduação em Engenharia Eletrônica - Faculdade Gama - Universidade de Brasília

Prática de Eletrônica Digital 1. Código: FGA007.

Professor: Henrique Marra Taira Menegaz

# EXPERIMENTO DE VHDL 2

## 1 REGRAS DE APRESENTAÇÃO

Os grupos deverão apresentar o experimento de forma presencial, **na sala de aul**a, **durante o horário de aula**, **até a aula seguinte** à designada a este experimento. A apresentação consiste em mostrar ao professor **o projeto implementado na Basys 3 e explicar os códigos** escritos.

#### **2 Nota**

O experimento receberá nota entre 0 e 10 pontos.

## 3 Projeto

Implemente na Basys 3, por meio da linguagem VHDL e <u>simule com um arquivo de testbench</u> codificador de prioridade com quatro entradas de acordo com a tabela-verdade e o esquema da Figura 1 (note que "x0", "x1" e "int" são saídas). A entrada de prioridade máxima é " p0 ", e a entrada de prioridade mínima é " p3 ". O detector deve prever a possibilidade de as entradas solicitarem uma interrupção; em outras palavras, a variável de saída "int" deve ser ativada quando algumas das entradas estiverem em nível alto, caso contrário deve permanecer desativada.

Utilize o seguinte:

- como entradas (p0, p1, p2 e p3), as chaves (switches);
- como saídas (x0, x1, int), LEDs.

Para o testbench, simule todas as possíveis 16 variações das entradas (p0, p1, p2 e p3).

Critérios de pontuação. Este projeto será pontuado de acordo com os seguintes critérios:

- Código do arquivo de descrição de circuito (VHDL): 3 pontos.
- Código do arquivo de restrição (.xdc): 1 ponto.
- Simulação com arquivo de testbench: 2 pontos.
- Funcionamento na Basys 3: 4 pontos.



p0	<b>p</b> 1	p2	рЗ	x1	x0	int
1	Х	Х	Х	0	0	1
0	1	X	×	0	1	1
0	0	1	×	1	0	1
0	0	0	1	1	1	1
0	0	0	0	1	1	0

Figura 1. Circuito esquemático e tabela-verdade do codificador de prioridade do projeto.