Relatório 09- Unidade Lógica Aritmética



Autores

João Mateus Dias do

Carmo

Matrícula: 390187

Marcelo Martins Da Silva

Matrícula: 385166

Professor: Elvis Miguel Galeas

Stancanelli

Disciplina: Circuitos Digitais

Introdução

A trabalho que será apresentado irá abordar a construção e os testes de uma Unidade Lógica e Aritmética de acordo como foi abordado em sala cada bloco funcional.

Desenvolvimento

O desenvolvimento do trabalho irá seguir a ordem da seguinte tabela verdade e seus respectivo tópicos:

Sinal de Controle	Funcionalidades
0000	AND bit a bit
0001	OR bit a bit
0010	XOR bit a bit
0011	NOT, inversão dos bits de X
0100	Deslocamento de um bit a esquerda de X
0101	Deslocamento de um bit a direita de X
0110	Deslocamento circular de um bit a esquerda de X
0111	Deslocamento circular de um bit a direita de X
1000	Soma de X com Y
1001	Subtração de X com Y
1010	Multiplicação de X com Y
1011	Teste lógico se X <y< th=""></y<>
1100	Teste lógico se X>Y
1101	Teste lógico se X=Y


Ao saber a sequência podemos apresentar as características do sinal de controle e das organizações dos Bits de X e Y:


O Sinal de Controle tem a seguinte configuração:

SC0	SC1	SC2	SC3
		s bits de Entrada:	A organização dos
		- 10 10	7 t 0 t gan
X0	X1	X2	X3
 1/0	3/4	\/0	\ <u>/</u> 0
YU	Y1	Y2	Y 3
X0 Y0	X1 Y1		A organização dos X3 Y3

Antes de começar a abordar os tópicos acima é necessário a abordagem da criação de dois blocos adicionais para melhor apresentação e criação dos circuitos.


Meio Somador






O Circuito acima é responsável pela função da soma de dois bits, porém sem levar em conta algum bit anterior. Ao lado dele é o bloco que foi criado a parti do circuito do meio somador.

Somador Completo





O Circuito acima é responsável pela função da soma de dois bits levando em conta algum bit anterior.


Ao lado dele é o bloco que foi criado a parti do circuito do somador completo.

Após o conhecimentos dos dois circuitos adicionais podemos apresentar os casos pedido na tabela acima.

Caso: 0000 → AND Bit a Bit

Foi realizado uma operação AND de Xn por Yn da seguinte forma:


X3	X2	X1	X0
AND	AND	AND	AND
Y3	Y2	Y1	Υ0
	1	1	↓
S3	S2	S 1	S0



Caso: 0001 → OR Bit a Bit

Foi realizado uma operação OR de Xn por Yn da seguinte forma:

X3	X2	X1	X0
OR	OR	OR	OR
Y3	Y2	Y 1	Υ0
1	\	1	1
S3	S2	S 1	S0




Caso: 0010 → XOR Bit a Bit

Foi realizado uma operação XOR de Xn por Yn da seguinte forma:

X3	X2	X1	X0
XOR	XOR	XOR	XOR
Y3	Y2	Y 1	Y0
1	1	1	↓
S3	S2	S1	S0

O circuito abaixo é responsável pela operação demonstrado pela tabela acima:




Caso: 0011 → NOT inversão de X Bit a Bit

Foi realizado uma operação NOT de Xn da seguinte forma:

S3	62	C 1	90
\	↓	↓	1
NOT	NOT	NOT	NOT
X3	X2	X1	X0

Circuito	Bloco gerado




Caso: 0100 → Deslocamento um bit à esquerda de X

Foi realizado uma operação de deslocamento Xn da seguinte

forma:


Overflow	X3	X2	X1	X0
	\	\downarrow	\downarrow	1
	←	←	←	←
Overfow= X3	S3 =X2	S2 =X1	S1 =X0	S0 =0




Caso: 0101 → Deslocamento um bit à direita de X

Foi realizado uma operação de deslocamento Xn da seguinte

forma:





O circuito abaixo é responsável pela operação demonstrado pela tabela acima:



Caso: 0110 → Deslocamento circular de um bit à esquerda de X


Foi realizado uma operação de deslocamento Xn da seguinte forma:






Caso: 0111 → Deslocamento circular de um bit à direita de X

Foi realizado uma operação de deslocamento Xn da seguinte forma:






Caso: 1000 → Soma Binária

Foi realizado a Operação de Soma da seguinte forma:

	Vm-1	Vm-1	Vm-1	
Overflow	Х3	X2	X1	X0
+				
	Y3	X2	X1	
\	1	\	\	1
Overflow	S3	S2	S1	S0

O circuito abaixo é responsável pela operação demonstrado pela tabela acima:



Na criação do Circuito somador foi utilizado um meio somador e três somadores completo como pode ser visto no circuito acima.

O meio somador foi usado para os dois primeiro bits pois são os únicos que não dependem de um bit vindo de outra operação antiga, já que essa é a primeira operação da soma dos bits.

Caso: 1001 → Subtração Binária

(^) → é correspondente ao Barramento do valor.

A subtração foi realizada seguido os seguintes procedimentos, primeiramente foi feito o complemento de dois, do segundo operando, Y nesse caso, Após saber seu valor negativo foi realizada a soma com o valor X:


O circuito foi construído com dois blocos já mostrados anteriormente, uma inversora de 4 bits e dois somadores de 4 bits de cada operando.

Foi realizado a Operação de Soma da seguinte forma:

Y3	Y2	Y1	Y0	

	NOT	NOT	NOT	NOT
	^Y3	^Y3	^Y3	^Y3
+	0	0	0	1
	\	↓	↓	1
	ST3	ST2	ST1	ST0
		(Nesse ponto da	a Operação temos o va	lor negativo de Y)
	ST3	ST2	ST1	ST0
+	Х3	X2	X1	Х0
	↓	↓	1	1
	S 3	S2	S 1	S0
+	X3 ↓	X2 ↓	X1 ↓	X0 ↓

O circuito abaixo é responsável pela operação demonstrado pela tabela acima:




Caso: 1010 → Multiplicação Binária

O circuito multiplicador semelhante ao somador foi feito com base em Meio somadores e somadores completo, Ele foi planejado da seguinte forma:


Overflow				Y3	Y2	Y1	Y0
				Х3	X2	X1	X0
				X0*Y3	X0*Y2	X0*Y1	Y0*X0
			X1*Y3	X1*Y2	X1*Y1	X1*Y0	1
		X2*Y3	X2*Y2	X2*Y1	X2*Y0	1	1
	X3*Y3	X3*Y2	X3*Y1	X3*Y0	1	1	1
	1	\	1	1	1	1	1
Overflow	S6	S5	S4	S3	S2	S1	S0

Circuito	Bloco gerado



Caso: 1011 → Comparação de Valores, X<Y

Para a criação do Circuito comparador desse caso foi usado o bloco responsável pela subtração, pois foi notado uma característica quando é feita uma operação, que o Overflow é 1 Lógico (5v) quando o resultado é negativo e ele é 0 Lógico (0v) quando o resultado é positivo, então temos o seguinte circuito:




Caso: 1100 → Comparação de Valores, X>Y

Para a criação do Circuito comparador desse caso foi usado o bloco responsável pela subtração, pois foi notado uma característica quando é feita

uma operação, que o Overflow é 1 Lógico (5v) quando o resultado é negativo e ele é 0 Lógico (0v) quando o resultado é positivo, então temos o seguinte circuito:


Nesse circuito houve uma peculiaridade que não houve no anterior, pois quando entrava o X e o Y iguais ele afirmava com a resposta em 1 lógico que o X era maior que o Y, então foi necessário testar se os dois eram diferentes, caso sejam, o teste é feito, caso contrário o bloco irá retornar 0.



Caso: 1101 → Comparação de Valores, X=Y

Para a criação do circuito de teste de igualdade foi usado dois blocos já mostrados, o bloco das XORs e um bloco das inversoras bit a bit e a saída foram todas conectadas em uma AND para testar seus valores.

Circuito	Bloco gerado




Circuitos Auxiliares

Foi necessário a criação de circuitos para auxiliar e organizar melhor as saídas finais.


Circuito Auxiliar de Seleção:

Esse circuito tem a característica de repassar as entradas para as saídas somente quando o sinal de controle tiver valor de 1 lógico:




Circuito Auxiliar Final Aritmética:

Esse circuito tem como caraterística organizar todas as saídas de operações aritméticas feitas no circuito em uma mesma saída.



Circuito Auxiliar Final Deslocamento:

Esse circuito tem como caraterística organizar todas as saídas de operações de deslocamento feitas no circuito em uma mesma saída.




Circuito Auxiliar Final Lógica:


Esse circuito tem como caraterística organizar todas as saídas de operações Lógicas feitas no circuito em uma mesma saída.

Nesse circuito foi necessário a criação de um circuito adicional no seu interior para "cancelar" o caso que o sinal de controle zere as entradas na Porta NOT por iria sair todas como 1 lógico.


Circuito	Bloco gerado
	J



Após abordar todos os blocos de forma separadamente, já podemos demonstrar toda as ligações necessárias para ter uma ULA funcionando de acordo como o que foi pedido no relatório, então temos que após a construção da ULA temos o seguinte circuito:



Após ter montado toda a ULA é possível gerar e organizar o seu Bloco:



Testes da ULA

Para os seguintes testes iremos adotar os seguintes valores:

X=1100

Y=1010

(Os valores de X e Y estão sendo esses pois correspondem a todos os casos da tabela verdade)


Caso(AND): 0000

X0=0 AND Y0=0 => Logic S0=0

X1=0 AND Y1=0 => Logic S1=0

X2=1 AND Y2=0 => Logic_S2=0

X3=1 AND Y3=1 => Logic_S3=1



Como foi esperado os valores correspondem as descritos acima da imagem.


Caso(OR): 0001

X0=0 OR Y0=0 => Logic S0=0

X1=0 OR Y1=0 => Logic_S1=1

X2=1 OR Y2=0 => Logic_S2=1

X3=1 OR Y3=1 => Logic_S3=1



Como foi esperado os valores correspondem as descritos acima da imagem.

Caso(XOR): 0010

X0=0 XOR Y0=0 => Logic_S0=0

X1=0 XOR Y1=0 => Logic_S1=1

X2=1 XOR Y2=0 => Logic_S2=1

X3=1 XOR Y3=1 => Logic_S3=0




Como foi esperado os valores correspondem as descritos acima da imagem.

Caso(NOT): 0011

X0=0 => Logic_S0=1

X1=0 => Logic_S1=1



Como foi esperado os valores correspondem as descritos acima da imagem.

Caso (Deslocamento de um bit à esquerda): 0100


X0=0 => Deslocamento_S0=0

X1=0 => Deslocamento_S1=X0(0)

X2=1 => Deslocamento_S2=X1(0)

X3=1 => Deslocamento_S3=X2(1)

Overflow=0 => Deslocamento_Overflow=X3(1)



O resultado das saídas correspondem ao valores citados acima.

Caso (Deslocamento de um bit à direita): 0101


X0=0 => Deslocamento_S0=X1

X1=0 => Deslocamento_S1=X2

X2=1 => Deslocamento_S2=X3

X3=1 => Deslocamento_S3=0

Overflow=0 => Deslocamento_Overflow=0



O resultado das saídas correspondem ao valores citados acima.

Caso (Deslocamento circular de um bit à esquerda): 0110


X0=0 => Deslocamento_S0=X3

X1=0 => Deslocamento_S1=X0

X2=1 => Deslocamento_S2=X1

X3=1 => Deslocamento_S3=X2

Overflow=0 => Deslocamento_Overflow=0



O resultado das saídas correspondem ao valores citados acima.

Caso (Deslocamento circular de um bit à direita): 0111


X0=0 => Deslocamento_S0=X1

X1=0 => Deslocamento_S1=X2

X2=1 => Deslocamento_S2=X3

X3=1 => Deslocamento_S3=X0

Overflow=0 => Deslocamento_Overflow=0



O resultado das saídas correspondem ao valores citados acima.

Caso(Soma):1000

X=1100 (12 Dec)

Y=1010 (10 Dec)

S= 10110 (22 Dec)

Saídas esperada na parte aritmética da ULA:


S0=0

S1=1

S2=1

S3=0

Overflow_ARI=1



Caso(Subtração):1001

X=1100 (12 Dec)

Y=1010 (10 Dec)

S= 00010 (22 Dec)

Saídas esperada na parte aritmética da ULA:


S0=0

S1=1

S2=0

S3=0

Overflow_ARI=0



Caso(Multiplicação):1010

X=1100 (12 Dec)

Y=1010 (10 Dec)

S= 01111000

S0=0

S1=0

S2=0


S3=1

S4=1

S5=1


S6=1

Overflow_Ari=0




Caso(X<Y): 1011

X<Y=0




Caso(X>Y):1100

X>Y=1




Caso(X=Y):1101

X=Y=0



Verificação das saídas em 0 caso não sejam ativadas


Para essa verificação o sinal de controle foi *setado* em 1111 pois é um dos casos que não há nenhuma operação a ser feita com o sinal de controle nesse valor:





Agora o resultado de todas as saídas














Conclusão

Pode ser notado que foi feito o que foi proposto de uma forma mais complexa em comparação com as outras práticas, mas foi apenas usado os conhecimento já dado em sala de aula e em outras práticas, houve também o estímulo de atividades individuais para resolver problemas adicionais que apareceram no desenvolvimento da ULA.

A Unidade Lógica Aritmética final tem uma configuração, mas caso seja necessário como foi visto no teste das saídas é facilmente maleável para diminuir a quantidade de saídas pois todas sendo 0 quando não estão sendo usadas ajuda muito na reconstrução da saída da ULA.