

## Circuitos Digitais 1º semestre de 2024

Prof.<sup>a</sup> Fernanda Rossi



## Lista de Exercícios 5

- 1. Projete um circuito lógico para passar o sinal A somente quando B for nível ALTO e C for nível BAIXO. Quando a passagem do sinal A for desabilitada, a saída deve ser nível BAIXO.
- 2. Projete um circuito lógico com três entradas (A, B e C) e uma saída que vai para nível BAIXO apenas quando A for nível ALTO e B e C forem diferentes.
- 3. Desenvolva um circuito lógico que permita a passagem do sinal A invertido para a saída apenas quando as entradas B e C estiverem ambas em nível ALTO; caso contrário, a saída permanecerá em nível BAIXO.
- 4. Explique o funcionamento do seguinte circuito lógico (Figura 1), que possui quatro entradas de dados ( $I_0$ ,  $I_1$ ,  $I_2$ ,  $I_3$ ), duas entradas de SELEÇÃO ( $S_1$ ,  $S_0$ ) e uma saída Z.




Figura 1 - Circuito lógico.

- 5. Projete um circuito lógico que utilize de uma entrada S para selecionar qual entrada de dados ( $I_0$  ou  $I_1$ ) será transmitida para um único canal de saída Z.
- 6. Determine os níveis de cada saída do demultiplexador apresentado na Figura 2 para as seguintes entradas de SELEÇÃO:
- a) S2 = 0, S1 = 1, S0 = 1
- b) S2 = 1, S1 = 1, S0 = 0




Figura 2 - Circuito lógico de um demultiplexador.




Figura 3 - Circuito lógico de um decodificador.

- 7. Determine os níveis de cada saída do decodificador mostrado na Figura 3 para as seguintes condições de entrada:
- a) Todas as entradas em nível ALTO.
- b) Todas as entradas em nível BAIXO.
- c) Entrada A e B em nível ALTO e entrada C em nível BAIXO.
- 8. Considere o decodificador da Figura 3. Que condições de entrada produzirão as seguintes saídas?
- a) Nível ALTO em O2.
- b) Nível ALTO em O4.
- c) Nível ALTO em O7.
- 9. Determine as saídas do codificador exibido na Figura 4 quando  $\overline{A}_3$  estiver em nível BAIXO e as outras entradas em nível ALTO.




Figura 4 - Circuito lógico de um codificador.

- 10. Indique, para cada item abaixo, se a característica apresentada se refere a um multiplexador (MUX), a um demultiplexador (DEMUX), a um decodificador ou a um codificador. Pode ser que a característica seja válida para mais de um desses circuitos lógicos.
- a) Usa entradas de SELEÇÃO.
- b) Produz um código binário em sua saída em resposta à ativação de uma de suas entradas.
- c) Tem mais entradas do que saídas.
- d) Apenas uma de suas saídas pode ser ativada por vez.
- e) Atua como chave controlada digitalmente que seleciona e conecta apenas uma entrada lógica de cada vez ao terminal de saída.
- f) Uma de suas saídas será ativada apenas quando uma única combinação binária (código) estiver presente em suas entradas.
- g) É utilizado para converter acionamento de teclas em código binário.
- h) Pode ser utilizado para rotear um sinal de entrada para uma das saídas possíveis.
- 11. Se for desejado mostrar a letra F em um display de 7 segmentos configurado como ânodo comum quando as entradas forem 1111, quais seriam os valores das saídas do

decodificador BCD para display de 7 segmentos (a,b,c,d,e,f,g) para este caso? E para um display de 7 segmentos configurado como cátodo comum, quais seriam esses valores? Considere a configuração de 7 segmentos mostrada na Figura 5.




Figura 5 - Display de 7 segmentos.

12. Projete um circuito lógico para mostrar em um display de 7 segmentos (configurado como ânodo comum) a letra A se a entrada Z estiver aberta (Z = 0) e a letra F se a entrada Z estiver fechada (Z = 1).