
[PCS3335] Planejamento EXP 5

A experiência 5 é uma adaptação da experiência 4, o que foi feito para realizá-la foi inserir um novo estado "S" cujo a condição de saída é que o sinal "start" seja igual a '1' sincronamente.

Uma vez iniciado o processo, a transmissão será feita até o fim e a carga do sinal que será transmitida em paralelo deve ser mantida pelo menos 2 ciclos de clock.

Máquina Finita de Estado (Control Unit TX)



S

O estado S, é responsável por aguardar o 'start' = '1' para iniciar a transmissão

Α

O estado A é responsável por fazer o deslocamento para direita e inserir o start bit '0' na transmissão

В

O estado B é responsável por carregar todos os dados, no segundo ciclo de clock após o início da transmissão

C

O estado C é responsável por, após feita a transmissão do primeiro bit de dados(o menos significativo) fazer o append do bit de paridade ao final do registrador

D

O estado D é responsável por mandar todos os bits que restarem no registrador, inserindo sempre '1' no final e dá o espaçamento de 2 transmissões até enviar a próxima letra ASCII. São 32 ciclos de clock nesse estado.

Pin Planning

PIN_AB12
PIN_AB13
PIN_AA13
PIN_AA14
PIN_AB15
PIN_AA15
PIN_T12
PIN_T13
PIN_V13

reset	PIN_U13
dados_tx	PIN_N21

Simulações

Foi feita uma simulação em testes de borda na top level entity (control_unit_tx)



Fig 1. Panorama geral da simulação



Fig 2. Primeiro envio da letra "j"




Fig 3. Segundo envio com "start" da letra "o"

Quartus Prime

No dia em que fui ao laboratório(segunda-feira, 07-04) não foi possível utilizar os computadores com quartus pois estava tendo a feira de apresentação dos projetos da Eng. de Computação.

Porém, aqui está o diagrama RTL que capturamos na experiência 4 quando o start ainda não estava implementado.




Fig 4. Diagrama RTL da experiência 4 (Usada como base para EXP5)

Alunos

João Victor Cavalcante - 14582927 João Victor Adami - 14583077