

#### Universidade Federal da Fronteira Sul Curso de Ciência da Computação **UFFS** Campus Chapecó

# Finite State Machines Máquinas de Estados **Finitos**

Prof. Luciano L. Caimi lcaimi@uffs.edu.br




#### Máquinas de Estado Finitos

- ✓ Podem ser síncronas (cadenciadas por um sinal monótono chamado relógio ou clock) ou assíncronas (sem relógio).
- ✓ Máquina Sequenciais Síncronas são mais utilizadas porque:
  - São mais fáceis de projetar e de validar.
  - Têm operação mais segura, são mais robustas.
- ✓ Há dois modelos: Moore e Mealy.
- ✓ Registradores podem ser vistos como Máquina Sequenciais Síncronas.



#### Formato geral






#### Máquinas de Estado Finitos

- ✓ Nome dado ao modelo genérico (abstrato) de circuitos sequenciais.
- ✓ Em inglês FSMs: Finite State Machines.
- ✓ O comportamento depende das entradas e do estado em que o circuito se encontra ("estado corrente" ou "estado atual").
- ✓ O estado corresponde ao valor de um conjunto de variáveis binárias denominadas variáveis de estado.
- ✓ As variáveis de estado ficam armazenadas no registrador de estado.
- ✓ Dado um estado atual e uma combinação de valores de entrada (vetor de entrada), a FSM calcula os valores das saídas (vetor de saída) e o próximo estado.



#### Modelo de Moore


✓ Característica principal: as saídas dependem apenas do estado atual.





#### Modelo de Mealy

✓ Característica principal: as saídas dependem do estado atual e de entrada(s) primária(s).






- Síntese de Circuitos Sequenciais Roteiro para síntese (= projeto)
- 1. Determinar quantos estados são necessários (e o nro de variáveis de estado)
- 2. Construir o diagrama de estados, observando com cuidado o comportamento solicitado para a FSM e adotando um modelo de FSM (Moore ou Mealy):
  - Determinar as transições entre estados necessárias Escolher um estado inicial
- 3. Construir a tabela de próximo estado e a tabela das saídas
- 4. Sintetizar (projetar) os circuitos combinacionais: lógica de próximo estado e lógica de saída.



#### Síntese de Circuitos Sequenciais

Exemplo: Projete um circuito que satisfaça às seguintes especificações:


- 1.O circuito possui uma entrada, w, e uma saída, z.
- 2.Todas as mudanças de valores no circuito ocorrem na borda de subida do sinal de relógio.
- 3.Quando o circuito detectar que a entrada w vale "0", a saída z deve valer "0". Porém, quando o circuito detectar que a entrada w vale "1" durante duas bordas de relógio consecutivas, a saída z deve passar a valer "1". As mudanças de z estão sincronizadas com a borda de relógio ativa.





Síntese de Circuitos Sequenciais


Diagrama de estados





#### Síntese de Circuitos Sequenciais

Tabelas de transição de estado e de saída



estado atual	W	próximo estado
Α	0	Α
Α	1	В
В	0	Α
В	1	С
С	0	Α
С	1	С



#### Síntese de Circuitos Sequenciais


#### Diagrama de Blocos

Sinais de entrada: w

Sinais de saída: z

Número de estados: 3

⇒ Logo, são necessário
 2 FF para armazenar
 as variáveis de estado





#### Síntese de Circuitos Sequenciais

Codificação de Estados

Supondo a seguinte codificação: A=00, B=01, C=10

estado atual	W	próximo estado		
Α	0	Α		
Α	1	В		
В	0	Α		
В	1	С		
С	0	Α		
С	1	С		



	estado atual	W	próximo estado	
Α	00	0	00	Α
Α	00	1	01	В
В	01	0	00	Α
В	01	1	10	С
С	10	0	00	Α
С	10	1	10	С
_	11	0	XX	_

**UFFS – Universidade Federal da** 



#### Síntese de Circuitos Sequenciais

Projetando a lógica de próximo estado

y1y0	W	Y1Y0
00	0	00
00	1	01
01	0	00
01	1	10
10	0	00
10	1	10
11	0	XX
11	1	XX

<b>Y1)</b>		<del>y0</del>		у	0
	<del>y1</del>	0	0	1	0
	<b>y1</b>	0	1	X	X
		w		<i>I</i>	W
Y0)			<u>/</u> 0		y <b>0</b>
	<b>y1</b>	0	1	0	0
	y1 y1	0	0	0 x	0 x



#### Síntese de Circuitos Sequenciais

#### Projetando a lógica de saída


	y1y0	Z
A	00	0
В	01	0
С	10	1
	11	X

$$z = y_1$$



#### Síntese de Circuitos Sequenciais

#### **Circuito Final**





- Síntese de Circuitos Sequenciais
  - Roteiro Revisitado para a Síntese (= Projeto)
- 1. Determinar quantos estados são necessários (e o nro de variáveis de estado)
- Construir o diagrama de estados, observando com cuidado o comportamento solicitado para a FSM e adotando um modelo de FSM (Moore ou Mealy):
  - Determinar as transições entre estados necessárias
  - Selecionar um estado para servir como estado inicial
- 3. Construir a tabela de próximo estado e das saídas
- 4. Escolher uma codificação para os estados e definir o tipo de flip-flops para compor o registrador de estados.
- 5. Sintetizar (projetar) os circuitos combinacionais: lógica de próximo estado e lógica de saída.

# UFFS

#### Exemplo de FSM em VHDL

```
LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   ENTITY contabits 1 IS
    PORT (Clock, Reset, w: IN STD_LOGIC;
                       : OUT STD_LOGIC );
   END contabits1;
   ARCHITECTURE Behavior OF contabits 1 IS
       TYPE Tipo_estado IS (A, B, C);
       SIGNAL y : Tipo_estado ;
   BEGIN
       PROCESS (Reset, Clock)
12
       BEGIN
13
        IF Reset = '1' THEN
14
           V \leq A;
        ELSIF (Clock'EVENT AND Clock = '1') THEN
15
16
            CASE y IS
                WHEN A =>
17
18
                    IF w = '0' THEN
19
                       y \le A;
20
                    ELSE
21
                       v \le B;
22
```

FSM descrita segundo o Modelo de Moore, Versão 1 (somente 1 processo)

"TYPE" permite criar um tipo de sinal definido pelo usuário.

Neste caso, se está definindo um dado chamado State\_type que pode assumir um entre 3 valores simbólicos: A, B, C


O sinal y representa as saídas dos flip-flops que armazenam os estados desta FSM.

ND IF; UFFS – Universidade Federal da Fronteira Sul – Sistemas Digitais



#### Exemplo de FSM em VHDL

```
WHFN A =>
17
23
               WHEN B =>
24
                     IF w = '0' THEN
25
                       y \leq A;
26
                     ELSE
                       y <= C;
27
28
                     END IF:
               WHEN C =>
29
30
                     IF w = '0' THEN
31
                       y \le A;
32
                     ELSE
33
                       y \leq C;
                     END IF;
34
35
               END CASE;
36
            END IF;
37
         END PROCESS;
       z \le '1' WHEN y = C ELSE '0';
38
39 END Behavior:
```



Pode-se utilizar um processo apenas para implementar a lógica de saída

```
PROCESS ( y )

BEGIN


z <= '1' WHEN y = C ELSE '0';

END PROCESS;
```



#### Exemplo de FSM em VHDL

39 END Behavior;






```
ARCHITECTURE Behavior OF contabits 1 IS
    TYPE Tipo_estado IS (A, B, C);
    SIGNAL y atual, y prox: Tipo estado;
                                                 FSM descrita segundo o Modelo
BEGIN
                                                 de Moore, Versão 2 (2 processos)
    PROCESS (w, y_atual)
    BEGIN
      CASE y atual IS
                                                 Em termos da notação que usamos:
         WHEN A =>
                                                      y atual \rightarrow y (estado atual)
            IF w = '0' THEN
              y prox <= A;
                                                      y_prox → Y (próximo estado)
            FLSE
              y prox \le B;
                                                                          y atual
                                                                y_prox
            END IF;
         WHEN B =>
            IF w = '0' THEN
             y_prox <= A;</pre>
                                                      lógica de
                                                                                 lógica
            FLSE
                                                      próximo
                                                                                   de
             y prox <= C;
                                                       estado
                                                                                 saída
                                                                Y1
            END IF:
         WHEN C =>
            IF w = '0' THEN
              y_prox <= A;
            ELSE
              y_prox <= C;</pre>
                                            ck
            END IF:
                                          Reset
        END CASE;
     END PROCESS:
```



FSM descrita segundo o Modelo de Moore, Versão 2 (2 processos)



**UFFS – Universidade Federal da Fronteira Sul – Sistemas Digitais** 



#### Exercício

Construir uma FSM que implementa um contador crescente/decrescente de módulo 5. O circuito possui uma entrada S (sentido) que indica se a contagem é crescente (S=0) ou decrescente (S=1). As saídas são 3 bits com o valor da contagem.



#### Síntese de Circuitos Sequenciais

Exemplo: Projete um circuito que satisfaça às seguintes especificações:

- 1.O circuito possui uma entrada, w, e uma saída, z.
- 2.Todas as mudanças de valores no circuito ocorrem na borda de subida do sinal de relógio.
- 3.Quando o circuito detectar que a entrada w vale "0", a saída z deve valer "0" no ciclo de relógio seguinte. Porém, quando o circuito detectar que a entrada w vale "1" durante duas bordas de relógio consecutivas, a saída z deve passar a valer "1" no ciclo de relógio seguinte. As mudanças de z estão sincronizadas com a borda de relógio ativa.

#### Considere a seguinte modificação da especificação acima:

- ✓ O sinal de saída z não precisa esperar que um segundo valor igual a "1" seja amostrado da entrada w.
- ✓ Porém, se z = 1 e w muda de "1" para "0", z deve também mudar para "0", independentemente da borda ativa do relógio






#### Exemplo (mealy)

Considere a seguinte modificação da especificação acima:


- ✓ O sinal de saída z não precisa esperar que um segundo valor igual a "1" seja amostrado da entrada w.
- ✓ Porém, se z = 1 e w muda de "1" para "0", z deve também mudar para "0", independentemente da borda ativa do relógio



**UFFS – Universidade Federal da Fronteira Sul – Sistemas Digitais** 



#### Exemplo (mealy)




#### Interpretação do Diagrama de Estados:

- ✓ Durante o ciclo de relógio atual, o valor da saída z corresponde ao rótulo assinalado em alguma das arestas que partem do estado atual.
- ✓ No caso do estado B, por exemplo, z pode valer "0" ou valer "1", conforme for o valor de w. Isto implica que z pode mudar de valor antes que a máquina de estados mude de estado.

# UFFS

#### Exemplo (mealy)

#### Tabelas de transição de estado e de saída




estado atual	W	próximo estado
Α	0	Α
Α	1	В
В	0	Α
В	1	В

estado	W	Z
Α	0	0
Α	1	0
В	0	0
В	1	1



#### Exemplo (mealy)

#### Utilizando um bit para codificar o estado




estado atual	у	W	Υ	próximo estado
Α	0	0	0	Α
Α	0	1	1	В
В	1	0	0	Α
<b>y</b> =	ฬ.	₩	+ ₺ .	$W = \mathbb{R}$

estado	у	W	Z
Α	0	0	0
Α	0	1	0
В	1	0	0
$B_{z=1}$	<b>, 1</b>	1	1




#### Exemplo (mealy)

#### **Circuito Final**






#### Comparando Moore e Mealy






#### Comparando Moore e Mealy



UFFS - Universidade Federal da Fronteira Sul - Sistemas Digitais



Porém, se passarmos a saída z por um segundo flip-flop, filtraremos o comportamento assíncrono. De fato, estaremos transformando o circuito para o Modelo de Moore...






#### Comparando Moore e Mealy



Mealy

**Mealy transf.** em Moore






t6

Mealy transf. em Moore


**Moore** 





```
ENTITY contabits 2 IS
PORT (Clock, Reset, w: IN STD LOGIC;
                   :OUT STD LOGIC);
END contabits2:
ARCHITECTURE Behavior OF contabits 2 IS
TYPE Tipo_estado IS (A, B);
SIGNAL y: Tipo estado;
BEGIN
PROCESS (Reset, Clock)
BEGIN
 IF Reset = '1' THEN
   V \leq A;
 ELSIF (Clock'EVENT AND Clock = '1') THEN
   CASE v IS
    WHEN A =>
     IF w = '0' THEN y \le A;
     ELSE y \le B;
     END IF;
     WHEN B =>
     IF w = 0 THEN y \le A;
     ELSE y \le B;
     END IF;
   END CASE;
 END IF:
END PROCESS;
```

FSM descrita segundo o Modelo de Mealy (2 processos)





FSM descrita segundo o Modelo de Mealy (2 processos)

