# RISC-V Implementação Monociclo

GEX 612 - Organização de Computadores

Prof. Luciano L. Caimi Icaimi@uffs.edu.br

#### Roteiro



Introdução

Busca da instrução

Instruções aritméticas

Instruções de acesso à memória


Instruções de Desvio

Combinando instruções

Bloco operativo completo

### Introdução: Arquitetura Multinível





### Introdução: RISC-V - ISA



#### Formato das Instruções:

		0.5							3	2-bit	RIS	SC-V	Instru	uctio	n Fo	rma	ts															
Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Register/register			f	unct7	7					rs2	2				rs1			1	funct	3			rd					o	рсо	de		
Immediate						imm	[11:0	]							rs1			1	unct	3			rd					o	pco	de		
Upper Immediate									i	mm[	31:1	2]											rd					o	рсо	de		
Store			im	m[11	:5]					rs2	2				rs1			1	funct	3		im	m[4	1:0]				o	рсо	de		
Branch	[12]			imm	[10:5	[]				rs2	2				rs1			1	unct	3	i	mm[	4:1]	]	[11]			o	рсо	de		
Jump	[20]					imm	[10:1	]				[11]			į	mm[	19:1	2]			Fi.		rd					O	рсо	de		

- opcode (7 bit): partially specifies which of the 6 types of instruction formats
- funct7 + funct3 (10 bit): combined with opcode, these two fields describe what operation to perform
- rs1 (5 bit): specifies register containing first operand
- . rs2 (5 bit): specifies second register operand
- · rd (5 bit):: Destination register specifies register which will receive result of computation

#### UFFS - Universidade Federal da Fronteira Sul - Organização de

# Introdução: RISC-V - modos de endereçamento


1. Immediate addressing



2. Register addressing



3. Base addressing, i.e., displacement addressing



4. PC-relative addressing



UFFS - Universidade Federal da Fronteira Sul - Organização de



- ISA simplificado contendo somente:
  - Instruções de referência a memória: lw, sw
  - Instruções lógico-aritméticas (formato R): add, sub, and
  - Instruções com constantes (formato I): addi, xori
  - Instruções de controle de fluxo: beq, j



- Implementação do Ciclo de Instrução Básico
  - 1) Busca de instruções da memória
  - 2) Decodifica a instrução a partir do OpCode
  - 3) Acessa o Banco de Registradores (BR) para ler os dados
  - 4) Executa a instrução
  - 5) Armazena o Resultado (na memória ou no BR)

### Introdução: RISC-V - ISA



#### Instruções RV32I

LUI	0110111	rd			imm[31:12]	
AUII	0010111	rd			imm[31:12]	
JAL	1101111	rd		9:12]	n[20]10:1 11 19	imn
JALI	1100111	rd	000	rs1	)]	imm[11:0
BEQ	1100011	imm[4:1 11]	000	rs1	rs2	imm[12 10:5]
BNE	1100011	imm[4:1 11]	001	rs1	rs2	imm[12 10:5]
BLT	1100011	imm[4:1 11]	100	rs1	rs2	imm[12 10:5]
BGE	1100011	imm[4:1 11]	101	rs1	rs2	imm[12 10:5]
	1100011	imm[4:1 11]	110	rs1	rs2	imm[12 10:5]
BGE	1100011	imm[4:1 11]	111	rs1	rs2	imm[12 10:5]
LB	0000011	rd	000	rs1		imm[11:0
LH	0000011	rd	001	rs1		imm[11:0
LW	0000011	rd	010	rs1		imm[11:0
LBU	0000011	rd	100	rs1		imm[11:0
LHU	0000011	rd	101 rd	rs1		imm[11:0
11 SB	0100011	imm[4:0]	000	rs1	rs2	imm[11:5]
SH	0100011	imm[4:0]	001	rs1	rs2	imm[11:5]
SW	0100011	imm[4:0]	010	rs1	rs2	imm[11:5]

ADDI	0010011	rd	000	rs1		nm[11:0]	in		
SLTI	0010011	rd	010	rs1		nm[11:0]	in		
SLTIU	0010011	rd	011	rs1		nm[11:0]	in		
XORI	0010011	rd	100	rs1		nm[11:0]	in		
ORI	0010011	rd	110	rs1		nm[11:0]	in		
ANDI	0010011	rd	111	rs1		nm[11:0]	in		
SLLI	0010011	rd	001	rs1	shamt	)	0000000		
SRLI	0010011	$_{\rm rd}$	101	rs1	shamt	)	0000000		
SRAI	0010011	$_{\rm rd}$	101	rs1	shamt	)	0100000		
ADD	0110011	$_{\rm rd}$	000	rs1	rs2	)	0000000		
SUB	0110011	$_{\rm rd}$	000	rs1	rs2	)	0100000		
SLL	0110011	$_{\rm rd}$	001	rs1	rs2	)	0000000		
SLT	0110011	rd	010	rs1	rs2	)	0000000		
SLTU	0110011	rd	011	rs1	rs2	)	0000000		
XOR.	0110011	rd	100	rs1	rs2	)	0000000		
SRL	0110011	rd	101	rs1	rs2	)	0000000		
SRA	0110011	$_{\rm rd}$	101	rs1	rs2	)	0100000		
OR	0110011	$_{\mathrm{rd}}$	110	rs1	rs2	)	0000000		
AND	0110011	$_{\rm rd}$	111	rs1	rs2	17.000	1725	)	0000000
FENCE	0001111	00000	000	00000	succ	pred	0000		
FENCE.	0001111	00000	001	00000	0000	0000	0000		
ECALL	1110011	00000	000	00000		000000000	000		
EBREAR	1110011	00000	000	00000	9	0000000001	000		
CSRRW	1110011	$^{\rm rd}$	001	rs1	- 1	csr			
CSRRS	1110011	rd	010	rs1	- 3	csr			
CSRRC	1110011	rd	011	rs1		csr			
CSRRWI	1110011	$_{\rm rd}$	101	zimm	- 8	csr			
CSRRSI	1110011	$_{\rm rd}$	110	zimm		csr			
CSRRCI	1110011	rd	111	zimm	- 3	csr			

UFFS - Universidade Federal da Fronteira Sul -



 Todas as instruções usam a ALU após a leitura dos registradores

Porque? Referência a memória!


Aritmética!

Controle de fluxo!

 Contador de Programa (PC) para endereçar instruções a serem executadas



Elementos de armazenamentos gatilhados na borda de subida do clock




- Valor é armazenado no final do ciclo de clock anterior e lido no início do clock seguinte
- Saída é igual ao valor armazenado no elemento (não é necessário permissão para ler o valor)

10



Visão Geral



UFFS - Universidade Federal da Fronteira Sul - Organização de


Address

Write

data



Banco de Registradores:




UFFS - Universidade Federal da Fronteira Sul - Organização de

# Busca da Instrução



- Três elementos são necessários para executar uma busca de instrução
  - o a memória onde estão armazenadas as instruções
  - o contador de programa (PC) para armazenar o endereço da instrução
  - um somador é necessário para calcular o endereço da próxima instrução



UFFS - Universidade Federal da Fronteira Sul - Organização de

# Busca da Instrução




- Lê Instrução na memória de programa e atualiza PC
  - O contador de programa (PC) contém o endereço da instrução a ser executada

O endereço da próxima instrução é obtido pela soma de 4 posições ao

contador de programa (PC)

instrucao ← [PC];

 $PC \leftarrow PC + 4$ 







#### Formatos das instruções do RISC-V

31	30 25	24 21	20	19	15 14	12 11 8	7	6 0	
f	unct7	rs	2	rs1	funct3	ro	i	opcode	Tipo R
	imm[11	1:0]		rs1	funct3	ro	i	opcode	Tipo I
									_
im	m[11:5]	rs	2	rs1	funct3	imm[	[4:0]	opcode	Tipo S
									_
imm[12]	imm[10:5]	rs	2	rs1	funct3	imm[4:1]	imm[11]	opcode	Tipo B
									_
		imm[3	1:12]			ro	i	opcode	Tipo U
									_
imm[20]	imm[10	0:1]	imm[11]	imi	m[19:12]	ro	i	opcode	Tipo J

### Instruções de formato R



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Register/register			fı	unct	7					rs2					rs1			f	unct	3			rd					op	ococ	le		
00000	000					rsí	2				rs	1			000	)			r	d				0	11(	01	11			Al	DJ	)
01000	000					rsi	2				rs	1			000	)			r	d				0	11(	01	11			SU	JE	3
00000	000					rsi	2				rs	1			001	1			r	d				0	11(	01	11		7	SI	$_{\rm L}$	
00000	000					rsí	2		T		rs	1			010	)			r	d				0	11(	01	11			SI	$\mathbf{T}$	
00000	000		A			rs2	2				rs	1			01	1			r	d				0	11(	01	11		1	SI	Т	U
00000	000					rsí	2		T		rs	1			100	)	T		r	d				0	11(	01	11		1	X	Ol	3
00000	000					rsí	2				rs	1			101	1			r	d				0	11(	01	11			SF	XI.	,
01000	000					rsí	2				rs	1			102	1			r	d				0	11(	01	11			SF	R.A	1
00000	000					rsí	2				rs	1	$\neg$		11(	)			r	d				0	11(	01	11		1	O]	R	
00000	000					rsi	2		$\top$		rs	1			11	1	$\top$		r	d		$\neg$		0	11(	01	11		1	Al	NJ	)

<MNE> rd, rs1, rs2 # reg[rd] ← reg[rs1] MNE reg[rs2]

UFFS - Universidade Federal da Fronteira Sul - Organização de


## Instruções de formato R



- Dois elementos são necessários para executar instruções de formato R (R-format)
  - o Banco de registradores para ler os operandos e armazenar o resultado da instrução

a Unidade Lógica/Aritmética (ALU) que será utilizada para executar as

instruções



31	25 24	20 19	15 14	12	11	7 6	0
funct7	rs2	2 r	s1 fu	nct3	rd	opco	de

## Instruções de formato R




- Caminho de dados do formato R (R-format)
  - A instrução contém o endereço de três registradores
  - Dois registradores são lidos e seus valores vão para a ULA
  - O resultado da operação na ULA é armazenado em um terceiro registrador

O controle da ULA determina a operação que será realizada (a partir

do código da instrução - Opcode)

rd ← rs1 operation rs2

31	25 24	20 19	15 14 1	2 11 7	6 0
funct7	rsi	2 rs1	funct3	rd	opcode






## Instruções de formato I




- Caminho de dados das instruções de formato I utilizam:
  - módulo de extensão de sinal (valor imediato presente na instrução)
  - banco de registradores (registrador de origem e destino
  - ALU (cálculo da instrução)



## Instruções de formato I

UFFS

- Caminho de dados para R-Format + I-Format
  - MUX inserido na 2ª entrada da ULA






### Instruções de acesso a memória




- Caminho de dados das instruções de acesso a memória utilizam:
  - memória de dados (onde o dado é lido ou escrito)
  - módulo de extensão de sinal (valor imediato presente na instrução)
  - banco de registradores (registrador apontador e registrador origem (SW) ou destino (LW)
  - ALU (cálculo do endereço de acesso)



### Instruções de acesso a memória: SW




- Caminho de dados para R-Format + I-Format + SW
  - Endereço de acesso é dado pela soma do registrador base (rs1) com a extensão de sinal (saída ImmGen)
  - Valor lido no BR é escrito na memória



### Instruções de acesso a memória: LW



- Caminho de dados para R-Format + I-Format + SW + LW
  - Endereço de acesso é dado pela soma do registrador base (rs1) com o deslocamento (saída ImmGen)
  - Valor lido na memória é escrito no BR conforme rd






## Instruções de desvio B-Format : BEQ



- Caminho de dados para Branch (beq)
  - Novo PC é calculado pela soma de PC atual com imm (deslocado)
- PC calculado só é transferido se rs1 é igual a rs2 Add Sum 25 24 20 19 15 14 12 11 imm[12] imm[11] imm[10:5] rs2 imm[4:1] opcode Shift rs1 funct3 left 1 Read **ALU** operation register 1 Instruction Read data 1 Read register 2 ALU Zero BEQ rs1, rs2, imm Registers Write register Read data 2 if (rs1 = rs2)Write data  $PC \leftarrow PC + (ImmGen(imm) << 1)$ RegWrite 32 Imm Gen

# Bloco operativo monociclo completo






29

# Bloco operativo monociclo completo






 Implementação monociclo básica



#### **Controle monociclo**






#### Controle da ULA


ALU control lines	Function
0000	AND
0001	OR
0010	add
0110	subtract

Instruction opcode	ALUOp	Operation	Funct7 field	Funct3 field	Desired ALU action	ALU control input
lw	00	load word	XXXXXXX	XXX	add	0010
sw	00	store word	XXXXXXX	XXX	add	0010
beq	01	branch if equal	XXXXXXX	XXX	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	AND	0000
R-type	10	or	0000000	110	OR	0001

### **Controle monociclo**

#### controle





		Memto-	_					
Instruction	ALUSTC	Reg	Write	Read	Write	Branch	ALUOp1	ALUOp0
R-format								_
lw								
sw								
beq								

#### **Controle monociclo**



#### controle

Instruction	ALUSTO	Memto- Reg	Reg- Write		Mem- Write	Branch	ALUOp1	ALUOp0
R-format	0	0	1	0	0	0	1	0
lw	1	1	1	1	0	0	0	0
sw	1	Х	0	0	1	0	0	0
beq	0	X	0	0	0	1	0	1

#### **Controle monociclo:**

#### Unidade de controle

LUI	0110111	rd			imm[31:12]	
AUIPC	0010111	rd			imm[31:12]	
JAL	1101111	rd		9:12]	n[20]10:1 11 19	imn
JALR	1100111	rd	000	rs1	)]	imm[11:0
BEQ	1100011	imm[4:1 11]	000	rs1	rs2	imm[12 10:5]
BNE	1100011	imm[4:1 11]	001	rs1	rs2	imm[12 10:5]
BLT	1100011	imm[4:1 11]	100	rs1	rs2	imm[12 10:5]
BGE	1100011	imm[4:1 11]	101	rs1	rs2	imm[12 10:5]
BLTU	1100011	imm[4:1 11]	110	rs1	rs2	imm[12 10:5]
BGEU	1100011	imm[4:1 11]	111	rs1	rs2	imm[12 10:5]
LB	0000011	rd	000	rs1	)]	imm[11:0
LH	0000011	rd	001	rs1	)	imm[11:0
LW	0000011	rd	010	rs1	oj l	imm[11:0
LBU	0000011	rd	100	rs1	oj l	imm[11:0
LHU	0000011	rd	101	rs1	of the state of th	imm 11:0
SB	0100011	imm[4:0]	000	rs1	rs2	imm[11:5]
SH	0100011	imm[4:0]	001	rs1	rs2	imm[11:5]
SW	0100011	imm[4:0]	010	rs1	rs2	imm[11:5]

1mm[11:0]			rs1	000	rei	0010011
imm[11:0]			rs1	010	rd	0010011
imm[11:0]			rs1	011	rd	0010011
imm[11:0]			rs1	100	rd	0010011
iı	mm[11:0]		rs1	110	rd	0010011
iı	mm[11:0]		rs1	111	rd	0010011
0000000	0	shamt	rs1	001	rd	0010011
0000000	0	shamt	rs1	101	rd	0010011
0100000	0	shamt	rs1	101	rd	0010011
0000000	0	rs2	rs1	000	rd	0110011
0100000	0	rs2	rs1	000	rd	0110011
0000000	0	rs2	rs1	001	rd	0110011
0000000	0	rs2	rs1	010	rd	0110011
0000000	0	rs2	rs1	011	rd	0110011
0000000	0	rs2	rs1	100	rd	0110011
0000000	0	rs2	rs1	101	rd	0110011
0100000	0	rs2	rs1	101	rd	0110011
0000000	0	rs2	rs1	110	rd	0110011
0000000	0	rs2	rs1	111	rd	0110011
0000	pred	succ	00000	000	00000	0001111
0000	0000	0000	00000	001	00000	0001111
000	0000000000		00000	000	00000	1110011
000000000001			00000	000	00000	1110011
	csr	1	rs1	001	rd	1110011
	csr	- 1	rs1	010	rd	1110011
	csr	- 9	rs1	011	rd	1110011
	csr		zimm	101	rd	1110011
CST CST			zimm	110	rd	1110011
			zimm	111	rd	1110011


Instruction		Memto- Reg			Mem- Write	Branch	ALUOp1	ALUOp0
R-format	0	0	1	0	0	0	1	0
lw	1	1	1	1	0	0	0	0
sw	1	Х	0	0	1	0	0	0
beg	0	X	0	0	0	1	0	1



#### **Controle monociclo:**



#### Unidade de controle




Instruction	ALUSrc	Memto- Reg				Branch	ALUOp1	ALUOp0
R-format	0	0	1	0	0	0	1	0
lw	1	1	1	1	0	0	0	0
sw	1	X	0	0	1	0	0	0
beg	0	X	0	0	0	1	0	1

UFFS - Universidade Federal da Fronteira Sul - Organização de

#### **Controle monociclo:**



#### Unidade de controle da ULA



						OFFS
Instruction opcode	ALUOp	Operation	Funct7 field	Funct3 field	Desired ALU action	ALU control input
W	00	load word	XXXXXXX	XXX	add	0010
sw	00	store word	XXXXXXX	XXX	add	0010
peq	01	branch if equal	XXXXXXX	XXX	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	AND	0000
R-type	10	or	0000000	110	OR	0001

