

Universidade Federal de São Carlos - UFSCar

Lorhan Sohaky de Oliveira Duda Kondo 740951

Experimento 04 - Implementação de um completo com 4 bits utilizando Verilog

Universidade Federal de São Carlos - UFSCar

Lorhan Sohaky de Oliveira Duda Kondo 740951

Experimento 04 - Implementação de um completo com 4 bits utilizando Verilog

Orientador: Fredy João Valente

Universidade Federal de São Carlos - UFSCar

Departamento de Computação

Ciência da Computação

Laboratório de Circuitos Digitais

São Carlos - SP 2017

Lista de ilustrações

Figura 1 – Ilustração de um meio somador	9
Figura 2 — Resultado da compilação do projeto inteiro	12
Figura 3 — Resultado da simulação da etapa 1	13
Figura 4 – Teste do circuito rodando na placa, no intervalo de 0-5	14
Figura 5 – Teste do circuito rodando na placa, no intervalo de 6-9	15
Figura 6 — Resultado da simulação da etapa 2	16
Figura 7 – Teste do circuito rodando na placa	۱7
Figura 8 – Simulação do projeto	۱7
Figura 9 — Resultado do testbench do projeto completo	18
Figura 10 – Execução do projeto na FPGA	19

Lista de tabelas

Tabela 1 –	Tabela verdade utilizada para chegar na expressão de cada um dos	
	segmentos.	7
Tabela 2 -	Tabela verdade de um meio somador	Ċ

Lista de abreviaturas e siglas

Sumário

1	RESUMO	6
2	DESCRIÇÃO DA EXECUÇÃO DO EXPERIMENTO	7
2.1	ETAPA 1 – Display de 7 segmentos	7
2.2	ETAPA 2 – Meio-somador 1 bit	8
2.3	ETAPA 3 – Meio-somador 4 bits	9
3	AVALIAÇÃO DOS RESULTADOS DO EXPERIMENTO	12
3.1	ETAPA 1 – Display de 7 segmentos	12
3.2	ETAPA 2 – Meio-somador 1 bit	15
3.3	ETAPA 3 – Meio-somador 4 bits	17
4	ANÁLISE CRÍTICA E DISCUSSÃO	20
	APÊNDICES	21
	APÊNDICE A – TESTBENCH MEIO-SOMADOR2	22
	APÊNDICE B – TESTBENCH MEIO-SOMADOR3	23
	APÊNDICE C – TESTBENCH SOMADOR COMPLETO 4 BITS .	24
	ANEXOS	25
	ANEXO A – DATASHEET DO COMPONENTE 7449	26

1 Resumo

O experimento tem o objetivo de entender como implementar um somador completo de 4 bits. Para tal, dividiu-se o experimento em 3 (três) etapas para facilitar o aprendizado.

A primeira etapa é para entender como utilizar um display de 7 (sete) segmentos, como dispositivo de saída do circuito, e como implementar algo similar ao componente $TTL\ 7449^1$.

A segunda etapa serve para entender como implementar um meio-somador de 1 (um) bit e a saída sendo apresentada em um display de 7 (sete) segmentos.

A terceira etapa tem o objetivo de implementar um somador completo de 4 (quatro) bits, tendo a saída apresentada em dois display de 7 (sete) segmentos.

Para mais detalhes sobre o TTL 7449 acesse o Apêndice A.

2 Descrição da execução do experimento

Para a realização deste experimento, foram utilizados o programa Quartus 13.0 SP 1 e a placa *Field Programmable Gate Array* - Arranjo de Portas Programáveis em Campo (FPGA) Cyclone II - EP2C20F484C7.

2.1 ETAPA 1 – Display de 7 segmentos

Para representar um número de 4 bits na placa, utilizou-se 4 switch, cada um representando um bit do número. Como um segmento do display pode ser acendido em mais de um número, motou-se uma expressão lógica para cada segmento do display.

Tabela 1 – Tabela verdade utilizada para chegar na expressão de cada um dos segmentos.

A (SW[4])	B (SW[3])	m C~(SW[2])	$\mid \mathrm{D} \; (\mathrm{SW}[1])$	Saída em base decimal
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

Para o segmento 0 montou-se a expressão

$$\overline{A}.\overline{B}.\overline{C}.D + \overline{A}.B.\overline{C}.\overline{D}$$

para o segmento 1 montou-se a expressão

$$\overline{A}.B.\overline{C}.D + \overline{A}.B.C.\overline{D}$$

para o segmento 2 montou-se a expressão

$$\overline{A}.\overline{B}.C.\overline{D}$$

para o segmento 3 montou-se a expressão

$$\overline{A}.B.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}.D + \overline{A}.B.C.D$$

para o segmento 4 montou-se a expressão

$$\overline{A}.D + \overline{A}.B.\overline{C} + \overline{B}.\overline{C}.D$$

para o segmento 5 montou-se a expressão

$$\overline{A}.\overline{B}.D + \overline{A}.C.D + \overline{A}.\overline{B}.C$$

para o segmento 6 montou-se a expressão

$$\overline{A}.\overline{B}.\overline{C} + \overline{A}.B.C.D$$

.

Com tais expressões, montou-se um módulo em Verilog conforme Listing 2.1.

```
module decodificacao ( A, B, C, D, h0, h1, h2, h3, h4, h5, h6);
input A, B, C, D;
output h0, h1, h2, h3, h4, h5, h6;

assign h0 = (~A&~B&~C&D) | (~A&B&~C&~D);
assign h1 = (~A&B&~C&D) | (~A&B&C&~D);
assign h2 = ~A&~B&C&~D;
assign h3 = (~A&B&~C&~D) | (~A&~B&~C&D) | (~A&B&C&D);
assign h4 = (~A&D) | (~A&B&~C&D) | (~B&~C&D);
assign h5 = (~A&~B&D) | (~A&C&D) | (~A&~B&C);
assign h6 = (~A&~B&C) | (~A&B&C&D);
```

Listing 2.1 – Módulo de decodificação.

Depois foram realizadas simulações e execução do circuito na placa FPGA.

2.2 ETAPA 2 – Meio-somador 1 bit

A operação aritmética mais simples é a soma de dois dígitos binários. Um circuito combinacional que implementa a adição de dois bits é chamado de meio-somador (half adder ou HAD). A Figura 1 ilustra um esquema de entradas e saída de um meio-somador. Um meio-somador de 1 bit deve respeitar a Tabela 2.

Figura 1 – Ilustração de um meio somador.



Tabela 2 – Tabela verdade de um meio somador.

\mathbf{A}	В	S (soma)	CarryOut
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

O circuito deve guardar o *CarryOut* (o "vai um") da soma, representando sua existência ou ausência através de um LED, ligando-o quando houver o carry, e mantendo-o desligado quando o carry não ocorrer.

Então montou-se o módulo de meio-somador, conforme Listing 2.2.

```
module meio_somador2 ( a, b, soma, cout);
  input a, b;
  output soma, cout;

assign soma = a ^ b;
  assign cout = a * b;
endmodule
```

Listing 2.2 – Módulo do meio somador.

2.3 ETAPA 3 – Meio-somador 4 bits

Foi montato o somador completo, ou seja, levando em consideração o "vai um", depois fez-se os testes. Por fim, dividiu-se o resultado em dois display conforme o Listing 2.3.

```
module meio_somador2 ( a, b, soma, cout);
input a, b;
output soma, cout;
```

```
assign soma = a \hat{b};
     assign cout = a * b;
endmodule
module meio_somador3 ( a, b, c, soma, cout);
     input a, b, c;
     output soma, cout;
   wire carry_1, carry_2, soma_1;
     meio_somador2 m1 ( a, b, soma_1, carry_1);
     {\tt meio\_somador2\ m2\ (soma\_1\,,\ c\,,\ soma\,,\ carry\_2\,)\,;}
   or o (cout, carry_1, carry_2);
endmodule
module somador_4_bits (a1, a2, b1, b2, c1, c2, d1, d2, soma1, soma2,
soma3, soma4, cout);
   input a1, a2, b1, b2, c1, c2, d1, d2;
   output soma1, soma2, soma3, soma4, cout;
   wire carry_1, carry_2, carry_3;
  meio_somador2 s1 ( a1, a2, soma1, carry_1);
   meio_somador3 s2 ( b1, b2, carry_1, soma2, carry_2);
   meio_somador3 s3 ( c1, c2, carry_2, soma3, carry_3);
   meio somador3 s4 (d1, d2, carry 3, soma4, cout);
endmodule
module separa ( A, B, C, D, E, z0, z1, z2, z3, z4);
   input A, B, C, D, E;
   assign z0 = (\sim A\&E) \mid (\sim B\&\sim C\&\sim D\&E);
   assign z1 = (A\&-B\&D) | (A\&-B\&-C\&-D) | (A\&-B\&-C\&-D);
   assign z2 = (\sim A\&\sim B\&C) \mid (\sim A\&C\&D) \mid (A\&\sim B\&\sim C\&\sim D);
   assign z3 = (ABBCCD) | (ABCBCDCE);
   assign z4 = (-A\&B\&D) | (-A\&B\&C) | (A\&-B\&-C\&-D) | (A\&-B\&-C\&-E);
endmodule
module decodificação (A, B, C, D, h0, h1, h2, h3, h4, h5, h6);
   input A, B, C, D;
```

```
output h0, h1, h2, h3, h4, h5, h6;
  assign h0 = (~A\&~B\&~C\&D) | (~A\&B\&~C\&~D);
  assign h1 = (\sim A\&B\&\sim C\&D) \mid (\sim A\&B\&C\&\sim D);
  assign h2 = A&-B&C&-D;
  assign h3 = (ABBCD) | (ABCD) | (ABBCD);
  assign h4 = (\sim A\&D) | (\sim A\&B\&\sim C) | (\sim B\&\sim C\&D);
  assign h5 = (\sim A\&\sim B\&D) \mid (\sim A\&\sim C\&D) \mid (\sim A\&\sim B\&C);
  assign h6 = (A\&-B\&-C) | (A\&B\&C\&D);
endmodule
module projeto (SW, HEX0, HEX1);
  input [7:0]SW;
  output [6:0] HEX0, HEX1;
  wire z0, z1, z2, z3, z4, z5, z6, z7;
  wire s1, s2, s3, s4, cout;
  somador_4_bits soma ( SW[0], SW[4], SW[1], SW[5], SW[2], SW[6], SW[6]
[3], SW[7], s1, s2, s3, s4, cout);
  separa s (cout, s4, s3, s2, s1, z0, z1, z2, z3, z4);
  assign z5 = 0;
  assign z6 = 0;
  assign z7 = 0;
  decodificação dec1 ( z3, z2, z1, z0, HEX0[0], HEX0[1], HEX0[2], HEX0
[3], HEX0[4], HEX0[5], HEX0[6]);
  decodificação dec2 ( 0, 0, 0, z4, HEX1[0], HEX1[1], HEX1[2], HEX1[3],
HEX1[4], HEX1[5], HEX1[6]);
endmodule
```

Listing 2.3 – Módulo do somador completo e suas dependências.

3 Avaliação dos resultados do experimento

Figura 2 – Resultado da compilação do projeto inteiro.

Flow Status	Successful - Mon Nov 13 14:49:27 2017
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Somador4Bits
Top-level Entity Name	projeto
Family	Cyclone II
Device	EP2C20F484C7
Timing Models	Final
Total logic elements	0 / 18,752 (0 %)
Total combinational functions	0 / 18,752 (0 %)
Dedicated logic registers	0 / 18,752 (0 %)
Total registers	0
Total pins	22 / 315 (7 %)
Total virtual pins	0
Total memory bits	0 / 239,616 (0 %)
Embedded Multiplier 9-bit elements	0 / 52 (0 %)
Total PLLs	0/4(0%)


3.1 ETAPA 1 – Display de 7 segmentos

Verificou-se, para todos os casos de entrada, que o valor previsto pela Tabela 1 como saída era válido, demonstrando sucesso na implementação do experimento. Isso pode ser visualizado tanto pela simulação, como na execução na placa.

out ----HEX0[0] В 0 out HEX0[1] B 0 out -HEX0[2] B 0 out ----HEX0[3] B 0 out — HEX0[4] B 0 out ----HEX0[5] B 0 out HEX0[6] B 1 SW[1] B 0 SW[2] B 0 SW[3] B 0 SW[4] B 0

Figura 3 – Resultado da simulação da etapa 1.












(b) Número 1



(c) Número 2



(d) Número 3





(e) Número 4

(f) Número 5

Figura 4 – Teste do circuito rodando na placa, no intervalo de 0-5.







(c) Número 8


(d) Número 9

Figura 5 – Teste do circuito rodando na placa, no intervalo de 6-9.

3.2 ETAPA 2 – Meio-somador 1 bit

Na etapa 2, o experimento demonstrou os resultados esperados, de acordo com a Tabela 2.

Figura 6 – Resultado da simulação da etapa 2.



Após o deploy na placa no kit DE1, o kit educacional da Altera, o circuito apresentou os resultados esperados, representando o resultado da soma no display de 7 segmentos HEX0, conforme Figura 7.





(a) Entrada 0 0



(b) Entrada 0 1

BBB0

DEL AUERA

(c) Entrada 10


(d) Entrada 1 1

Figura 7 – Teste do circuito rodando na placa.

3.3 ETAPA 3 – Meio-somador 4 bits

O resultado foi como o esperado, conforme pode ser visto na simulação, execução na placa e no testbench.

Figura 8 – Simulação do projeto.



								4	0001	_	0111	_	1000		0
								#							0
									0010				0110		0
								#	0010	+	0101	=	0111		0
								#	0011	+	0100	=	0111		0
								#	0011	+	0101	=	1000		0
								#	0010	+	0110	=	1000		0
								#			0111		1001		0
#		- 5	OMAD	OR (COMPLETO	1	bit								
#								#			0110		1001		0
#	A	+	В	=	Soma		Cout	#			0111		1010		0
#								#	0100	+	0000	=	0100		0
#	0000	+	0000	=	0000	- 1	0	#	0100	+	0001	=	0101		0
#			0001		0001	i	0	#	0101	+	0000	=	0101		0
#			0000		0001	i.	0	#	0101	+	0001	=	0110		0
#			0001		0010	i.	0	-	0100				0110		0
#			0010		0010	- 1	0		0100				0111		0
			0011			- 1									
#					0011	4	0		0101				0111		0
#			0010		0011	4	0		0101				1000	ı	0
#			0011		0100	- 1	0	#	0110	+	0000	=	0110		0
#			0000		0010		0	#	0110	+	0001	=	0111		0
#	0010	+	0001	=	0011		0	#	0111	+	0000	=	0111		0
#	0011	+	0000	=	0011		0	#	0111	+	0001	=	1000		0
#	0011	+	0001	=	0100		0	-	0110				1000	i	0
#	0010	+	0010	=	0100	1	0		0110				1001		0
#	0010	+	0011	=	0101	1	0								
#	0011	+	0010	=	0101	i	0	#			0010		1001		0
#			0011		0110	i.	0	#			0011		1010		0
#			0100		0100	÷	0	#	0100	+	0100	=	1000		0
#			0101		0101	÷	0	#	0100	+	0101	=	1001		0
						4		#	0101	+	0100	=	1001		0
#			0100		0101	- !	0	#	0101	+	0101	=	1010		0
#			0101		0110		0	#			0110		1010		0
#			0110		0110		0	#			0111		1011		ō
#			0111		0111		0	1 "	0101						0
#	0001	+	0110	=	0111		0	#	0101	_	0110	_	1011		٠
#	0101	+	0110	0 =	1011		1 0								
#		•	0111				1 0								
#			0100				i 0								
								#	0001				1111		0
#	0110						1 0	#	0001	+	1111	=	0000		1
#			0100		1011		1 0	#	0010	+	1100	=	1110		0
#	0111	. +	0103	1 =	1100		1 0	#	0010	+	1101	=	1111		0
#	0110	+	0110	0 =	1100		1 0	#			1100		1111		0
#	0110	+	0111	1 =	1101		1 0	#	0011		1101		0000		1
#	0111	+	0110	0 =			1 0	#	0010		1110		0000		i
#	0111				1110		i 0								
- 1 -								#			1111		0001		1
#			1000				1 0	#			1110		0001		1
#			1000		1001		0	#	0011	+	1111	=	0010		1
#			1000		1001		1 0	#	0100	+	1000	=	1100		0
#	0001	. +	1000	1 =	1010		1 0	#	0100	+	1001	=	1101		0
#	0000	+	1010	0 =	1010		1 0	#	0101		1000		1101		0
#			1013		1011		i 0	#			1001		1110		0
#			1010		1011		1 0	#			1010				0
- 1 -													1110		
#			1013		1100		1 0	#			1011		1111		0
#			1000				1 0	#			1010		1111		0
#	0010	+	1000	1 =	1011		1 0	#	0101	+	1011	=	0000		1
4	0011	+	1000	0 =	1011		1 0	#	0110	+	1000	=	1110		0




Figura 10 – Execução do projeto na FPGA.

Os testbench podem ser encontrados nos apêndices.

4 Análise crítica e discussão

Teve-se dificuldade para compreender o funcionamento do Verilog, como por exemplo laços de repetição , separação em módulo e simulação.



APÊNDICE A – Testbench meio-somador2

```
module meio_somador2_TB;
 integer a1, a2;
  wire soma, cout;
 meio_somador2 s(a1[0], a2[0], soma, cout);
  initial
  begin
    $display("\tMEIO SOMADOR\n");
    $display("A | B | Soma | Cout");
    $display("----");
    for ( a1 = 0; a1 < 2; a1 = a1+1) begin
     for ( a2 = 0; a2 < 2; a2 = a2+1) begin
       display("%x | %x | %x | %x | %x | 30, a1[0], a2[0], soma, cout);
     end
   end
  end
endmodule
```

Listing A.1 – Testbench do módulo meio-somador2.

APÊNDICE B – Testbench meio-somador3

```
module meio_somador3_TB;
           integer a1, a2, a3;
           wire soma, cout;
          meio_somador3 s( a1[0], a2[0], a3[0], soma, cout);
           initial
           begin
                      $display("\tSOMADOR COMPLETO 1 bit\n");
                      $\display("A | B | C | Soma | Cout");
                      $display("----");
                      for ( a1 = 0; a1 < 2; a1 = a1+1) begin
                                 for ( a2 = 0; a2 < 2; a2 = a2+1) begin
                                            for ( a3 = 0; a3 < 2; a3 = a3+1) begin
                                                       $\display(\"\%x | \%x | 
                       cout);
                                           end
                                end
                      end
           end
endmodule
```

Listing B.1 – Testbench do módulo meio-somador3.

APÊNDICE C – Testbench somador completo 4 bits

```
module Somador4Bits_TB;
         integer a1, a2, b1, b2, c1, c2, d1, d2;
         wire [3:0] soma;
         wire cout;
        somador_4_bits s( a1[0], a2[0], b1[0], b2[0], c1[0], c2[0], d1[0], d2[0],
                  soma[0], soma[1], soma[2], soma[3], cout);
         initial
         begin
                  $\display(\"\tSOMADOR COMPLETO 1 bit\n\");
                  display("A + B =
                                                                                                                                               Soma | Cout");
                  $display("-----
                  for ( d1=0; d1<2; d1=d1+1) begin
                            for (d2=0; d2<2; d2=d2+1) begin
                                      for (c1=0; c1<2; c1=c1+1) begin
                                               for (c2=0; c2<2; c2=c2+1) begin
                                                         for (b1=0; b1<2; b1=b1+1) begin
                                                                   for (b2=0; b2<2; b2=b2+1) begin
                                                                            for (a1=0; a1<2; a1=a1+1) begin
                                                                                      for (a2=0; a2<2; a2=a2+1) begin
                                                                                                                                                                                                                                                                                                                    | %x", d1
                                                                                               \frac{1}{2} display( \sqrt[m]{x}x^{2}x^{2} + \sqrt[m]{x}x^{2}x^{2} = \sqrt[m]{x}x^{2} = \sqrt[
                \begin{bmatrix} 0 \end{bmatrix}, \ c1 \begin{bmatrix} 0 \end{bmatrix}, \ b1 \begin{bmatrix} 0 \end{bmatrix}, \ a1 \begin{bmatrix} 0 \end{bmatrix}, \ d2 \begin{bmatrix} 0 \end{bmatrix}, \ c2 \begin{bmatrix} 0 \end{bmatrix}, \ b2 \begin{bmatrix} 0 \end{bmatrix}, \ a2 \begin{bmatrix} 0 \end{bmatrix}, \ soma \begin{bmatrix} 3 \end{bmatrix}, soma \begin{bmatrix} 2 \end{bmatrix}, 
               soma[1], soma[0], cout);
                                                                                     end
                                                                            end
                                                                  end
                                                        end
                                               end
                                      end
                            end
                  end
         end
endmodule
```


Listing C.1 – Testbench do módulo de somador completo 4 bits.




ANEXO A – *Datasheet* do componente 7449

The HD74LS49 features active-high outputs for driving lamp buffer. This circuit incorporates a direct blanking input. Segment identification and resultant displays are shown below. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions. It contains an overriding blanking input (BI) which can be used to control the lamp intensity by pulsing or to inhibit the output. Inputs and outputs are entirely compatible for use with TTL or DTL logic outputs.

■BLOCK DIAGRAM



PIN ARRANGEMENT



■ABSOLUTE MAXIMUM RATINGS

Item	Symbol	Ratings	Unit
Supply voltage	Vcc	7.0	V
Input voltage	Vin	7.0	V
Output current (off state)	IO(nff)	1	mΑ
Operating temperature range	Tupr	- 20 - + 75	°C
Storage temperature range	Tets	65~ + 150	Υ


EFUNCTION TABLE

		Inputs				Outputs							Note
Decimal or Function	D	C	В	A	ВІ	a	ь	С	d	ę	f	В	11016
0	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	L	
1	L	L	L	Н	Н	L	Н	Н	L	L	L	L	
2	L	L	Н	L	Н	Н	Н	L	Н	н	L	Н	
3	L	L	Н	Н	Н	Н	. н	н	Н	L	L	Н	
4	L	н	l.	L	н	L	Н	Н	L	L	н	Н	
5	I.	Н	L	Н	Н	Н	L	H	Н	L	Н	Н	
6	L	Н	Н	L	Н	L	L	H	Н	Н	Н	Н	
7	L	Н	Н	Н	Н	Н	Н	Н	L	L	L	L	
8	Н	L	L	L	Н	Н	Н	Н	H	H	H	Н	1
9	Н	L	L	Н	Н	Н	Н	Н	L	L	Н	Н	
10	Н	L	H	L,	Н	L	L	L	Н	H_		H	
11	Н	L	Н	Н	н	L	L	Н	Н	L	L	Н	
12	Н	Н	L	L	Н	L	Н	L	L	L	H	Н	
13	Н	н	L	Н	н	Н	L	L	Н	L	Н	Н	
14	Н	н	Н	L	Н	L	L	L	Н	Н	Н	Н	
15	Н	Н	Н	н	Н	L	L	L	L	L	L_	L	
BI	×	×	×	×	L	L	L	L	L	L	L	L	2

H; high level, L; low level, X; irrelevant

Notes: 1. The blanking input (BI) must be open or held at a high logic level when output functions 0 through 15 are desired.

2. When a low logic level is applied directly to the blanking input (BI), all segment outputs are low regardless of the level of any other input.



ELECTRICAL CHARACTERISTICS ($Ta = -20 \sim +75^{\circ}$)

Item	Symbol	Test Conditions	•	min	typ*	max	Unit
	VIH			2.0	-	-	V
Input voltage Output current Output voltage Input current	VIL		,		_	0.8	V
Output current	Іон	$V_{CC} = 4.75 \text{V}, V_{IH} = 2 \text{V}, V_{IL} = 0.8 \text{V}, V_{IL} = 0.8 \text{V}$	он=5.5 V	-	-	250	μΑ
		12 4 7511 12 037 17 0 037	IoL=4mA	-	-	0.4	v
	Vol	$V_{CC} = 4.75 \text{V}, V_{IH} = 2 \text{V}, V_{IL} = 0.8 \text{V}$	IoL = 8m A			0.5	V
	Ith	$V_{CC} = 5.25 \text{V}, V_I = 2.7 \text{V}$		_	_	20	μΑ
Input voltage Output current Output voltage Input current Supply current **	ItL	$V_{\rm CC} = 5.25 \text{V}, V_{\rm f} = 0.4 \text{V}$			_	-0.4	mA
	Iı	$V_{CC} = 5.25 \text{V}, V_I = 7 \text{V}$				0.1	mΑ
Supply current **	Icc	Vcc=5.25V			8	15	mΑ
Input clamp voltage	Vik	$V_{CC} = 4.75 \text{V}, I_{IN} = -18 \text{mA}$				-1.5	V


^{*} VCC=5V, Ta=25°C

ESWITCHING CHARACTERISTICS ($V_{CC} = 5V$, $T_a = 25^{\circ}C$)


Item	Symbol	A $C_L = 15 \text{pF}$, $R_L = 2 \text{k}\Omega$ BI $C_L = 15 \text{pF}$, $R_L = 6 \text{k}\Omega$		min	typ	max	Unit	
	` t₽LH	A	C. =15E. B. = 91.0		_	100		
Duran and an Arlam dina		CL=15pr, RL-2kM			100	ns		
Propagation delay time	iphl	- DI	C = 15.F P. = 51.0			100		
	tPLH BI	ı gı	CL = 15pr, RL - 0KM		_	100	ns	

TESTING METHOD

1) Test Circuit



Waveform




2) Testing Table


Tea-			Inputs				Outputs						
Item	BI	D	С	В	Α	а	b	С	ď	е	f	g	
	4.5V	GND	GND	GND	IN	OUT			OUT	OUT	OUT	_	
tpi.H	4.5V	GND	GND	4.5V	IN		_	OUT		OUT	-	_	
tPHL	4.5V	GND	4.5V	4.5V	IN	OUT	OUT	_	OUT	OUT	OUT	OUT	
	IN	GND	GND	GND	GND	OUT	OUT	OUT	OUT	OUT	OUT	_	

^{**} I_{CC} is measured with all outputs open and all inputs at 4.5 V.

Unit: mm









*Dimension including the plating thickness
Base material dimension

Hitachi Code	FP-14DA
JEDEC	_
EIAJ	Conforms
Weight (reference value)	0.23 g

Unit: mm





Hitachi Code	FP-14DN
JEDEC	Conforms
EIAJ	Conforms
Weight (reference value)	0.13 g

*Pd plating