


# Android 10 clock 接口使用说明书





# 文档履历

版本号	日期	制/修订人	内容描述
1.1	2020.2.28		





# 目录

1.	概述	]
	1.1 编写目的	]
	1.2 适用范围	]
	1.3 相关人员	1
2.	模块介绍	2
	2.1 模块功能介绍	2
	2.2 相关术语介绍	2
	2.3 源码结构介绍	2
	2.4 模块配置介绍	3
	2.4.1 kernel menuconfig 配置	3
	2.4.2 device tree 源码结构和路径	۷
	2.5 系统时钟结构	6
	2.6 模块时钟结构	12
3.	接口描述	14
	3.1 时钟 API 接口定义	14
	3.2 时钟 API 说明	14
	3.2.1 clk_get	14
	3.2.2 devm_clk_get	15
	3.2.3 clk_put	16
	3.2.4 of clk get(推荐使用)	17



3.2.5 clk_set_parent	18
3.2.6 clk_get_parent	18
3.2.7 clk_get_parent	19
3.2.8 clk_prepare	20
3.2.9 clk_enable	21
3.2.10 clk_prepare_enable(推荐使用)	22
3.2.11 clk_disable	23
3.2.12 clk_unprepare	24
3.2.13 clk_disable_unprepare	24
3.2.14 clk_get_rate	25
3.2.15 clk_set_rate	26
3.2.16 sunxi_periph_reset_assert	27
3.2.17 sunxi_periph_reset_deassert	28
4. Sample code	29
5. FAQ	30
5.1 常用 debug 方法说明	30
5.1.1 clk tree	30
5.1.1.1 clk debugfs	33
5.1.1.2 利用 sunxi_dump 读写相应寄存器	36
6. Declaration	38



# 1. 概述

# 1.1 编写目的

本文档对 Sunxi 平台的时钟管理接口使用进行详细的阐述,让用户明确掌握时钟操作的编程方法。

# 1.2 适用范围

本文档适用于Linux-4.9内核。

# 1.3 相关人员

本文档适用于所有需要开发设备驱动的人员。



# 2. 模块介绍

时钟管理模块是 linux 系统为统一管理各硬件的时钟而实现管理框架,负责所有模块的时钟调节和电源管理。

# 2.1 模块功能介绍

时钟管理模块主要负责处理各硬件模块的工作频率调节及电源切换管理。一个硬件模块要正常工作,必须先配置好硬件的工作频率、打开电源开关、总线访问开关等操作,时钟管理模块为设备驱动提供统一的操作接口,使驱动不用关心时钟硬件实现的具体细节。

# 2.2 相关术语介绍

- 晶振: 晶体振荡器的简称, 晶振有固定的振荡频率, 如 32K/24MHz 等, 是芯片所有时钟的源头。
- PLL: 锁相环, 利用输入信号和反馈信号的差异提升频率输出。
- 时钟:驱动数字电路运转时的时钟信号。芯片内部的各硬件模块都需要时序控制,因此理解时钟信号对于底层编程非常重要。

# 2.3 源码结构介绍

CCU 的源码结构如下图所示:



, 侵权必究

2



```
|-- clk-cpu.h
       |-- clk-cpu.c
       |-- clk-debugfs.h
       |-- clk-debugfs.c
       |-- clk-sunxi.h
       |-- clk-sunxi.c
       |-- clk-sun50iw10.c
       |-- clk-sun50iw10.h
       `-- clk-sun50iw10 tbl.c
    |-- clk.c
     |-- clk-devres.c
  | |-- clk-conf.c
  | |-- clkdev.c
  | |-- clk-divider.c
  | |-- clk-fixed-factor.c
    `-- clk-fixed-rate.c
`-- include
  `-- linux
     -- clk.h
     |-- clkdev.h
     |-- clk-provider.h
     `-- clk
       |-- clk-conf.h
        `-- sunxi.h
sunxi目录下各文件说明:
clk-factors.c/clk-factors.h: 针对PLLx等系统时钟(以HOSC为source)的公用代码。
clk-periph.c/clk-periph.h: 针对各模块时钟的公用代码。
clk-cpu.c/clk-cpu.h:针对cpu时钟的代码。
clk-sun50iw10.c/clk-sun50iw10.h/clk-sun50iw10_tbl.c: 具体平台的驱动实现。
clk-debugfs.c/clk-debugfs.h: 针对debugfs的调试接口。
clk-sunxi.c/clk-sunxi.h:针对sunxi平台的时钟公用代码。
```

# 2.4 模块配置介绍

## 2.4.1 kernel menuconfig 配置

在 sunxi 平台上,目前 clk 驱动是依赖 CONFIG\_ARCH\_SUNXI 这个宏的,因此在内核 menuconfig 菜单下,目前没有提供配置菜单

,侵权必究

3



## 2.4.2 device tree 源码结构和路径

- 设备树文件的配置是该 SoC 所有方案的通用配置,对于 ARM64 cpu 而言,设备树 (以 sun50iw10p1 为例)的路径为: kernel/linux-4.9/arch/arm64/boot/dts/sunxi/sun50iw10p1-clk.dtsi。
- 设备树文件的配置是该 SoC 所有方案的通用配置,对于 ARM32 cpu 而言,设备树 (以 sun8iw16p1 为例)的路径为: kernel/linux-4.9/arch/arm/boot/dts/sun8iw16p1-clk.dtsi。
- 板级设备树 (board.dts) 路径: /device/config/chips/a100/configs/b3/board.dts

device tree 的源码结构关系如下:

```
board.dts
|-----sun50iw10p1.dtsi
|-----sun50iw10p1-pinctrl.dtsi
|-----sun50iw10p1-clk.dtsi
```

#### 主要 device tree 配置方式。

```
clocks {
  compatible = "allwinner,clk-init";
  device_type = "clocks";
  \#address-cells = <2>;
  \#size-cells = <2>;
  ranges;
  reg = <0x0 \ 0x03001000 \ 0x0 \ 0x1000>, /*cpux space*/
      <0x0 0x07010000 0x0 0x400>, /*cpus space*/
      <0x0 0x07000000 0x0 0x4>;
/* register fixed rate clock
*该类时钟频率固定,无法修改
    clk_losc: losc {
       \#clock-cells = <0>;
       compatible = "allwinner, fixed-clock";
       clock-frequency = <32768>;
      clock-output-names = "losc";
    };
    clk_iosc: iosc {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-clock";
       clock-frequency = <16000000>;
       clock-output-names = "iosc";
```



```
};
/* register allwinner,pll-clock
*系统pll的时钟,可以通过clk句柄修改频率
    clk_pll_cpu: pll_cpu {
       \#clock-cells = <0>;
       compatible = "allwinner,pll-clock";
       lock-mode = "new";
       clock-output-names = "pll_cpu";
    };
/* register fixed factor clock
 *fix factor类型的时钟,跟随父时钟变化,不能通过clk句柄修改频率
  clk\_pll\_periph0x2: pll\_periph0x2~\{
    \#clock-cells = <0>;
    compatible = "allwinner,fixed-factor-clock";
    clocks = <&clk_pll_periph0>;
    clock-mult = <2>;
    clock-div = <1>;
    clock-output-names = "pll_periph0x2";
  clk_pll_periph0x4: pll_periph0x4 {
    \#clock-cells = <0>;
    compatible = "allwinner,fixed-factor-clock";
    clocks = <&clk_pll_periph0>;
    clock-mult = <4>;
    clock-div = <1>;
    clock-output-names = "pll_periph0x4";
  };
/* register allwinner,cpu-clock
*cpu时钟
  clk_cpu: cpu {
    \#clock-cells = <0>;
    compatible = "allwinner,cpu-clock";
    clock-output-names = "cpu";
  };
/* register allwinner,periph-clock
*外设时钟
  clk_axi: axi {
    \#clock-cells = <0>;
    compatible = "allwinner,periph-clock";
    clock-output-names = "axi";
  clk cpuapb: cpuapb {
    \#clock-cells = <0>;
```



```
compatible = "allwinner,periph-clock";
clock-output-names = "cpuapb";
};
...
```

# 2.5 系统时钟结构

系统时钟主要是指一些源时钟,为其它硬件模块提供时钟源输入。系统时钟一般为多个硬件模块共享,不允许随意调节。




图 1: 系统时钟结构图

系统上一般只有两个时源头: 低频晶振(LOSC)32KHz 和高频晶振(HOSC)24MHz, 系统在 HOSC 的基础上, 增加一些锁相环电路, 实现更高的时钟频率输出。为了便于控制一些模块的时钟频率, 系统对时钟源进行了分组, 实现较多的锁相环电路, 以实现分路独立调节。由于 CPU、总线的时



钟比较特殊,其工作时钟也经常会输出作为某些其它模块的时钟源,因此,我们也将此类时钟归结为系统时钟。其结构图如下:




图 2: 总线时钟结构图

以 sun50iw10p1 平台为例, 定义系统时钟源的设备树文件为 sun50iw10p1-clk.dtsi, 其中 pll 的定义如下:

```
/* register allwinner,pll-clock */
    clk_pll_cpu: pll_cpu {
       \#clock-cells = <0>;
       compatible = "allwinner,pll-clock";
       lock-mode = "new";
       clock-output-names = "pll_cpu";
    };
    clk_pll_ddr: pll_ddr {
       \#clock-cells = <0>;
       compatible = "allwinner,pll-clock";
       lock-mode = "new";
       clock-output-names = "pll_ddr";
    clk_pll_periph0: pll_periph0 {
       \#clock-cells = <0>;
       compatible = "allwinner,pll-clock";
       assigned-clock-rates = <600000000>;
       lock-mode = "new";
       clock-output-names = "pll_periph0";
    };
```



```
clk_pll_periph1: pll_periph1 {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  assigned-clock-rates = <600000000>;
  lock-mode = "new";
  clock-output-names = "pll_periph1";
};
clk_pll_gpu: pll_gpu {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  lock-mode = "new";
  clock-output-names = "pll_gpu";
clk_pll_video0x4: pll_video0x4 {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  lock-mode = "new";
  clock-output-names = "pll_video0x4";
clk_pll_video1x4: pll_video1x4 {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  lock-mode = "new";
  clock-output-names = "pll_video1x4";
clk_pll_video2: pll_video2 {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  lock-mode = "new";
  assigned-clocks = <&clk_pll_video2>;
  assigned-clock-rates = <336000000>;
  clock-output-names = "pll_video2";
clk_pll_video3: pll_video3 {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  lock-mode = "new";
  assigned-clocks = <&clk pll video3>;
  assigned-clock-rates = <300000000>;
  clock-output-names = "pll_video3";
};
clk_pll_ve: pll_ve {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
  device_type = "clk_pll_ve";
  lock-mode = "new";
  /*assigned-clock-rates = <??>*/
  clock-output-names = "pll_ve";
};
clk_pll_com: pll_com {
  \#clock-cells = <0>;
  compatible = "allwinner,pll-clock";
```



```
assigned-clocks = <&clk_pll_com>;
       assigned-clock-rates = <600000000>;
       lock-mode = "new";
       clock-output-names = "pll_com";
    };
    clk_pll_audiox4: pll_audiox4 {
       \#clock-cells = <0>;
       compatible = "allwinner,pll-clock";
       assigned-clocks = <&clk pll audiox4>;
       assigned-clock-rates = <98304000>;
       lock-mode = "new";
       clock-output-names = "pll_audiox4";
    };
/* register fixed factor clock*/
    clk_pll_periph0x2: pll_periph0x2 {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-factor-clock";
       clocks = <&clk_pll_periph0>;
       clock-mult = <2>;
       clock-div = <1>;
       clock-output-names = "pll_periph0x2";
    };
    clk_pll_periph0x4: pll_periph0x4 {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-factor-clock";
       clocks = <&clk_pll_periph0>;
       clock-mult = <4>;
       clock-div = <1>;
       clock-output-names = "pll_periph0x4";
    clk_periph32k: periph32k {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-factor-clock";
       clocks = <&clk_pll_periph0>;
       clock-mult = <2>;
       clock-div = <36621>;
       clock-output-names = "periph32k";
    clk_pll_periph1x2: pll_periph1x2 {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-factor-clock";
       clocks = <&clk_pll_periph1>;
       clock-mult = <2>;
       clock-div = <1>;
       clock-output-names = "pll_periph1x2";
    clk_pll_comdiv5: pll_comdiv5 {
       \#clock-cells = <0>;
       compatible = "allwinner,fixed-factor-clock";
       clocks = <&clk pll com>;
       clock-mult = <1>;
```



```
clock-div = <5>;
  clock-output-names = "pll_comdiv5";
};
clk_pll_audiox8: pll_audiox8 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_audiox4>;
  clock-mult = <2>;
  clock-div = <1>;
  clock-output-names = "pll_audiox8";
clk_pll_audio: pll_audio {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_audiox4>;
  clock-mult = <1>;
  clock-div = <4>;
  clock-output-names = "pll_audio";
clk_pll_audiox2: pll_audiox2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_audiox4>;
  clock-mult = <1>;
  clock-div = <2>;
  clock-output-names = "pll_audiox2";
};
clk_pll_video0: pll_video0 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video0x4>;
  clock-mult = <1>;
  clock-div = <4>;
  clock-output-names = "pll_video0";
};
clk_pll_video0x2: pll_video0x2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video0x4>;
  clock-mult = <1>;
  clock-div = <2>;
  clock-output-names = "pll_video0x2";
clk_pll_video1: pll_video1 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video1x4>;
  clock-mult = <1>;
  clock-div = <4>;
  clock-output-names = "pll video1";
};
```



```
clk_pll_video1x2: pll_video1x2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video1x4>;
  clock-mult = <1>;
  clock-div = <2>;
  clock-output-names = "pll_video1x2";
clk_pll_video2x2: pll_video2x2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video2>;
  clock-mult = <2>;
  clock-div = <1>;
  clock-output-names = "pll_video2x2";
};
clk_pll_video2x4: pll_video2x4 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video2>;
  clock-mult = <4>;
  clock-div = <1>;
  clock-output-names = "pll_video2x4";
clk_pll_video3x2: pll_video3x2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video3>;
  clock-mult = <2>;
  clock-div = <1>;
  clock-output-names = "pll_video3x2";
};
clk_pll_video3x4: pll_video3x4 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_pll_video3>;
  clock-mult = <4>;
  clock-div = <1>;
  clock-output-names = "pll_video3x4";
clk_hoscd2: hoscd2 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_hosc>;
  clock-mult = <1>;
  clock-div = <2>;
  clock-output-names = "hoscd2";
clk_osc48md4: osc48md4 {
  \#clock-cells = <0>;
  compatible = "allwinner,fixed-factor-clock";
  clocks = <&clk_osc48m>;
```



```
clock-mult = <1>;
    clock-div = <4>;
    clock-output-names = "osc48md4";
};
clk_pll_periph0d6: pll_periph0d6 {
    #clock-cells = <0>;
    compatible = "allwinner,fixed-factor-clock";
    clocks = <&clk_pll_periph0>;
    clock-mult = <1>;
    clock-div = <6>;
    clock-output-names = "pll_periph0d6";
};
...
```

各 PLL 的分工如下:

pll cpu 只作为 CPU 的时钟源,不作他用。

pll audio 只作为音频模块(如 codec、iis、spdif 等)的时钟源,不作他用。

pll video\* 一般作为显示相关模块(如 de、csi、hdmi 等)的时钟源。

pll de 一般作为 de 的时钟源

pll\_ve 一般只作为视频解码模块(ve)的时钟源。

pll\_com 目前只用于 audio

pll\_ddr0、pll\_ddr1 一般只作为 DDR 的时钟源。

hosc 用作一些外设接口模块(如 nand、sdmmc、usb 等)的时钟源。

pll\_gpu 一般只作为 GPU 模块的时钟源。

pll\_periph0、pll\_periph1 是两个通用时钟源,可以为多个模块共享。

## 2.6 模块时钟结构

模块时钟主要是针对一些具体模块(如: gpu、de),在时钟频率配置、电源控制、访问控制等方面进行管理。一个典型的模块如下图所示,包含 module gating、ahb gating、dram gating,以及 reset 控制。要想一个模块能够正常工作,必须在这几个方面作好相关的配置。






图 3: 模块时钟结构图

硬件设计时,为每个硬件模块定义好了可选的时钟源(有些默认使用总线的工作时钟作时钟源),时钟源的定义如上节所述,模块只能在相关可能的时钟源间作选择。模块的电源管理体现在两个方面:模块的时钟使能和模块控制器复位,相关驱动需要通过以下所列的时钟进行控制。以 sun50iw10p1 平台为例,模块时钟 sun50iw10p1-clk.dtsi 清单如下:

```
clk_cpu: cpu {
    #clock-cells = <0>;
    compatible = "allwinner,cpu-clock";
    clock-output-names = "cpu";
};

其他类似的还有: clk_axi、clk_cpuapb、clk_psi、clk_ahb1、clk_ahb2、clk_ahb3、clk_apb1、clk_apb2、clk_ce、clk_dma、clk_hstimer、clk_avs、clk_dbgsys、clk_pwm、clk_sdram、clk_nand0、clk_nand1、clk_sdmmc1_mod、clk_sdmmc1_bus、clk_sdmmc1_rst、clk_uart0、clk_uart1、clk_uart2、clk_uart3、clk_twi0、clk_twi1、clk_spi0、clk_spi1、clk_gpadc、clk_ths、clk_i2s0: i2s0、clk_dmic、clk_mad、clk_ledc、clk_pio、clk_losc_out、clk_losc_ext ...
```

, 侵权必究

13



# 3. 接口描述

Linux 系统为时钟管理定义了标准的 API 接口, 详见内核接口头文件《include/linux/clk.h》。

# 3.1 时钟 API 接口定义



#include linux/clk.h>

Linux 系统为时钟管理定义了一套标准和 API 接口, Sunxi 平台的时钟 API 遵循该 API 规范。

# 3.2 时钟 API 说明

# 3.2.1 clk\_get

PROTOTYPE

struct clk \*clk\_get(struct device \*dev, const char \*id);

#### ARGUMENTS

dev: 申请时钟的设备句柄;

id: 要申请的时钟名;

#### RETURNS



如果申请时钟成功,返回时钟句柄,否则返回 NULL。

#### • DESCRIPTION

该函数用于申请指定时钟名的时钟句柄, 所有的时钟操作都基于该时钟句柄来实现。

#### • DEMO

```
//打开" nand" 的时钟句柄
h_nand = clk_get(NULL, "nand");
if(!h_nand) {
    printk("try to get nand clock failed!\n");
    ......
}
```

## 3.2.2 devm\_clk\_get

#### • PROTOTYPE

struct clk \*devm\_clk\_get(struct device \*dev, const char \*id);

#### • ARGUMENTS

dev: 申请时钟的设备句柄;

id: 要申请的时钟名;

#### • RETURNS

如果申请时钟成功,返回时钟句柄,否则返回 NULL。

#### • DESCRIPTION



该函数用于申请指定时钟名的时钟句柄,所有的时钟操作都基于该时钟句柄来实现。和 clk\_get 的区别在于:一般用在 driver 的 probe 函数里申请时钟句柄,而当 driver probe 失败或者 driver remove 时,driver 会自动释放对应的时钟句柄(即相当于系统自动调用 clk put)

#### • DEMO

```
//打开 "sdmmc0" 的时钟句柄
struct clk *sdmmc_clk
sdmmc_clk = devm_clk_get(&pdev->dev, "hosc");
if(!h_hosc) {
    printk("try to get hosc clock failed!\n");
    ......
}
```

## 3.2.3 clk\_put

#### • PROTOTYPE

void clk\_put(struct clk \*clk);

#### • ARGUMENTS

clk: 待释放的时钟句柄;

#### RETURNS

无。

#### • DESCRIPTION

该函数用于释放成功申请到的时钟句柄, 当不再使用时钟时, 需要释放时钟句柄。

#### • DEMO



//释放h\_hosc时钟句柄 clk\_put(h\_nand);

# 3.2.4 of\_clk\_get(推荐使用)

• PROTOTYPE

struct clk \*of\_clk\_get(struct device\_node \*np, int index)

#### • ARGUMENTS

np: 设备的 device\_node

index: 在 dts 中的索引值

#### • RETURNS

如果申请时钟成功, 返回时钟句柄, 否则返回 NULL。

#### • DESCRIPTION

获取设备的时钟。

#### • DEMO

```
sw_uport->mclk = of_clk_get(np, 0); //用序号0访问设定的唯一uart1 clk

if (IS_ERR(sw_uport->mclk)) {
    SERIAL_MSG("uart%d error to get clk\n", pdev->id);
    return -EINVAL;
}
```



# 3.2.5 clk\_set\_parent

• PROTOTYPE

int clk\_set\_parent(struct clk \*clk, struct clk \*parent)

#### • ARGUMENTS

clk: 待操作的时钟句柄;

parent: 父时钟的时钟句柄;

#### • RETURNS

如果设置父时钟成功,返回0;否则,返回-1。

#### • DESCRIPTION

该函数用于设定指定时钟的父时钟, 即将 parent 作为 clk 的时钟源。

#### • DEMO

```
//设置nand的父时钟为的hosc
if(clk_set_parent(h_nand, h_hosc)) {
    printk( "try to set parent of nand to hosc failed!\n");
    ......
}
```

## 3.2.6 clk\_get\_parent

• PROTOTYPE



struct clk \* clk\_get\_parent(struct clk \*clk);

#### • ARGUMENTS

clk: 待操作的时钟句柄;

#### • RETURNS

如果获取父时钟成功,返回父时钟句柄;否则,返回-1。

#### • DESCRIPTION

该函数用于获取指定时钟的父时钟。

#### • DEMO

```
//获取nand的父时钟
Struct clk* hparent;
hparent = clk_get_parent(h_nand);
if(IS_ERR(hparent)) {
    printk("try to getparent of nand failed!\n");
    ......
}
```

# 3.2.7 clk\_get\_parent

#### • PROTOTYPE

struct clk \* clk\_get\_parent(struct clk \*clk);



#### • ARGUMENTS

clk: 待操作的时钟句柄;

#### • RETURNS

如果获取父时钟成功,返回父时钟句柄;否则,返回-1。

#### • DESCRIPTION

该函数用于获取指定时钟的父时钟。

#### • DEMO

```
//获取nand的父时钟

struct clk* hparent;
hparent = clk_get_parent(h_nand);
if(IS_ERR(hparent)) {
    printk( "try to getparent of nand failed!\n" );
    ......
}
```

# 3.2.8 clk\_prepare

#### • PROTOTYPE

int clk\_prepare(struct clk \*clk);

#### • ARGUMENTS

clk: 待操作的时钟句柄;



#### • RETURNS

如果时钟 prepare 成功,返回 0;否则,返回-1。

#### • DESCRIPTION

该函数用于 prepare 指定的时钟 (Note: 旧版本 kernel 的 clk\_enable 在新 kernel 中分解成不可在原子上下文调用的 clk\_prepare (该函数可能睡眠) 和可以在原子上下文调用的 clk\_enable。而 clk\_prepare\_enable 则同时完成 prepare 和 enable 的工作,只能在可能睡眠的上下文调用该 API)

#### • DEMO

```
//prepare nand时钟
if(clk_prepare(h_nand)) {
    printk("try to prepare nand failed!\n");
    ......
}
```

## 3.2.9 clk enable

#### PROTOTYPE

int clk\_enable(struct clk \*clk);

#### ARGUMENTS

clk: 待操作的时钟句柄;

#### • RETURNS

如果时钟使能成功,返回0;否则,返回-1。



• DESCRIPTION 该函数用于使能指定的时钟。(Note: 旧版本 kernel 的 clk\_enable 在新 kernel 中分解成不可在原子上下文调用的 clk\_prepare(该函数可能睡眠)和可以在原子上下文调用的 clk\_enable。因此在 clk\_enable 之前至少调用了一次 clk\_prepare, 也可用 clk\_prepare\_enable 同时 完成 prepare 和 enable 的工作,只能在可能睡眠的上下文调用该 API)

• DEMO

```
//使能nand时钟
if(clk_enable(h_nand)) {
    printk("try to enable nand failed!\n");
    ......
}
```

## 3.2.10 clk\_prepare\_enable (推荐使用)

PROTOTYPE

int clk\_prepare\_enable(struct clk \*clk);

#### ARGUMENTS

clk: 待操作的时钟句柄;

#### RETURNS

如果时钟使能成功,返回0;否则,返回-1。

#### DESCRIPTION

该函数用于 prepare 并使能指定的时钟。(Note: 旧版本 kernel 的 clk\_enable 在新 kernel 中分解成不可在原子上下文调用的 clk\_prepare (该函数可能睡眠) 和可以在原子上下文调用的 clk\_enable,clk\_prepare\_enable 同时完成 prepare 和 enable 的工作,只能在可能睡眠的上下文调用该API)



#### • DEMO

```
//使能nand时钟

if(clk_prepare_enable(h_nand)) {
    printk("try to prepare_enable nand failed!\n");
    ......
}
```

# 3.2.11 clk\_disable

• PROTOTYPE

void clk\_disable(struct clk \*clk);

#### • ARGUMENTS

clk 待操作的时钟句柄;

RETURNS

无。

#### • DESCRIPTION

该函数用于关闭指定的时钟。

• DEMO

//关闭*nand*时钟 clk\_disable(h\_nand);



## 3.2.12 clk\_unprepare

• PROTOTYPE

void clk\_unprepare(struct clk \*clk);

#### • ARGUMENTS

clk: 待操作的时钟句柄;

• RETURNS

无。

#### • DESCRIPTION

该函数用于释放指定的时钟 prepare 动作。(Note: 旧版本 kernel 的 clk\_disable 在新 kernel 中分解成可以在原子上下文调用的 clk\_disable 和不可在原子上下文调用的 clk\_unprepare(该函数可能睡眠)和,clk\_disable\_unprepare 同时完成 disable 和 unprepare 的工作,只能在可能睡眠的上下文调用该 API)

• DEMO

//关闭*nand*时钟 clk\_disable(h\_nand);

## 3.2.13 clk\_disable\_unprepare

• PROTOTYPE



void clk\_disable\_unprepare(struct clk \*clk);

#### • ARGUMENTS

clk: 待操作的时钟句柄;

• RETURNS

无。

#### • DESCRIPTION

该函数用于关闭指定的时钟并且释放指定的时钟的 prepare 工作。(Note: 旧版本 kernel 的 clk\_disable 在新 kernel 中分解成可以在原子上下文调用的 clk\_disable 和不可在原子上下文调用的 clk\_unprepare (该函数可能睡眠)和,clk\_disable\_unprepare 同时完成 disable 和 unprepare 的工作,只能在可能睡眠的上下文调用该 API)

#### • DEMO

//关闭*nand*时钟 clk\_disable\_unprepare(h\_nand);

## 3.2.14 clk\_get\_rate

• PROTOTYPE

unsigned long clk\_get\_rate(struct clk \*clk);



#### • ARGUMENTS

clk: 待操作的时钟句柄;

#### • RETURNS

指定时钟的当前频率值。

#### • DESCRIPTION

该函数用于获取指定时钟当前的频率, 无论时钟是否已经使能。

#### • DEMO

//获取hosc的时钟频率 unsigned long rate; rate = clk\_get\_rate(h\_hosc); printk( "rate of hosc is:%ld", rate);

# 3.2.15 clk\_set\_rate

#### • PROTOTYPE

int clk\_set\_rate(struct clk \*clk, unsigned long rate);

#### • ARGUMENTS

clk: 待操作的时钟句柄;

rate: 时钟的目标频率值,以Hz为单位;



#### • RETURNS

如果设置时钟频率成功,返回0;否则,返回-1。

#### • DESCRIPTION

该函数用于设置指定时钟的频率。

#### • DEMO

```
//设置nand时钟的频率
unsigned long rate;
rate =clk_get_rate(h_hosc);
if(clk_set_rate(h_nand, rate/2)) {
    printk( "set nand clock freq to 1/2 of hosc failed!\n" );
}
```

# 3.2.16 sunxi\_periph\_reset\_assert

• PROTOTYPE

void sunxi\_periph\_reset\_assert(struct clk \*c);

#### • ARGUMENTS

c: 待 assert 的时钟句柄;

#### • RETURNS

设置模块的 assert 状态成功, 返回 0; 否则, 返回-1。



#### • DESCRIPTION

该函数用于设置指定时钟的 assert 状态 (相当于旧版本的 reset)。

• DEMO

# 3.2.17 sunxi\_periph\_reset\_deassert

• PROTOTYPE

 $void \ sunxi\_periph\_reset\_deassert(struct \ clk \ *c);$ 

#### • ARGUMENTS

c: 待 deassert 的时钟句柄;

#### • RETURNS

设置 deassert 的复位状态成功,返回 0;否则,返回-1。

#### • DESCRIPTION

该函数用于设置指定时钟的 deassert 状态。

#### • DEMO



# 4. Sample code

以 spi 模块的时钟处理部分作为 demo 分析:

```
static int sunxi_spi_clk_init(struct sunxi_spi *sspi, u32 mod_clk)
  int ret = 0:
  long rate = 0;
  /* 获取index = 0的clk句柄 */
  sspi->pclk = of_clk_get(sspi->pdev->dev.of_node, 0);
  /* 对clk句柄的有效性进行判断 */
  if (IS ERR OR NULL(sspi->pclk)) {
    SPI\_ERR("[spi-\%d]\ Unable\ to\ acquire\ module\ clock\ '\%s',\ return\ \%x\n",
      sspi->master->bus_num, sspi->dev_name, PTR_RET(sspi->pclk));
    return -1;
  /* 获取index = 1的clk句柄并判断有效性 */
  sspi->mclk = of clk get(sspi->pdev->dev.of node, 1);
  if (IS ERR OR NULL(sspi->mclk)) {
    SPI_ERR("[spi-%d] Unable to acquire module clock '%s', return %x\n",
      sspi->master->bus_num, sspi->dev_name, PTR_RET(sspi->mclk));
    return -1;
  /* 设置clk的父时钟并判断有效性 */
  ret = clk set parent(sspi->mclk, sspi->pclk);
  if (ret != 0) {
    SPI_ERR("[spi-%d] clk_set_parent() failed! return %d\n",
      sspi->master->bus_num, ret);
    return -1;
  rate = clk_round_rate(sspi->mclk, mod_clk);
  /*设置clk的频率并判断有效性 */
  if (clk_set_rate(sspi->mclk, rate)) {
    SPI_ERR("[spi-%d] spi clk_set_rate failed\n", sspi->master->bus_num);
    return -1;
  SPI_INF("[spi-%d] mclk %u\n", sspi->master->bus_num, (unsigned)clk_get_rate(sspi->mclk));
  /* 使能clk并判断有效性 */
  if (clk_prepare_enable(sspi->mclk)) {
    SPI_ERR("[spi-%d] Couldn't enable module clock 'spi'\n", sspi->master->bus_num);
    return -EBUSY;
  /* 获取clk的频率值 */
  return clk_get_rate(sspi->mclk);
```




# 5. FAQ


# 5.1 常用 debug 方法说明

### 5.1.1 clk tree


• 1. 查看 clk tree 看 clk 频率和父时钟是否正确,按以下步骤操作:













```
0
                                                 00
   sdram
                               0 1584000000
                        0
                               0 816000000
                                                00
 pll_cpu
                       0
                              0 816000000
                                               0 0
   cpu
                        0
                                                 0 0
                                0 204000000
                              0 272000000
                                               0 0
    axi
                      0
                                16000000
                                               00
iosc
                                             0 0
                                   32768
losc
 hdmi cec
                                     32768
                                                00
```

#### 5.1.1.1 clk debugfs

利用 debugfs 提供的结点测试 clk 接口是否存在问题,按以下步骤操作: - 1. 在内核菜单项打开 clk debugfs 的配置,如下图所示:在命令行中进入内核根目录 (kernel/linux-4.9),执行 make ARCH=arm64(arm) menuconfig 进入配置主界面,并按以下步骤操作:首先,选择 Device Drivers 选项进入下一级配置,如下图所示:

```
ration

elects submenus ---> (or empty submenus ---). Highlighted letters are hotkeys. Pressing <Y> includes, <N> excludes, < ded <M> module <> module capable

Ceneral setup --->

[*] Enable loadable module support --->

[*] Enable the block layer --->

Platform selection --->

Bus support --->

Liserspace binary formats --->

Power management options --->

(*) N-tworking support --->

I Device optives --->

Film systems -->

[*) Virtualization ----

Rernel hacking --->

Security options --->

-*- Cryptographic API --->

Library routines --->

Library routines --->
```

图 4: 内核 menuconfig 根菜单

选择 Common Clock Framework, 进入下级配置,如下图所示:

, 侵权必究

33



图 5: Common clock framework 菜单

选择 DebugFS representation of clock tree, 如下图所示:




图 6: clk DebugFS 菜单

• 2. 利用 clk debugfs 提供的结点测试通过步骤 1 中在内核菜单项打开 CONFIG\_COMMON\_CLK\_DEBUG 这个配置项后, 挂载上 debugfs, 可以看到 debugfs 目录下存在 ccudbg 目录,则可以进行 debug 了,如下所示:

, 侵权必究

34



```
mount -t debugfs none /sys/kernel/debug
console:/#ls sys/kernel/debug/ccudbg
command info name param start
* debug clk_get_parent()接口
echo getparent > sys/kernel/debug/ccudbg/command
echo cpuapb > sys/kernel/debug/ccudbg/name /*cpuapb从 clk_summary结点获取*/
echo 1 > sys/kernel/debug/ccudbg/start
cat sys/kernel/debug/ccudbg/info
                                /*查看返回的父时钟*/
结果如下:
console:/# cat sys/kernel/debug/ccudbg/info
* debug clk_set_rate()接口
echo setrate > sys/kernel/debug/ccudbg/command
echo pll csi > sys/kernel/debug/ccudbg/name /* pll csi从 clk summary结点获取 */
echo 600000000 > sys/kernel/debug/ccudbg/param /* 设置期望设置的频率 */
echo 1 > sys/kernel/debug/ccudbg/start
查看结果如下:
console:/# cat sys/kernel/debug/ccudbg/info
600000000
console:/# cat sys/kernel/debug/clk/clk_summary | grep "pll_csi"
                             0 600000000
  pll_csi
                      0
clk debugfs提供的常用测试命令如下所示:
getparents: 获取某个时钟的所有父时钟
getparent: 获取某个时钟当前的父时钟
setparent:设置某个时钟的父时钟
getrate: 获取某个时钟的频率
setrate:设置某个时钟的频率
is enabled:判断某个时钟是否enable
enable: 使能某个时钟
disable: 关闭某个时钟
```



#### 5.1.1.2 利用 sunxi dump 读写相应寄存器

cd/sys/class/sunxi dump/ 1.查看一个寄存器,如查看DE时钟寄存器,根据spec,看寄存器含义 echo 0x03001600 > dump; cat dump 结果如下: cupid-p1:/sys/class/sunxi dump # echo 0x03001600 > dump ;cat dump 2.写值到寄存器上, 如关闭DE时钟 echo 0x03001600 0x000000000 > write ;cat write 结果如下: to\_write after\_write 3.查看一片连续寄存器 echo 0x03001000,0x03001fff > dump; cat dump 结果如下: ccupid-p1:/sys/class/sunxi dump # echo 0x03001000,0x03001fff > dump;cat dump 0x000000003001000; 0x8a003a00 0x00000000 0x00000000 0x00000000 0x000000003001010: 0xb8003900 0x00000000 0x08002301 0x00000000  $0x000000003001020; 0xb8003100 \ 0x000000000 \ 0x89003100 \ 0x000000000$ 0x000000003001030: 0x80003203 0x00000000 0x00000000 0x00000000 $0x000000003001040;\ 0x88006203\ 0x000000000\ 0x88004701\ 0x000000000$ 0x000000003001060: 0x88001c00 0x00000000 0x00000000 0x000000000x000000003001070: 0x00000000 0x00000000 0x89021501 0x00000000 0x0000000030010c0: 0x00000000 0x00000000 0x00000000 0x000000000x0000000030010e0: 0x88002301 0x00000000 0x00000000 0x00000000  $0x000000003001120; 0x00000000 \ 0x000000000 \ 0xd1303333 \ 0x000000000$ 0x000000003001170: 0x000000000 0x00000000 0xc001288d 0x00000000



0x000000003001220: 0x00000000 0x00000000 0x00000000 0x000000000x000000003001230: 0x00000000 0x00000000 0x00000000 0x00000000 $0 \times 0000000030012 \text{b0}$ :  $0 \times 000000000$   $0 \times 000000000$   $0 \times 000000000$   $0 \times 000000000$ 0x000000003001300: 0x80100000 0x00000000 0x00000000 0x000000000x000000003001310: 0x00030000 0x00000000 0x00030000 0x000000000x000000003001320: 0x00030000 0x00000000 0x00030000 0x000000000x000000003001330; 0x00030000 0x00000000 0x00000000 0x000000000x000000003001340; 0x00030000 0x00000000 0x00030000 0x00000000 $0x000000003001350; 0x00030000 \ 0x000000000 \ 0x00030000 \ 0x000000000$ 

通过上述方式,可以查看,从而发现问题所在。



# 6. Declaration

This document is the original work and copyrighted property of Allwinner Technology ("Allwinner"). Reproduction in whole or in part must obtain the written approval of Allwinner and give clear acknowledgement to the copyright owner. The information furnished by Allwinner is believed to be accurate and reliable. Allwinner reserves the right to make changes in circuit design and/or specifications at any time without notice. Allwinner does not assume any responsibility and liability for its use. Nor for any infringements of patents or other rights of the third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Allwinner. This document neither states nor implies warranty of any kind, including fitness for any particular application.

