

Powers 高集成度电源管理芯片 AXP305B

数据手册

文档版本: V1.2

发布日期: 2021-03-11



权利声明

著作权声明

版权所有2021深圳芯智汇科技有限公司。保留一切权利。

本文档及内容受著作权法保护,其著作权由深圳芯智汇科技有限公司("芯智汇")拥有并保留一切权利。 本文档是芯智汇的原创作品和版权财产,未经芯智汇书面许可,任何单位和个人不得擅自摘抄、复制、修 改、发表或传播本文档内容的部分或全部,且不得以任何形式传播。

商标声明



X-Powers、**X-Powers** (不完全列举)均为深圳芯智汇科技有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标,产品名称,和服务名称,均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与深圳芯智汇科技有限公司("芯智汇")之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明,并严格遵循本文档的使用说明。您将自行承担任何不当使用行为(包括但不限于如超压,超频,超温使用)造成的不利后果,芯智汇概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因,本文档内容有可能修改,如有变更,恕不 另行通知。芯智汇尽全力在本文档中提供准确的信息,但并不确保内容完全没有错误,因使用本文档而发 生损害(包括但不限于间接的、偶然的、特殊的损失)或发生侵犯第三方权利事件,芯智汇概不负责。本 文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予芯智汇的任何专利或知识产权。在您实施方案或使用产品的过程中,可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。芯智汇不承担也不代为支付任何关于获取第三方许可的许可费或版税(专利税)。芯智汇不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。



版本记录

版本	修订日期	修订说明
1.0	2020-05-22	初始版本
		1. 修改《电气参数》LDO 的驱动能力
1.1	2020-06-01	2. 《多路转换器输出》增加默认电压和启动时序
		3. 修改《寄存器默认值》
1.2	2024 02 44	1. 更新《电气参数》
1.2	2021-03-11	2. 更新声明





目录

目	录		4
1.	芯片简	首介	6
2.	主要特	寺性	7
3.	应用甲	电路	9
4.	结构机	匡图	10
5.	管脚只	主义	11
6.	最大二	工作范围	14
7.	电气参	参数	15
8.	功能抗	苗述	20
	8.1.	主模式	21
		从模式	
	8.3.	独立工作模式	23
	8.4.	睡眠与唤醒	24
	8.5.	基准、内部电源及中断	26
	8.6.	多路转换器输出	26
	8.7.	串行通信接口	28
9.	寄存器	器	30
	9.1.	寄存器列表	30
	9.2.	寄存器描述	31
		9.2.1. REG 00: Startup Source	31
		9.2.2. REG 03: IC Type NO	
		9.2.3. REG 04-07: 4 Data Buffers	
		9.2.4. REG 10: Output Power on-off Control 1.	31






	9.2.5. REG 11: (Output Power on-off Control 2	32
	9.2.6. REG 12:	DCDC-A Voltage Control	32
	9.2.7. REG 13:	DCDC-B Voltage Control	33
	9.2.8. REG 14:	DCDC-C Voltage Control	33
	9.2.9. REG 15:	DCDC-D Voltage Control	33
	9.2.10. REG 16:	DCDC-E Voltage Control.	34
	9.2.11. REG 17:	ALDO1 Voltage Control	34
	9.2.12. REG 18:	ALDO2 Voltage Control	34
	9.2.13. REG 19:	ALDO3 Voltage Control	34
	9.2.14. REG 1A:	DCDC Mode Control 1	34
	9.2.15. REG 1B:	DCDC Mode Control 2	35
	9.2.16. REG 1C:	DCDC Frequency Setting	35
	9.2.17. REG 1D:	Output Monitor Control	35
	9.2.18. REG 1F:	IRQ & PWROK& Off Discharge Setting	36
	9.2.19. REG 20:	BLDO1 Voltage Control	37
		BLDO2 Voltage Control	
		BLDO3 Voltage Control	
		BLDO4 Voltage Control	
	9.2.23. REG 24:	CLDO1 Voltage Control	38
		CLDO2 Voltage Control	
		CLDO3 Voltage Control	
	9.2.26. REG 31:	Power Wakeup Ctrl & VOFF Setting	38
		Power Disable & Power Down Sequence.	
		Wakeup Pin Function Setting	
	9.2.29. REG 36:	POK Setting	40
	9.2.30. REG 3E:	Interface Mode Select	41
		Special Control Register	
		IRQ Enable1	
		IRQ Enable2	
		IRQ Status1	
		IRQ Status2	
		VREF & Temperature Warning Level Setting	
		Serial Interface Address Extension.	
	9.2.38. REG FF:	Register Address Extension.	44
10.	封装		45



1. 芯片简介

AXP305B 是一款应用于 5V 输入的高集成度电源管理芯片,可以提供多路大电流电源。针对高性能的多核 系统, AXP305B 可以组成多相供电提供高达 7.5A 的电流输出。它还可以与具有电池管理功能的电源管理芯 片配合工作,为电池供电系统提供完整的电源解决方案。

AXP305B 提供 15 路电源输出(包括 5 路可调输出降压 DCDC, 10 路可调输出 LDO)。AXP305B 内部集成多种 保护功能(如输入过压保护、输入欠压保护、过温保护、负载过流保护等),保证系统安全稳定地工作。同 CPOWER'S 时提供一个高速的串行接口,使应用处理器可以便捷地对各路输出电压进行调整。





2. 主要特性

5 路同步降压转换器(DCDC)

- DCDC-A: PFM/PWM 两种工作模式, 0.6V~1.1V, 10mV/step, 51steps; 1.12V~1.52V, 20mV/step, 21steps, 驱动能力 2.5A
- DCDC-B: PFM/PWM 两种工作模式, 1.0V~2.55V, 50mV/step, 32steps, 驱动能力 2.5A
- DCDC-C: PFM/PWM 两种工作模式, 0.6V~1.1V, 10mV/step, 51steps; 1.12V~1.52V, 20mV/step, 21steps, 驱动能力 2.5A
- DCDC-D: PFM/PWM 两种工作模式, 0.6V~1.5V, 20mV/step, 46steps; 1.6V~3.3V, 100mV/step, 18steps, 驱动能力 1.5A
- DCDC-E: PFM/PWM 两种工作模式, 1.1V~3.4V, 100mV/step, 24steps, 驱动能力 1.5A

多相供电功能(Poly-Phase)

- DCDC A&B: Dual-phase, 驱动能力 5A
- DCDC A&B&C: Tri-phase, 驱动能力 7.5A
- DCDC D&E: Dual-phase, 驱动能力 3A
- 其它特性: 开关频率 3MHz, 1.5uH/1uH,内 部软启动功能, DCDC A/C/D 具有 DVM 功

能

10 路线性稳压器(LDO)

- ALDO1: 0.7V~3.3V, 100mV/step,27steps, 驱动能力 300mA, 输入电源是 ALDOIN
- ALDO2: 0.7V~3.3V, 100mV/step,27steps, 驱动能力 300mA, 输入电源是 ALDOIN
- ALDO3: 0.7V~3.3V, 100mV/step,27steps, 驱 动能力 300mA,输入电源是 ALDOIN
- BLDO1: 0.7V~1.9V, 100mV/step,13steps, 驱动能力 400mA, 输入电源是 BLDOIN
- BLDO2: 0.7V~1.9V, 100mV/step, 13steps, 驱动能力 300mA, 输入电源是 BLDOIN
- BLDO3: 0.7V~1.9V, 100mV/step, 13steps, 驱动能力 200mA, 输入电源是 BLDOIN
- BLDO4: 0.7V~1.9V, 100mV/step, 13steps, 驱动能力 200mA, 输入电源是 BLDOIN
- CLDO1: 0.7V~3.3V, 100mV/step,27steps, 驱动能力 400mA,输入电源是 CLDOIN
- CLDO2: 0.7V~3.4V, 100mV/step, 28steps, 3.6~4.2V, 200mV/step, 4steps, 驱动能力 300mA, 输入电源是 CLDOIN



- CLDO3: 0.7~3.3V, 100mV/step, 27steps, 驱 动能力 200mA, 输入电源是 CLDOIN
- 支持 TWSI(Two Wire Serial Interface)协议,地

址为 0x6C/0x6D


- IRQ 为开漏输出
- 内部过温保护
- 内部电压监视器,监控 DCDC A/B/C/D/E 输出

电压,内部输出 PWROK(开漏)信号

- 提供开关机键
- 开关:导通电阻典型值为 90 mΩ
- 使用 QFN 7mmx7mm, 56Pin 封装

典型应用

- STB
- OTT
- **Tablet**
- Smart phone
- Computer





3. 应用电路




图 1. 典型应用电路



4. 结构框图




图 2. 模块功能框图



5. 管脚定义




表 1. 管脚描述


管脚序号	管脚符号	类型	描述
1	BLDO2	0	Output pin of BLDO2
2	BLDO1	0	Output pin of BLDO1
3	BLDOIN	PI	BLDOs input source
4	BLDO3	0	Output pin of BLDO3
5	BLDO4	0	Output pin of BLDO4
6	VIND	PI	DCDCD input source
7	LXD	10	Inductor pin for DCDCD



23 SCK I resistor while use TWSI.				PMIC For Multi-Core High-Performance
10	8	PGNDD	G	NMOS GND for DCDCD
11	9	DCDCD	1	Feedback pin for DCDCD
12	10	DCDCE	1	Feedback pin for DCDCE
13	11	PGNDE	G	NMOS GND for DCDCE
14	12	LXE	10	Inductor pin for DCDCE
15	13	VINE	PI	DCDCE input source
16 IRQ 0 IRQ output 17 CLD03 0 Output pin of CLD03 18 CLD01N PI CLD05 input source 19 CLD01 0 Output pin of CLD02 20 CLD02 0 Output pin of CLD02 21 SWIN PI Switch input source 22 SWOUT 0 Switch Output pin 23 SCK I Clock pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 24 SDA IO Data pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 25 VINT 0 Internal logic power, 1.8V 26 PHSET I Set DCDCA/B/C work mode (lonely/Dual-phase/Tri-phase) 27 EN I Enable pin for PMIC in master/slave mode. 28 ALD01 O Output pin of ALD01 29 VREF O Internal reference voltage 30 ALDOIN PI ALDOS input source 31 ALDO2 O O	14	GPO	10	GPO or Wakeup pin by REG35
17	15	PWROK	0	Power good indication output
18	16	IRQ	0	IRQ output
19	17	CLDO3	0	Output pin of CLDO3
20	18	CLDOIN	PI	CLDOs input source
21 SWIN PI Switch input source	19	CLDO1	0	Output pin of CLDO1
SWOUT O Switch Output pin	20	CLDO2	0	Output pin of CLDO2
SCK I Clock pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 24 SDA IO Data pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 25 VINT O Internal logic power, 1.8V 26 PHSET I SET DCDCA/B/C work mode (lonely/Dual-phase/Tri-phase) 27 EN I Enable pin for PMIC in master/slave mode. Or PWRON pin in self-work mode. Or PWRON pin in self-work mode. Or PWRON pin in self-work mode. 28 ALDO1 O Output pin of ALDO1 29 VREF O Internal reference voltage 30 ALDOIN PI ALDOS input source 31 ALDO2 O Output pin of ALDO2 32 ALDO3 O Output pin of ALDO3 33 VINB PI DCDCB input source 35 LXB IO Inductor pin for DCDCB 36 YINB PI PRONDB G NMOS GND for DCDCB 37 PGNDB G NMOS GND for DCDCB 40 DCDCA I Feedback pin for DCDCB 41 PGNDA G NMOS GND for DCDCA 41 PGNDA G Inductor pin for DCDCA 43 LXA IO Inductor pin for DCDCA 44 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	21	SWIN	PI	Switch input source
SCK Pesistor while use TWSI. 24 SDA IO Data pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 25 VINT O Internal logic power, 1.8V 26 PHSET I Set DCDCA/B/C work mode (lonely/Dual-phase/Tri-phase) 27 EN I Enable pin for PMIC in master/slave mode. 28 ALDO1 O O O O O 29 VREF O Internal reference voltage 30 ALDO1N PI ALDO3 input source 31 ALDO2 O O O O 32 ALDO3 O O O 33 VINB PI DCDCB input source 34 ALDO3 O O Inductor pin for DCDCB 37 PGNDB G NMOS GND for DCDCB 38 O DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 44 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	22	SWOUT	0	Switch Output pin
resistor while use TWSI. 24 SDA IO Data pin for serial interface. Connected to IO power by 2.2kohm resistor while use TWSI. 25 VINT O Internal logic power, 1.8V 26 PHSET I Set DCDCA/B/C work mode (lonely/Dual-phase/Tri-phase) 27 EN EN Enable pin for PMIC in master/slave mode. 28 ALDO1 O Output pin of ALDO1 29 VREF O Internal reference voltage 30 ALDOIN PI ALDOS input source 31 ALDO2 O Output pin of ALDO2 32 ALDO3 O Output pin of ALDO3 33 VINB PI DCDCB input source 36 LXB IO Inductor pin for DCDCB 37 PGNDB G NMOS GND for DCDCB 40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 42 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 44 DCDCA i Inductor pin for DCDCA 45 VINA PI DCDCA input source	าว	CCN	1	Clock pin for serial interface. Connected to IO power by 2.2kohm
24 SDA IO resistor while use TWSI. 25 VINT O Internal logic power, 1.8V 26 PHSET I Set DCDCA/B/C work mode (lonely/Dual-phase/Tri-phase) 27 EN I Enable pin for PMIC in master/slave mode. Or PWRON pin in self-work mode. 28 ALDO1 O Output pin of ALDO1 29 VREF O Internal reference voltage 30 ALDOIN PI ALDOS input source 31 ALDO2 O Output pin of ALDO2 32 ALDO3 O Output pin of ALDO3 33 VINB PI DCDCB input source 36 LXB IO Inductor pin for DCDCB 37 PGNDB G NMOS GND for DCDCB 40 DCDCA I Feedback pin for DCDCB 41 PGNDA G NMOS GND for DCDCA 41 PGNDA G NMOS GND for DCDCA 41 PGNDA G NMOS GND for DCDCA 42 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 44 DCDCA I Feedback pin for DCDCA 45 PGNDA G NMOS GND for DCDCA 46 VINA PI DCDCA input source	23	SCK	I	resistor while use TWSI.
PHSET	24	CDA	10	Data pin for serial interface. Connected to IO power by 2.2kohm
PHSET	24	SDA	10	resistor while use TWSI.
PHSET	25	VINT	0	Internal logic power, 1.8V
Conceive Conceive	26	DUCET		Set DCDCA/B/C work mode
EN	20	FIISLI	©	(lonely/Dual-phase/Tri-phase)
Or PWRON pin in self-work mode.	27	FN		Enable pin for PMIC in master/slave mode.
VREF	21	LIV		Or PWRON pin in self-work mode.
ALDOIN PI	28	ALDO1	0	Output pin of ALDO1
31 ALDO2 O Output pin of ALDO2 32 ALDO3 O Output pin of ALDO3 33 VINB PI DCDCB input source 34 DCDCB Inductor pin for DCDCB 35 LXB IO Inductor pin for DCDCB 36 PGNDB G NMOS GND for DCDCB 38 DCDCB I Feedback pin for DCDCB 40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 42 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 44 VINA PI DCDCA input source	29	VREF	0	Internal reference voltage
32	30	ALDOIN	PI	ALDOs input source
33	31	ALDO2	0	Output pin of ALDO2
OCDCB input source State	32	ALDO3	0	Output pin of ALDO3
34 135 136 10 Inductor pin for DCDCB 36 137 138 PGNDB 138 PGNDB 140 150	33	VINB	DI	DCDCB input source
Inductor pin for DCDCB Inductor pin for DCDCB NMOS GND for DCDCB	34	VIIVE	' '	Debet input source
36 37 PGNDB G NMOS GND for DCDCB 38 DCDCB I Feedback pin for DCDCB 40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 42 NMOS GND for DCDCA Inductor pin for DCDCA 43 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	35	LYR	10	Inductor pin for DCDCB
PGNDB G NMOS GND for DCDCB 39 DCDCB I Feedback pin for DCDCB 40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 42 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	36	LAB	10	inductor pirrior bebeb
38 39 DCDCB I Feedback pin for DCDCB 40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	37	PGNDR	G	NMOS GND for DCDCB
40 DCDCA I Feedback pin for DCDCA 41 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	38	7 31400	, , , , , , , , , , , , , , , , , , ,	THE COURT OF DEDEED
41 42 PGNDA G NMOS GND for DCDCA 43 LXA IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	39	DCDCB	I	Feedback pin for DCDCB
PGNDA G NMOS GND for DCDCA 43 44 45 46 VINA PI NMOS GND for DCDCA Inductor pin for DCDCA DCDCA input source	40	DCDCA	I	Feedback pin for DCDCA
42 43 44 LXA 45 VINA 46 PI DCDCA input source	41	- PGNDA	G	NMOS GND for DCDCA
44 IO Inductor pin for DCDCA 45 VINA PI DCDCA input source	42	, GIVDA	, , , , , , , , , , , , , , , , , , ,	THE STATE OF DEDOCA
44	43	- ΙΧΔ	10	Inductor pin for DCDCA
VINA PI DCDCA input source	44		.0	madetol pill lol beben
46	45	- VINΔ	DI	DCDCA input source
47 DCDCC I Feedback pin for DCDCC	46	VIIVA	11	Deben input source
	47	DCDCC	I	Feedback pin for DCDCC



			T WHE TO Watti-Core manee		
48	DCNDC	_	NMOS GND for DCDCC		
49	PGNDC G		NIMOS GND TOT DEDEC		
50	LVC	10	Industry pin for DCDCC		
51	LXC		Inductor pin for DCDCC		
52	VINC	DI	DCDCC input source		
53	VINC PI		DCDCC input source		
54	FBGND	I	Feedback minus pin for DCDCA		
55	MODESET		Set work mode for PMIC. (GND: Slave mode; VINT: Master mode;		
55	IVIODESET	1	Floating: Self-work mode)		
56	DCBSET	I	Set default output voltage for DCDCB		
57	EP	G	Exposed Pad, connected to system GND		





6. 最大工作范围

表 2. 最大工作范围

参数	描述	范围	单位
VIN	DCDCs/LDOs Input Voltage	-0.3 ~ 6.3	V
Tj	Operating Junction Temperature Range	<125	$^{\circ}$ C
Та	Operating Ambient Temperature Range	-20 ~ 85	$^{\circ}$ C
Tstg	Storage Temperature Range	-40 ~150	$^{\circ}$ C
T _{LEAD}	Maximum Soldering Temperature (at leads, 10sec)	260	$^{\circ}$ C
V _{ESD}	Maximum ESD stress voltage , Human Body Model	>=2000	V
PD	Internal Power Dissipation	TBD	mW

注意:最大工作范围是指无论在任何情况下都不能超过的额定值,超过上述标定的额定值,可能导致芯片 永久性损坏。





7. 电气参数

(除非特殊说明, Ta =25 ℃)

表 3.电气参数

Symbol	Description	Conditions	Min	Тур	Max	Units	
VIN	•		-				
V _{IN}	Input Voltage		3.0		5.5	V	
V _{UVLO}	VIN Under Voltage Lockout		2.6	2.6	3.3	V	
Off Mode	Current	1	'				
I _{BATOFF}	OFF Mode Current	BAT=3.7V		25		μΑ	
Logic	•		-		41	7	
V _{IL}	Logic Low Input Voltage			0.3	MA	V	
V _{IH}	Logic High Input Voltage			1.2		V	
TWSI				W.			
V _{cc}	Input Supply Voltage	1/1	1.8	3.3		V	
Addr	TWSI Slave Address (7 bits)		0x36	0x36	0x37		
f _{SCK}	Clock Operating Frequency			400	1000	kHz	
t _f	Clock Data Fall Time	2.2kΩ Pull High		60		ns	
t _r	Clock Data Rise Time	2.2 kΩ Pull High		100		ns	
RSB			'		•		
V _{cc}	Input Supply Voltage			1.8		V	
Addr	RSB Slave Address		0x03A2	0x03A2	0x04E6		
f _{SCK}	Clock Operating Frequency			3000		kHz	
DCDCs			•	•	•		
f _{osc}	Oscillator Frequency	Default		3		MHz	
DCDCA			•		•		
I _{VINA}	Input Current	PFM Mode		50		μΑ	
TVINA	<u> </u>	I _{DCDCAOUT} =0					
I _{LIMA}	PMOS Switch Current Limit			3000		mA	
		Single phase		2500			
I _{DCDCAOUT}	Available Output Current	Dual phase (DCDCA&B)		5000		mA	
2020.1001		Tri phase				- '''	
		(DCDCA&B&C)		7500			
V_{DCDCAOUT}	Output Voltage		0.6		1.52	٧	



PMIC For Multi-Core High-Performance

V	Output Voltage Accuracy	V _{DCDCA} = 0.9V	-30		+30	mV
V _{DCDCA_ACC}	Output Voltage Accuracy	I _{DCDCAOUT} = 200mA	-30		130	1117
DCDCB	1					
I_{VINB}	Input Current	PFM Mode, I _{DCDCBOUT} =0		40		μΑ
I _{LIMB}	PMOS Switch Current Limit			3000		mA
I _{DCDCBOUT}	Available Output Current			2500		mA
$V_{DCDCBOUT}$	Output Voltage	DCBSET is floating	1		2.55	V
V _{DCDCB_ACC}	Output Voltage Accuracy	V _{DCDCB} = 1.8V I _{DCDCBOUT} = 200mA	-3%		+3%	
DCDCC	•		•	•	•	
I _{VINC}	Input Current	PFM Mode, I _{DCDCCOUT} =0		40		μА
I _{LIMC}	PMOS Switch Current Limit			3000		mA
I _{DCDCCOUT}	Available Output Current			2500	.45	mA
V _{DCDCCOUT}	Output Voltage		0.6	446	1.52	V
V _{DCDCC_ACC}	Output Voltage Accuracy	$V_{DCDCC} = 0.9V$ $I_{DCDCCOUT} = 200mA$	-30		+30	mV
DCDCD			U			
I _{VIND}	Input Current	PFM Mode,		40		μА
I _{LIMD}	PMOS Switch Current Limit			2000		mA
		Single phase		1500		
I _{DCDCDOUT}	Available Output Current	Dual phase (DCDC D&E)		3000		mA
$V_{DCDCDOUT}$	Output Voltage		0.6		3.3	V
V _{DCDCD_ACC}	Output Voltage Accuracy	$V_{DCDCD} = 1.1V$ $I_{DCDCDOUT} = 200mA$	-3%		+3%	
DCDCE						
I _{VINE}	Input Current	PFM Mode,		50		μА
I _{LIME}	Switch Current Limit Per PMOS			2000		mA
I _{DCDCEOUT}	Available Output Current			1500		mA
V _{DCDCEOUT}	Output Voltage		1.1		3.4	V
V _{DCDCE_ACC}	Output Voltage Accuracy	V _{DCDCE} = 3.3V I _{DCDCEOUT} = 200mA	-3%		+3%	
ALDO1						
V _{ALDO1}	Output Voltage	I _{ALDO1} =1mA	0.7		3.3	V
I _{ALDO1}	Output Current			300		mA
ΙQ	Quiescent Current			50		μΑ





PMIC For Multi-Core High-Performance

	I	1 111	T FOR IV	1	Ingh Fer	I
PSRR	Power Supply Rejection Ratio			TBD		dB
e _N	Output Noise,20Hz-80kHz	V _{ALDO1} =1.8V, I _{ALDO1} =10mA		40		μV _{RMS}
V _{ALDO1_ACC}	Output Voltage Accuracy	$V_{ALDO1} = 3.3V$ $I_{ALDO1} = 3mA$	-3%		+3%	
ALDO2		TALBOT STITE	1	1	1	
V _{ALDO2}	Output Voltage	I _{ALDO2} =1mA	0.7		3.3	V
I _{ALDO2}	Output Current			300		mA
Iq	Quiescent Current			50		μΑ
PSRR	Power Supply Rejection Ratio			TBD		dB
e _N	Output Noise,20Hz-80kHz	V _{ALDO2} =1.8V, I _{ALDO2} =10mA		40		μV _{RMS}
V _{ALDO2_ACC}	Output Voltage Accuracy	$V_{ALDO2} = 3.3V$ $I_{ALDO2} = 3mA$	-3%		+3%	
ALDO3	1	1	1			5
V _{ALDO3}	Output Voltage	I _{ALDO3} =1mA	0.7	110	3.3	V
I _{ALDO3}	Output Current	4		300		mA
IQ	Quiescent Current			50		μΑ
PSRR	Power Supply Rejection Ratio			TBD		dB
e _N	Output Noise,20Hz-80kHz	V _{ALDO3} =1.8V, I _{ALDO3} =10mA		40		μV _{RMS}
V _{ALDO3_ACC}	Output Voltage Accuracy	V _{ALDO3} = 3.3V I _{ALDO3} = 3mA	-3%		+3%	
BLDO1			•	•		
V _{BLDO1}	Output Voltage	I _{BLDO1} =1mA	0.7		1.9	V
I _{BLDO1}	Output Current			400		mA
Ιq	Quiescent Current			40		μΑ
PSRR	Power Supply Rejection Ratio			TBD		dB
V _{BLDO1_ACC}	Output Voltage Accuracy	$V_{BLDO1} = 1.8V$ $I_{BLDO1} = 3mA$	-3%		+3%	
BLDO2						•
V _{BLDO2}	Output Voltage	I _{BLDO2} =1mA	0.7		1.9	V
I _{BLDO2}	Output Current			300		mA
IQ	Quiescent Current			40		μΑ
PSRR	Power Supply Rejection Ratio			TBD		dB
V _{BLDO2_ACC}	Output Voltage Accuracy	$V_{BLDO2} = 0.9V$ $I_{BLDO2} = 3mA$	-30		+30	mV
BLDO3				<u> </u>		
V _{BLDO3}	Output Voltage	I _{BLDO3} =1mA	0.7		1.9	V






PMIC For Multi-Core High-Performance Output Current 200 mA I_{BLDO3} Quiescent Current 40 μΑ I_Q **PSRR** TBD dB Power Supply Rejection Ratio **V**_{BLDO3}= 1.8**V** -3% +3% $V_{\text{BLDO3_ACC}}$ Output Voltage Accuracy $I_{BLDO3} = 3mA$ BLDO4 V_{BLDO4} **Output Voltage** I_{BLDO4}=1mA 0.7 1.9 **Output Current** 200 mΑ I_{BLDO4} 40 I_Q **Quiescent Current** μΑ **PSRR** TBD Power Supply Rejection Ratio dB $V_{BLDO4} = 1.8V$ -3% +3% Output Voltage Accuracy V_{BLDO4} ACC $I_{BLDO4} = 3mA$ CLDO1 V V_{CLDO1} **Output Voltage** $I_{CLDO1}=1mA$ 0.7 3.3 400 mA I_{CLDO1} **Output Current** 50 **Quiescent Current** μΑ Ιq **PSRR TBD** dB Power Supply Rejection Ratio $V_{CLDO1}=1.8V$, e_N Output Noise,20Hz-80kHz 40 μV_{RMS} I_{CLDO1}=10mA V_{CLDO1}= 1.8V **Output Voltage Accuracy** -3% +3% $V_{\text{CLDO1_ACC}}$ $I_{CLDO1} = 3mA$ CLDO2 **Output Voltage** 0.7 4.2 ٧ V_{CLDO2} I_{CLDO2}=1mA **Output Current** 300 I_{CLDO2} mΑ **Quiescent Current** 50 μΑ I_Q **PSRR** Power Supply Rejection Ratio **TBD** dB V_{CLDO2}=1.8V, Output Noise,20Hz-80kHz 40 μV_{RMS} $e_{\text{\tiny N}}$ I_{CLDO2}=10mA $V_{CLDO2} = 4.2V$ -3% +3% V_{CLDO2} ACC Output Voltage Accuracy $I_{CLDO2} = 3mA$ CLDO3 ٧ 0.7 **Output Voltage** I_{CLDO3}=1mA 3.3 V_{CLDO3} **Output Current** 200 mΑ I_{CLDO3} 50 **Quiescent Current** μΑ I_Q **PSRR TBD** dB Power Supply Rejection Ratio V_{CLDO3}=1.8V, 40 Output Noise,20Hz-80kHz μV_{RMS} $e_{\text{\tiny N}}$ I_{CLDO3}=10mA $V_{CLDO3} = 3.3V$ +3% Output Voltage Accuracy -3% V_{CLDO3_ACC}

 $I_{CLDO3} = 3mA$



Switch					
Ron	Internal Ideal Resistance	Pin to Pin	90	100	mΩ



8. 功能描述

PMIC 有关机状态(power off)和开机状态(power on),关机状态下关闭各路输出(VINT 除外),此时芯片总功耗约 25uA。开机状态下各路输出有效,Serial Interface(TWSI or RSB)正常工作,可更改各路输出状态,在空载条件下芯片总功耗约 400uA。

5 路 DCDC、ALDO1、BLDO1/2、CLDO1 的默认输出电压、启动时序等可定制,以满足各种不同应用需求。 其它各路 LDO 及 SW 默认不启动。PMIC 监控 5 路 DCDC 的输出,提供输出过压/欠压保护。

PMIC 有一个 Switch , 内阻典型值为 90mΩ , 典型应用场景:从 3.3V DCDC 电源取电 , 经过开关后为 LCD Bias 供电。

PMIC 有一个 MODESET pin ,用于设定芯片处于主模式(Master)/从模式(Slave)/独立工作模式(Self-Work)模式。 三种模式下功能区别如下表:

modeset				扩展地址	PWROK工作方式			
pin	MODE	EN/PWRON	内部VREF		启动时检测 PWROK pin	下拉Restart (default)	正常关机 4ms delay	
VINT	master	EN	ON	0	关机时下拉	N	N	N
GND	slave	EN	OFF	1	异常时下拉	N	N	N
floating	self-work	PWRON	ON	0	关机时下拉	Υ	Υ	Υ

注:

- (1) slave 模式下, VREF 可以关闭并接受外部输入;
- (2) 关机时下拉:在关机或开机过程中下拉PWROK pin,其它时候floating;异常时下拉:芯片一般不下拉 PWROK而是保持floating,只在由异常情况导致的关机时才下拉PWROK(直到EN变为低电平或重新开机 才恢复为floating);
- (3) 4ms delay是指关机时序中下拉PWROK pin与关闭电源输出之间的延时(可通过REG1F[2] enable);



(4) 扩展地址:用于通信接口,详见Serial Interface部分。

芯片电源接入时,首先打开 VINT,延时 8ms 后根据 MODESET pin 状态判断工作模式(power on reset),并将结果存入 REG00[7:6]。判断完成后根据工作模式设定 VREF 工作状态,然后判断芯片是否开机。

8.1. 主模式

在关机状态下,PWROK 保持下拉,如果 EN pin 电压从低电平变为高电平(电压高于 0.6V 即判定为高电平);则 PMIC 开机,各路电源输出按照出厂设定的时序启动并输出电源,各路输出启动完成后经过 64ms 延时放开 PWROK 下拉。开机后可通过 serial interface 改变各寄存器值。

正常情况下,各路输出使能有效后电源可以很快上电完成,如 32ms 内各路电源还没有上电 OK,则表示输出负载异常,PMIC 下拉 PWROK 并自动清除开机信号,等待下一次开机信号触发。

在开机时 芯片可以检测 PWROK pin 状态来判定上电是否正常。若各路输出使能有效后 128ms 内 PWROK pin 都没有被拉高,则表示电源不能正常启动,PMIC 自动清除开机信号,等待下一次开机信号触发。在 Master Mode 下,此功能默认关闭,可由 REG32[5]打开。

在开机完成后,PWROK 将被外部上拉为高。若 PWROK 被外部按键或其它原因拉为低,PMIC 也不做响应,不进行 Restart。在 Master Mode 下,PMIC 的 Restart 只能通过向控制寄存器 REG32[6]写 1 来实现。

在开机状态下,如果

- (1) EN pin电压从高电平变为低电平;或
- (2) 向REG32[7]/REG3F[7]写1;或
- (3) ALDOINGOOD从高变为低(即ALDOIN<Voff(默认为2.6V)或ALDOIN>5.8V);或
- (4) DCDC A/B/C/D/E 输出电压低于设定电压的85%(REG1D[7:3]决定是否打开);或
- (5) 芯片内部过温,超过warning level 2 (135℃, REG32[1]决定是否打开);



则启动 PMIC 关机流程以关闭各路输出(各路输出关闭时序由 REG32[3]决定),各路输出关闭后是否进行内部 discharge,取决于 REG1F[3]。注意:上述第 1&2 种关机源为正常关机,关机时下拉 PWROK pin 并关闭各路输出,下拉 PWROK pin 与关闭输出之间默认不进行 delay(可通过 REG1F[2]打开 4ms delay)。上述第 3~5 种关机源为异常关机,在关机时先下拉 PWROK pin,延时 4ms 后再关闭各路电源输出。

8.2. 从模式

在关机状态下,PWROK 保持 floating,如果 EN pin 电压从低电平变为高电平(电压高于 0.6V 即判定为高电平);则 PMIC 开机,各路电源输出按照出厂时设定的时序启动并输出电源。如无异常情况各路电源可以正常上电,整个过程中 PWROK 保持 floating。

正常情况下,各路输出使能有效后电源可以很快上电完成,如 32ms 内各路电源还没有上电 OK,则表示输出负载异常,PMIC 下拉 PWROK 并自动清除开机信号,等待下一次开机信号触发。

在开机时,芯片可以检测 PWROK pin 状态来判定上电是否正常。若各路输出使能有效后 128ms 内 PWROK pin 都没有被拉高,则表示电源不能正常启动,PMIC 自动清除开机信号,等待下一次开机信号触发。在 Slave Mode 下,此功能默认关闭,可由 REG32[5]打开。

开机后可通过 serial interface 改变各寄存器值。在开机完成后,PWROK 将被外部上拉为高。若 PWROK 被外部按键或其它原因拉为低,PMIC 不做响应,不进行 Restart。在 Slave Mode 下,PMIC 的 Restart 只能通过向控制寄存器 REG32[6]写 1 来实现。

在开机状态下,如果

- (1) EN pin 电压从高电平变为低电平;或
- (2) 向 REG32[7]/REG3F[7]写 1;或
- (3) ALDOINGOOD 从高变为低(即 ALDOIN<Voff(默认为 2.6V)或 ALDOIN>5.8V);或
- (4) DCDC A/B/C/D/E 输出电压低于设定电压的 85%(REG1D[7:3]决定是否打开);或



(5) 芯片内部过温,超过 warning level 2 (135℃, REG32[1]决定是否打开);

则启动 PMIC 关机流程以关闭各路输出(各路输出关闭时序由 REG32[3]决定) ,各路输出关闭后是否进行内部 discharge, 取决于 REG1F[3]。注意:上述第 1&2 种关机源为正常关机,关机不下拉 PWROK pin,内部关机 信号与关闭各路输出之间默认不进行 delay(可通过 REG1F[2]打开 4ms delay)。上述第 3~5 种关机源为异常关 机,在关机时先下拉 PWROK pin,延时 4ms 后再关闭各路电源输出。

8.3. 独立工作模式

在 Self-Work Mode 下, EN/PWRON pin 的功能为 PWRON, 内部上拉到 VINT, 可在 PWRON 处连接一个开机 owers 按键。

在关机状态下, PWROK 保持下拉, 如果

- (1) PWRON按键拉低时间超过ONLEVEL;或
- (2) ALDOINGOOD从低电平变为高电平(可定制是否使能);或
- (3) 若REG1F[7]=1,且IRQ为低电平并通过内部16ms de-bounce;

则 PMIC 开机, 各路电源输出按照出厂时设定的时序启动并输出电源, 各路输出启动完成后经过 64ms 延时 放开 PWROK 下拉,完成整个启动过程。完成启动后可通过 serial interface 改变各寄存器值。

正常情况下,各路输出使能有效后电源可以很快上电完成,如 32ms 内各路电源还没有上电 OK,则表示输 出负载异常, PMIC 下拉 PWROK 并自动清除开机信号, 等待下一次开机信号触发。

在开机时 芯片可以检测 PWROK pin 状态来判定上电是否正常。若各路输出使能有效后 128ms 内 PWROK pin 都没有被拉高,则表示电源不能正常启动,PMIC 自动清除开机信号,等待下一次开机信号触发。在 Self-Work Mode 下,此功能默认打开。

在开机完成后,PWROK 将被外部上拉为高。若 PWROK 为高电平后再被外部按键或其它原因拉为低 则 PMIC 判定系统异常、进行 Restart。在 Self-Work Mode 下,PMIC 的 Restart 也可以通过向控制寄存器 REG32[6]



写 1 来实现。注意:在 Self-Work Mode 下进行 Restart 时,PMIC 在各路输出使能有效后 6s(不再是 128ms) 内检测 PWROK pin 是否被成功的拉到高,如果被拉到高则结束 Restart 流程,如果不能被拉高则自动关机。(在外部电源异常而拉低 PWROK 时可以自动关机,设定为 6s 是为了防止 Reset 按键时间较长)。

注:拉低 PWROK 进行 Restart 的功能默认关闭,需通过 REG32[4]打开。

在开机状态下,如果

- (1) PWRON按键拉低时间超过OFFLEVEL(由REG36[3]决定该功能是否打开,由REG36[2]决定通过该功能关机 后是否自动启动);或
- (2) 向REG32[7]/REG3F[7]写1;或
- (3) ALDOINGOOD从高变为低(即ALDOIN<Voff(默认为2.6V)或ALDOIN>5.8V);或
- (4) DCDC A/B/C/D/E 输出电压低于设定电压的85%(REG1D[7:3]决定是否打开);或
- (5) 芯片内部过温,超过 warning level 2 (125℃, REG32[1]决定是否打开)。

则 PMIC 启动关机流程以关闭各路输出(各路输出关闭时序由 REG32[3]决定),各路输出关闭后是否进行内部 discharge,取决于 REG1F[3]。注意:上述第 1&2 种关机源为正常关机,关机时先下拉 PWROK pin,默认延时 4ms 后再关闭各路输出(可通过 REG1F[2]关闭 4ms delay)。上述第 3~5 种关机源为异常关机,在关机时先下拉 PWROK pin,延时 4ms 后再关闭各路电源输出。

在开机状态下, PWRON 按键功能如下:

- (1) 如果POK脉冲宽度大于内部32ms de-bounce, 且小于IRQLEVEL,则PMIC将发出POKSIRQ;
- (2) 如果POK脉冲宽度大于IRQLEVEL,则PMIC将发出POKLIRQ;
- (3) 如果 POK 脉冲宽度大于 16s,则 PMIC 强制关机,关机完成后延时 64ms 后进行 Power on reset 并开始检测开机源。(本功能可以通过 REG32[0]控制,默认不打开)

8.4. 睡眠与唤醒

PMIC 有一个 GPO pin 其功能由 REG35 设定 ,可用于 Wakeup 信号输入/输出。当用于输入时 ,PMIC 在 Standby



状态下接收到 Wakeup 信号即唤醒,内部 de-bounce 时间设定为 1ms;当用于输出时,PMIC 在 Standby 状态下需要唤醒时,首先在该 pin 发出 Wakeup 信号,等待 1ms 后再执行内部唤醒逻辑。

在 PMIC 开机的情况下,系统的 Standby & Wakeup 有以下两种方法。

方法一: CPU 少量控制, 主要由 PMIC 完成

- (1) CPU将REG31 [3]写成1, PMIC保存REG31 [3]被写1前各路输出状态;
- (2) 系统保存状态并对PMIC各路输出进行调整;
- (3) 在多颗电源IC配合工作时,可能遇到需要同时关闭不同IC的一些电源的情况。此时处理流程为:
 - 分别将各芯片的 0x1F[6]写 1, 并将 REG10/11 的目标值写入对应的缓冲寄存器;
 - 使用广播地址将 0x3F[6]写 1, 各电源 IC 自动将缓冲寄存器里的值导出到 REG10/11 并清空标志位。 (协议详见串行通信接口)

(4) 若

- REG31[5]/REG3F[5]被写 1(多颗芯片同时唤醒时必须写 REG3F[5]);或
- POKNIRQ / POKLIRQ (Self-Work Mode, 且对应 IRQ Enable 为高时有效);或
- REG1F[7]=1, IRQ 为低并通过 16ms de-bounce;或
- Wakeup pin 接收到高电平/低电平(该 pin 的功能被配置为 Wakeup IN);

则 PMIC 把 REG10/11 恢复到 REG31_[3]被写 1 前的状态,并由 REG31_[6]决定是否将各路输出电压恢复到 default 值。注 1:REG31_[3]被写 1 后有一个 8ms 的保护期,在此期间内不能被 Wakeup。注 2:当输出电压恢复到默认值时,注意 DCDC-B 的默认值是由 DCBSET pin 及定制情况共同决定的。

(5) 各路输出恢复完成后 REG31_[3], REG31_[5] 和 REG3F[5]自动清零。恢复完成后 PWROK 是否要先 drive low 再 go high , 取决于 REG31 [7].

方法二:完全由 CPUS 控制,与 REG31 无关

(1) super standby条件满足后,CPUS先记住要关闭的power及其电压值,然后直接关闭相关power;



- (2) 系统进入super standby状态;
- (3) CPUS根据系统状态判断是否wakeup;
- (4) CPUS根据之前的记忆,逐一填写需打开的各路电源voltage register和on-off register;
- (5) PMIC各路输出wakeup;
- (6) CPUS经过足够的延时后,认为power恢复正常,并松开主CPU的reset,系统开始恢复.

新增 REG1A[3],用于控制芯片 wakeup 时是否打开 DCDC A/C/D 的 DVM 功能。当 bit3 和 bit0/1/2 同时为 1 时,在 wakeup 时对应 DCDC 具有 DVM 功能。

8.5. 基准、内部电源及中断

芯片有一个 VINT pin,内置 LDO,输出 1.8V,给逻辑供电,需外接 4.7uF 电容。驱动能力>100mA。

芯片有一个 IRQ pin , OD 输出 , 一般接在主控的 NMI 上。当 AXP305B 检测到有按键、过温、欠压等情况 , 且对应的 IRQ enable 为 1 时 , 将把 IRQ pin 拉低 , 以通知主控。当 REG1F[7]=1 时 , IRQ 内部提供一个 20uA 左右的弱上拉 , 若外部将 IRQ 拉低并通过 AXP305B 内部的 de-bounce 则 AXP305B 可以自动开机。

PMIC 的 VREF 可以接受外部输入。当芯片为 Master/Self-Work Mode 时,使用内部 VREF 当芯片为 Slave Mode 时,使用外部 VREF,关闭内部的 VREF 模块。

8.6. 多路转换器输出

AXP305B 共提供 5 路同步降压 DCDC、10 路 LDO 以及 1 路 Switch 输出。DCDC 默认使用 PFM/PWM 自动切换模式,开关频率 3MHz,典型情况电感使用 1.5uH,输出电容 10uF。各路输出电压范围和驱动能力如下表。

Rails	Enable Bit	Voltage	Output Panga	Default	Startup	Max Load	
Kaiis	Eliable Bit	Register	Output Range	Voltage	Sequence	Max Load	
DCDCA	REG10H[0]	REG12H	0.6V~1.52V	0.9V	2	2.5A	
DCDCB	REG10H[1]	REG13H	1.0V~2.55V	1.8V	2	2.5A	
DCDCC	REG10H[2]	REG14H	0.6V~1.52V	0.9V	2	2.5A	
DCDCD	REG10H[3]	REG15H	0.6V~3.3V	1.1V	2	1.5A	
DCDCE	REG10H[4]	REG16H	1.1V~3.4V	3.3V	2	1.5A	



ALDO1	REG10H[5]	REG17H	0.7V~3.3V	3.3V	1	0.3A
ALDO2	REG10H[6]	REG18H	0.7V~3.3V	/	off	0.3A
ALDO3	REG10H[7]	REG19H	0.7V~3.3V	/	off	0.3A
BLDO1	REG11H[0]	REG20H	0.7V~1.9V	1.8V	1	0.4A
BLDO2	REG11H[1]	REG21H	0.7V~1.9V	0.9V	2	0.3A
BLDO3	REG11H[2]	REG22H	0.7V~1.9V	/	off	0.2A
BLDO4	REG11H[3]	REG23H	0.7V~1.9V	/	off	0.2A
CLDO1	REG11H[4]	REG24H	0.7V~3.3V	1.8V	2	0.4A
CLDO2	REG11H[5]	REG25H	0.7V~4.2V	/	off	0.3A
CLDO3	REG11H[6]	REG26H	0.7V~3.3V	/	off	0.2A
Switch	REG11H[7]	/	/	/	off	/

DCDC A&B 支持 Dual-Phase 模式 ,最大负载能力 5A。DCDC A&B&C 支持 Tri-Phase 模式 ,最大负载能力 7.5A。PMIC 在开机时检测 PHSET pin 状态并保存到 REG1B[7:6] , 开机完成后可通过 Serial Interface 改变 REG1B[7]的值 ,从而改变工作模式.

PHSET pin 状态	GND	VINT	Floating
A/B/C 工作模式	A/B/C 独立工作	A&B Poly-Phase	A&B&C Poly-Phase
REG1B[7:6]对应值	00	01	10

DCDC D&E 也支持 Dual-Phase 模式,最大负载能力 3A。可定制该功能默认是否打开,由 REG1B[5]控制是否打开。

注:当打开 poly-phase 功能时,要改变其输出状态,只需要改变 DCDCA 或 DCDCD 的对应控制寄存器即可。

DCDC A/C/D 都具有 DVM 功能,可以由 REG1A 控制输出目标电压变化时,输出电压变化的斜率。

PMIC 的 DCDCA、FBGND 两个 pin 为 DCDC A 的反馈,用于设定其输出电压。应用方案上将 DCDCA pin 连接到负载点,将 FBGND pin 连接到负载的接地点,可以对 PCB 走线及 bonding 线的内阻进行补偿,使负载两端的电压为准确的设定值。开机时芯片通过判断 FBGND 是否接到地来决定是否开启补偿,不需要进行补偿时将 FBGND floating 即可。

所有 DCDC 和 LDO 都有限流保护功能, 当负载电流大于限流值后输出电压将会下降。PMIC 的 monitor 将实



时监控 DCDC A/B/C/D/E 的输出电压,当输出电压低于目标电压一定比例后将使芯片启动关机流程(是否关机取决于对应的寄存器 REG1D)。

DCDC 电感自动检测功能:启动时如果 PMIC 检测到某路 DCDC 未接电感,则不启动该路 DCDC,并屏蔽该路输出的 monitor。

芯片有一个 DCBSET pin ,用于设定 DCDC-B 默认输出电压。DCBSET 接 VINT 时默认输出 1.5V ,DCBSET 接 GND 时默认输出 1.2V , DCBSET floating 时默认输出电压可定制 , 在芯片出厂时设定.

DCBSET	GND	VINT	floating
DCDCB 默认电压	1.2V	1.5V	可定制,默认为 1.1V

8.7. 串行通信接口

PMIC 支持两种通信协议(由 REG3E 决定采用何种协议并可定制默认使用的协议):

- TWSI, 地址0x6C/0x6D,0x6E/0x6F.
- RSB, 地址0x03A2,0x04E6.

当有多颗 AXP305B 配合工作时,通信协议有以下要点:


- (1) 多个电源IC使用同一个通信地址,如0x6C/0x6D,并挂在同一条总线上。
- (2) 新增寄存器0xFE的高4位为芯片的地址扩展位(其值可定制并由MODESET决定,多余的bit直接为0)。多颗芯片的扩展地址不同。
- (3) 当0xFF与0xFE的高4位相等时,芯片响应、可以进行读写,否则芯片不响应。
- (4) 0xFF比较特殊,不管0xFF与0xFE是否匹配,只要通信地址正确就可以对0xFF进行写操作。但进行0xFF 读操作时,只有0xFF与0xFE匹配的芯片才响应。
- (5) 通信时先对0xFF的高4位写入目标通信芯片的0xFE的值。
- (6) 对0xFF的高4位写不同的值,可以在总线上不同的芯片之间切换通信。



(7) 若0xFF高4位被写为全1时(广播地址),不管0xFE的值是什么,所有芯片都响应,可以一次性对所有芯片进行写操作(不能读)。

注意:实际应用中此广播地址一般只在不同芯片需要协同时使用,只对已约定的特殊寄存器(如 0x3F)进行 写操作。

(8) 以上更改不需对协议主机操作方式进行更改,还是可以使用现有的TWSI/RSB主机。在将地址扩展寄存器0xFE高4位设置为0x0时(master/self-work mode),通信过程与原有的协议完全相同,不需对0xFF的高4位进行设置。





9. 寄存器

9.1. 寄存器列表

ADDR	Description	R/W	Default
REG00	Startup source	R	XXH
REG03	Chip ID	R	/
REG04-07	4 data buffers	RW	00Н
REG10	On-off control 1	RW	3FH
REG11	On-off control 2	RW	13H
REG12	DCDC-A voltage control	RW	1EH
REG13	DCDC-B Voltage control	RW	10H
REG14	DCDC-C voltage control	RW	1EH
REG15	DCDC-D voltage control	RW	19H
REG16	DCDC-E Voltage control	RW	16H
REG17	ALDO1 voltage control	RW	1AH
REG18	ALDO2 voltage control	RW	00H
REG19	ALDO3 voltage control	RW	00H
REG1A	DCDC mode control1	RW	00Н
REG1B	DCDC mode control2	RW	00H
REG1C	DCDC frequency setting	RW	08H
REG1D	output monitor control	RW	FDH
REG1F	IRQ & PWROK& Off discharge setting	RW	0XH
REG20	BLDO1 voltage control	RW	0BH
REG21	BLDO2 voltage control	RW	02H
REG22	BLDO3 voltage control	RW	00Н
REG23	BLDO4 voltage control	RW	00Н
REG24	CLDO1 voltage control	RW	0BH
REG25	CLDO2 voltage control	RW	00Н
REG26	CLDO3 voltage control	RW	00Н
REG31	power wakeup ctrl & VOFF setting	RW	00Н
REG32	power disable & power down sequence	RW	Х6Н
REG35	Wakeup pin function setting	RW	00Н
REG36	POK setting	RW	59H
REG3E	Interface mode select	RW	00Н
REG3F	Special control register	RW	00Н
REG40	IRQ enable1	RW	03H
REG41	IRQ enable2	RW	13H
REG48	IRQ status1	RW	00Н
REG49	IRQ status2	RW	00Н
REGF3	VREF & Temperature warning level setting	RW	01H
REGFE	Serial interface address extension	RW	00Н
REGFF	Register address extension	RW	00Н



寄存器有两种 reset 信号:

System reset: 表示该寄存器或寄存器 bit 在开机时 reset;

Power on reset: 表示该寄存器或寄存器 bit 在芯片上电时 reset.

9.2. 寄存器描述

9.2.1. REG 00: Startup Source

Reset: system reset

TCSCt. 5	ystem reset	
Bit	Description	R/W
7-6	Chip Mode	R
	00:Slave	
	11:Master	
	10:Self-Work	
	01:Reserved	
5	Startup by ALDOINGOOD from low to high when EN is high	R
4	Startup by EN from low to high when ALDOINGOOD is high	R
3	Startup by IRQ pin	R
2	Startup by PWRON press	R
1	Startup by PWRON special sequence	R
0	Startup by ALDOIN from low to high	R

注: (1). 如果是 restart,则没有标志位 (2). 如果多个开机源同时到达,则都置高

9.2.2. REG 03: IC Type NO.

Bit	Description	R/W
5-4	IC Version NO.	R
7-6	IC Type NO.	R
&	010000: IC is AXP305B	
3-0	Others: Reserved	

9.2.3. REG 04-07: 4 Data Buffers

Reset: power on reset

9.2.4. REG 10: Output Power on-off Control 1

Default: 3FH

Reset: system reset



Bit	Description	R/W	Default
Dit	Description	10/ 11	Delauit
7	ALDO3 on-off control	RW	0
6	ALDO2 on-off control	RW	0
5	ALDO1 on-off control	RW	1
4	DCDC-E on-off control	RW	1
3	DCDC-D on-off control	RW	1
2	DCDC-C on-off control	RW	1
1	DCDC-B on-off control	RW	1
0	DCDC-A on-off control	RW	1

注:芯片内部设计了 REG10 的缓冲寄存器。当 REG1F[6]=0 时,对 0x10H 的寻址指向 REG10;当 REG1F[6] 被写 1 时,将 REG10 的值导出到其缓冲寄存器,对 0x10H 的寻址被指向缓冲寄存器而 REG10 的值不变; 当 REG3F[6]被写为 1 时,将缓冲寄存器中的值导出到 REG10,完成后自动将 REG1F[6]、REG3F[6]置 0,对 Power 0x10H 的寻址指向 REG10。

9.2.5. REG 11: Output Power on-off Control 2

Default: 13H Reset: system reset

Bit	Description	R/W	Default
7	SW on-off control	RW	0
6	CLDO3 on-off control	RW	0
5	CLDO2 on-off control	RW	0
4	CLDO1 on-off control	RW	1
3	BLDO4 on-off control	RW	0
2	BLDO3 on-off control	RW	0
1	BLDO2 on-off control	RW	1
0	BLDO1 on-off control	RW	1

注:芯片内部设计了 REG11 的缓冲寄存器。当 REG1F[6]=0 时,对 0x11H 的寻址指向 REG11;当 REG1F[6] 被写 1 时,将 REG11 的值导出到其缓冲寄存器,对 0x11H 的寻址被指向缓冲寄存器而 REG11 的值不变; 当 REG3F[6]被写为 1 时,将缓冲寄存器中的值导出到 REG11,完成后自动将 REG1F[6]、REG3F[6]置 0,对 0x11H 的寻址指向 REG11。

9.2.6. REG 12 : DCDC-A Voltage Control

Default:1EH



Reset: system reset

Bit	Description	R/W	Default
7	Reserved	RW	0
6-0	DCDC-A voltage setting bit5-0:	RW	0011110
	0.6V~1.1V, 10mV/step, 51steps		
	1.12V~1.52V,20mV/step, 21steps		

9.2.7. REG 13: DCDC-B Voltage Control

Default: 10H

Reset: system reset

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	DCDC-B voltage setting bit4-0:	RW	10000
	1.0V~2.55V, 50mV/step, 32steps		

注:(1). Default 值根据应用由 DCBSET 决定;

(2). DCBSET 接 VINT 时默认输出 1.5V, DCBSET 接 GND 时默认输出 1.2V, DCBSET floating 时默认输出电压可定

制;

(3). 定制范围 1.0V~2.55V.

9.2.8. REG 14: DCDC-C Voltage Control

Default: 1EH

Reset: system reset

Bit	Description	R/W	Default
7	Reserved	RW	0
6-0	DCDC-C voltage setting bit6-0:	RW	0011110
	0.6V~1.1V, 10mV/step, 51steps		
	1.12V~1.52V, 20mV/step, 21steps		

9.2.9. REG 15: DCDC-D Voltage Control

Default: 19H

Reset: system reset

Bit	Description	R/W	Default
7-6	Reserved	RW	00
5-0	DCDC-D voltage setting bit5-0:	RW	011001
	0.6~1.5V, 20mV/step, 46steps		
	1.6~3.3V, 100mV/step, 18steps		



9.2.10. REG 16: DCDC-E Voltage Control

Default: 16H

Reset: system reset

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	DCDC-E voltage setting bit4-0:	RW	10110
	1.1~3.4V, 100mV/step, 24steps		

9.2.11. REG 17: ALDO1 Voltage Control

Default: 1AH

Reset: system reset

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	ALDO1 voltage setting bit4-0:	RW	11010
	0.7~3.3V, 100mV/step, 27steps		

9.2.12. REG 18: ALDO2 Voltage Control

	0.7~3.3V, 100mV/step, 27steps					
9.2.12. REG 18: ALDO2 Voltage Control						
Defaul	Default: 00H					
Reset:	system reset					
Bit	Description	R/W	Default			
7-5	Reserved	RW	000			
4-0	ALDO2 voltage setting bit4-0:	RW	00000			
	0.7~3.4V, 100mV/step, 27steps					

9.2.13. REG 19: ALDO3 Voltage Control

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	ALDO3 voltage setting bit4-0:	RW	00000
	0.7~3.3V, 100mV/step, 27steps		

9.2.14. REG 1A: DCDC Mode Control 1

Default: 00H

Reset: system reset

Bit	Description		R/W	Default
7	Reserved		RW	0
6	DCDC-D DVM voltage ramp control	0: 1step/15.625us	RW	0
5	DCDC-C DVM voltage ramp control	1: 1step/31.250us	RW	0



AXP305B PMIC For Multi-Core High-Performance

4	DCDC-A DVM voltage ramp control		RW	0
3	DVM on-off control when wakeup	0: Disable	RW	0
		1: Enable		
2	DCDC-D DVM on-off control	0: Disable	RW	0
1	DCDC-C DVM on-off control	1: Enable	RW	0
0	DCDC-A DVM on-off control		RW	0

9.2.15. REG 1B: DCDC Mode Control 2

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-6	DCDC A&B&C poly-phase control	RW	PHSET
	00: No poly-phase		
	01: A&B Dual-phase		
	10: A&B&C Tri-phase	- 1	
	11: No poly-phase		
5	DCDC D&E poly-phase control	RW	0
	0: No poly-phase		
	1: Poly-phase		
4-0	Reserved	RW	0

注:芯片启动时将 PHSET 的状态导入到 bit[7:6],然后 bit[7:6]交由串行通信接口控制.bit[5]的 default 根据应

用确定.

9.2.16. REG 1C: DCDC Frequency Setting

Default: 08H

Reset: system reset

Bit	Description	R/W	Default
7	DCDC frequency spread enable	RW	0
	0: Disable		
	1: Enable		
6	DCDC frequency spread range control	RW	0
	0: 50kHz		
	1:100kHz		
5-0	Reserved	RW	001000

9.2.17. REG 1D: Output Monitor Control

Default: FDH

Reset: Power on reset

Bit	Description	R/W	Default	
-----	-------------	-----	---------	--



	1 WHE FOI WHILE	-core mgn	-1 Ci ioi mance
7	DCDC-E 85% low voltage turn off PMIC function	RW	1
	0: Disable		
	1: Enable		
6	DCDC-D 85% low voltage turn off PMIC function	RW	1
	0: Disable		
	1: Enable		
5	DCDC-C 85% low voltage turn off PMIC function	RW	1
	0: Disable		
	1: Enable		
4	DCDC-B 85% low voltage turn off PMIC function	RW	1
	0: Disable		
	1: Enable		
3	DCDC-A 85% low voltage turn off PMIC function	RW	1
	0: Disable		
	1: Enable		
2	Reserved	RW	1
1-0	DCDC A/B/C output voltage monitor de-bounce time setting	RW	01
	00: 62us		
	01: 124us		
	10: 186us		
	11: 248us		

9.2.18. REG 1F: IRQ & PWROK& Off Discharge Setting

Default: 0000 1xxx , Mode 表示根据芯片工作模式确定

Reset: Power on reset, bit6 为 System reset

Bit	Description	R/W	Default
7	IRQ pin turn on or wakeup AXP305B function enable when IC is Self-Work	RW	0
\	Mode; IRQ pin wakeup AXP305B function enable when IC is Master/Slave		
	Mode.		
	0: Disable		
	1: Enable		
6	Register address 0x10/0x11 destination register control	RW	0
	0: REG10/11		
	1: REG10/11corresponding buffer register		
	以下两种情况也要将本 bit 清零:		
	(1).发生Wakeup,不需将缓冲寄存器导出到REG10/11即清零		
	(2).3F[6]写 1 , 将缓冲寄存器导出到 REG10/11 后再清零		
5	Reserved	RW	0
4	Reserved	RW	0
3	Internal off-discharge for DCDC&LDO	RW	1
	0: Disable		
	1: Enable		
2	PMIC normal power-off 4ms delay enable	RW	Mode



	0: Disable		
	1: Enable		
	Default: 0 in Master/Slave Mode		
	1 in Self-Work Mode		
	Note: 在 slave mode 指内部关机信号与关闭各路输出之间的 delay,在		
	master/self-work mode 指拉低 PWROK 与关闭各路输出之间的 delay.		
1-0	Delay time between PWROK signal and power good time	RW	Mode
	00: 8ms		
	01: 16ms		
	10: 32ms		
	11: 64ms		
	Default: 10 in Slave Mode		
	11 in Master/Self-Work Mode		

9.2.19. REG 20: BLDO1 Voltage Control

	11 in Master/Self-Work Mode				
9.2.19. REG 20 : BLDO1 Voltage Control					
Default	Default: 0BH				
Reset: s	ystem reset				
Bit	Description	R/W	Default		
7-4	Reserved	RW	0000		
3-0	BLDO1 voltage setting bit4-0:	RW	1011		
	0.7~1.9V, 100mV/step, 13steps				

9.2.20. REG 21: BLDO2 Voltage Control

Default: 02H

Reset: system reset

				$\overline{}$
Bit	Description	R/W	Default	
7-4	Reserved	RW	0000	
3-0	BLDO2 voltage setting bit3-0:	RW	0010	
	0.7~1.9V,100mV/step,13steps			

9.2.21. REG 22: BLDO3 Voltage Control

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-4	Reserved	RW	0000
3-0	BLDO3 voltage setting bit3-0:	RW	0000
	0.7~1.9V,100mV/step,13steps		



9.2.22. REG 23: BLDO4 Voltage Control

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-4	Reserved	RW	0000
3-0	BLDO4 voltage setting bit3-0:	RW	0000
	0.7~1.9V,100mV/step,13steps		

9.2.23. REG 24: CLDO1 Voltage Control

Default: 0BH

Reset: system reset

Bit	Description	R/W	Default		
7-5	Reserved	RW	000		
4-0	CLDO1 voltage setting bit4-0:	RW	01011		
	0.7~3.3V, 100mV/step, 27steps		7 23		
9.2.24. REG 25 : CLDO2 Voltage Control Default: 00H					
	ystem reset	D/W/	Dofault		

9.2.24. REG 25: CLDO2 Voltage Control

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	CLDO2 voltage setting bit4-0:	RW	0 0000
	0.7~3.4V,100mV/step,28steps		
	3.6~4.2V,200mV/step,4steps		

9.2.25. REG 26: CLDO3 Voltage Control

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-5	Reserved	RW	000
4-0	CLDO3 voltage setting bit4-0:	RW	0 0000
	0.7~3.3V, 100mV/step, 27steps		

9.2.26. REG 31: Power Wakeup Ctrl & VOFF Setting

Default: 00H

Reset: bit[3] is System reset, the others is Power on reset

Bit	Description	R/W	Default
7	PWROK drive low or not when Power wake up and REG31[3]=1	RW	0
	0: Not drive low		
	1: Drive low in wake up period		



6	Voltage recovery control when AXP305B wakeup	RW	0
	(仅对默认值可定制的输出有效)		
	0: Recovery to the default		
	1: Remain the same		
5	Soft Power wakeup, write 1 to this bit, the output power will be waken up,	RW	0
	and this bit will clear itself		
4	Control bit for IRQ output and wake up trigger when REG31[3] is 1	RW	0
	0 : IRQ pin is masked and IRQ can wake up AXP305B		
	1 : IRQ pin is normal and IRQ cannot wake up AXP305B		
3	Enable bit for the function that output power be waken up by REG31_[5],	RW	0
	POKNIRQ,POKLIRQ or IRQ pin is Low.		
2-0	V _{OFF} setting bit2-0:	RW	000
	2.6~3.3V, 0.1V/step, 8steps		

9.2.27. REG 32: Power Disable & Power Down Sequence

	, 1, 1		I .				
Default	9.2.27. REG 32: Power Disable & Power Down Sequence Default: 00x0 0110, Mode 表示根据芯片工作模式确定						
Bit	bit [7:6] is system reset, the others is Power on reset Description	R/W	Default				
7	Power disable control.	RW	0				
,	Write '1' to this bit will power off the PMIC, and this bit will clear itself						
6	Host restart the PMIC and clear itself	RW	0				
5	Monitor PWROK pin status, and detect power-on normal or not	RW	Mode				
	启动时监控 PWROK pin 状态,判断上电是否正常. 0: Disable 1: Enable Default: 0 in Master/Slave Mode						
_	1 in Self-Work Mode						
4	Enable for restart the PMIC by PWROK drive low when IC is in Self-Work Mode 0: Disable 1: Enable	RW	0				
3	Output power down sequence control 0: At the same time; 1: The reverse of the start-up sequence	RW	0				
2	Die temperature detect enable 0 : Disable 1: Enable	RW	1				
1	The PMIC shut down or not when die temperature is over the warning level 2 (125°C) 0: Not shutdown	RW	1				



	1: Shutdown		
0	Enable for 16s POK shut the PMIC	RW	0
	0: Disable		
	1: Enable		

9.2.28. REG 35: Wakeup Pin Function Setting

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7-4	Reserved	RW	0000
3	Wakeup valid signal	RW	0
	0: Low level		
	1: High level		
2-0	Wakeup pin function setting bit[2:0]	RW	000
	000: Wakeup IN	- 1	
	001: Wakeup OUT		
	010: Drive low		
	011: Drive high(VINT)		
	1xx: Floating		

9.2.29. REG 36: POK Setting

Default: 59H

Reset: bit[3] is system reset, the others is Power on reset

Bit	Description	R/W	Default
7-6	ONLEVEL setting 1-0 00: 128ms	RW	01
	01: 1s		
1	10: 2s		
	11: 3s		
5-4	IRQLEVEL setting 1-0	RW	01
	00: 1s		
	01: 1.5s		
	10: 2s		
	11: 2.5s		
3	Enable bit for the function which will shut down the PMIC when POK is	RW	1
	larger than OFFLEVEL		
	0: Disable		
	1: Enable		
2	The PMIC auto turn on or not when it shut down after OFFLEVEL POK	RW	0
	0: Not turn on		
	1: Auto turn on		
1-0	OFFLEVEL setting 1-0	RW	01
	00: 4s		



	01: 6s	
	10: 8s	
	11: 10s	

9.2.30. REG 3E: Interface Mode Select

Default: 00H

Reset: power on reset

Bit	Description	R/W	Default
7-0	Interface mode select	RW	00H
	0111,1100(7CH): RSB		
	Others: TWSI		

9.2.31. REG 3F: Special Control Register

Default: 00H

Reset: system on reset

Bit	Description	R/W	Default
7	Power disable control.	RW	0
	Write "1" to this bit will power off the PMIC, and this bit will be cleared itself.		
	(功能与 REG32[7]相同,一般用于控制多颗芯片同时关闭)		
6	写 1 后,将缓冲寄存器里的值导出到 REG10/11。导出完成后自动清空,同时将 REG1F[6]置为 0。	RW	0
	同山山 村 KEOIT [0] 直 25 0。		
5	Soft Power Wakeup. Write "1" to this bit, the output power will wake up, and this bit will be	RW	0
	cleared itself (功能与 REG31[5]相同,一般用于控制多颗芯片同时 Wakeup)		
4-0	Reserved	RW	00000

9.2.32. REG 40: IRQ Enable1

Default: 03H Reset: system reset

Bit	Description	R/W	Default
7	Voltage of DCDC-E is under 85% of setting IRQ enable	RW	0
6	Voltage of DCDC-D is under 85% of setting IRQ enable	RW	0
5	Voltage of DCDC-C is under 85% of setting IRQ enable	RW	0
4	Voltage of DCDC-B is under 85% of setting IRQ enable	RW	0
3	Voltage of DCDC-A is under 85% of setting IRQ enable	RW	0
2	Reserved	RW	0



1	1	Die temperature is over the warning level 2 IRQ enable	RW	1
()	Die temperature is over the warning level 1 IRQ enable	RW	1

9.2.33. **REG 41**: IRQ Enable2

Default: 13H

Reset: system reset

Bit	Description	R/W	Default
7	Reserved	RW	0
6	POKPIRQ enable	RW	0
5	POKNIRQ enable	RW	0
4	Wakeup source enable in wakeup pin when it's wakeup IN	RW	1
3-2	Reserved	RW	00
1	POKSIRQ enable	RW	1
0	POKLIRQ enable	RW	1

9.2.34. REG 48 : IRQ Status1

0	POKLIRQ enable	RW	1			
Defaul	9.2.34. REG 48: IRQ Status1 Default: 00H Reset: system reset (由 REGF2[7]控制复位信号)					
Bit	Description ®	R/W	Default			
7	Voltage of DCDC-E is under 85% of setting, writing 1 to this bit or the output rise to normal will clear it	RW	0			
6	Voltage of DCDC-D is under 85% of setting, writing 1 to this bit or the output rise to normal will clear it	RW	0			
5	Voltage of DCDC-C is under 85% of setting, writing 1 to this bit or the output rise to normal will clear it	RW	0			
4	Voltage of DCDC-B is under 85% of setting, writing 1 to this bit or the output rise to normal will clear it	RW	0			
3	Voltage of DCDC-A is under 85% of setting, writing 1 to this bit or the output rise to normal will clear it	RW	0			
2	Reserved	RW	00			
1	Die temperature is over the warning level 2 Writing 1 to it or temperature drop to level 2 will clear it	RW	0			
0	Die temperature is over the warning level 1 Writing 1 to it or temperature drop to level 1 will clear it	RW	0			

9.2.35. REG 49: IRQ Status2

Default: 00H

Reset: system reset

Bit	Description	R/W	Default
7	Reserved	RW	0
6	POKPIRQ	RW	0



		TIME TOT MINITED COTO ING	
	Writing 1 to it will clear it		
5	POKNIRQ	RW	0
	Writing 1 to it will clear it		
4	Wakeup source is detected by wakeup pin	RW	0
	Writing 1 to it will clear it		
3-2	Reserved	RW	00
1	POKSIRQ	RW	0
	Writing 1 to it will clear it		
0	POkLIRQ	RW	0
	Writing 1 to it will clear it		

9.2.36. REG F3: VREF & Temperature Warning Level Setting

Default: 01H

Reset: Bit4 system reset, other power on reset

	ont system reset, other power on reset		
Bit	Description	R/W	Default
7	Control VREF power-saving or not when the PMIC is on	RW	0
	0: Not saving		
	1: Auto saving		
6-5	VREF power-saving cycle set	RW	00
	00: 16ms		
	01: 32ms		
	10: 48ms		
	11:64ms		
4	VREF output resister control for voltage sense	RW	0
	0: 20k		
	1: <1k		
3-2	Reserved	RW	00
1-0	Temperature warning level 1 & level 2 setting	RW	01
	01. 14th level 1 125°C level 2 125°C		
	01: 对应 level 1 = 125 $^\circ$ C , level 2 = 135 $^\circ$ C		
	与比例		
	每步调节 10℃, level 1&2 联动(固定差 10℃)		

9.2.37. REG FE: Serial Interface Address Extension

Default: xxxx 0000

Bit	Description	R/W
7		R
6		R
5	7 地址1) 版 DI(3.0 (个能议直为主 1)	R
4	Bit3:2 = 00	R
	Bit1 可定制,default 是 0	
	MODESET=VINT/Floating(master/self-work mode): bit0=0	




	MODESET=GND(slave mode):	bit0=1	
3-0	Not design		

9.2.38. REG FF: Register Address Extension

Default: xxxx 0000 Reset: system reset


Bit	Description	R/W	Default
7-4	扩展地址动态值. 与 0xFE[7:4]相同时才能对芯片读写	RW	0000
3-0	Register address extension bit, map to the bit[11:8] of the address	RW	0000

注:不管高位是什么值,只要低8位地址是FF,该 register就要响应。




10. 封装

AXP305B 使用 QFN7mm x 7mm 56pin 封装, pitch 为 0.4mm,详细参数如图 4 所示。



COMMON DIMENSIONS (UNITS OF MEASURE=MILLIMETER) NOM 0.75 0.70 0.80 A1 A2 A3 0.02 0.55 0 0.05 0.50 0.60 0.55 0.20REF 0.20 7.00 7.00 5.20 5.20 0.40 0.15 6.90 6.90 5.10 5.10 0.30 7.10 D2 E2 0.35RE Κ 0.50REF 0.35 0.45 0.40






图 4. 封装尺寸信息

Order 信息:

类型	数量	型号
Tray	260Pcs/Tray 10Trays/package	AXP305B


Marking 说明:

前五位代表批号信息(lot ID), 如果前五位字符一样,则批号相同。第六位代表芯片的版本,最后四位(7~11) 与封装信息相关。



Tray 信息:

类型	颜色	尺寸
Aluminum foil bags	Silvery White	540*300*0.14mm
Pearl cotton cushion(Vacuum bag)	White	12*680*185mm
Pearl cotton cushion(The Gap between vacuum bag and inside box)	White	Left-Right: 12*180*85mm Front-Back: 12*305*70mm
Inside Box	White	396*196*96mm
Outside Box	White	419*413*319mm



回流焊曲线:

本文推荐的回流焊曲线是一种无铅回流焊曲线,适用于无铅焊膏的纯无铅技术。 图 6 为 AXP305B 的典型回流焊曲线。






图 6. AXP305B 典型回流焊曲线

AXP305B 的回流焊曲线条件如下表所示。

	QTI typical SMT reflow profile conditions (for reference only)	
	Step	Reflow condition
· a. dea a a a a t	N2 purge reflow usage (yes/no)	Yes, N2 purge used
invironment	If yes, O2 ppm level	O2 < 1500 ppm
Α	Preheat ramp up temperature range	25℃ -> 150℃
В	Preheat ramp up rate	1.5~2.5 ℃/sec
С	Soak temperature range	150℃ -> 190℃
D	Soak time	80~110 sec
E	Liquidus temperature	217℃
F	Time above liquidus	60-90 sec
G	Peak temperature	240-250 ℃
H	Cool down temperature rate	≤4°C/sec