中国科学技术大学 · 2021 年秋季学期

模拟与数字电路 A

期中试题逐题解析

全卷 8 题，满分 100 分。解析包含计算步骤、逻辑化简、状态分析及设计接线。电路题保留原图中的关键结构，并补充可直接对照作答的图表。

答案与页码速查

题号	分值	主要结论	页码
1	8	按保留小数点后 1 位理解：$(11001010.0)_2$、$(312.1)_8$、$(CA.2)_{16}$。	2
2	10	$X+Y$ 得 1100，溢出；$X-Y$ 得 $1110=-2$，不溢出。	3
3	10	$L=\sum m(2,4,5,6)$；$\overline{L}=(\overline{A}+B)(\overline{B}+C)$。	4
4	6	最简与或式：$F=B\overline{C}+A\overline{B}C$。	5
5	12	余三循环码奇偶判断；最简与或式 5 项，用 L_0 反馈接入 $L_1=Y$。	6
6	18	Moore 型；下降沿更新：$Q_0^+=Q_0\oplus X$、$Q_1^+=Q_0$。	8
7	21	合并 S_0,S_4 后剩 4 个状态，顺序编码，使用 2 个 D 触发器。	10
8	15	先求幅值的和或差，再选取正确符号和幅值；用 2 个 ADD、1 个 MUX。	13

阅读时注意

1. 第 1 题原文“保留 1 位有效数字”有歧义。正文给出通常的“小数点后 1 位”答案，同时列出按字面保留整体 1 位有效数字的结果。
2. 第 4 题的整条上划线覆盖整个表达式；中间还含有 $\overline{\overline{A}B}$。第 6 题两个触发器都是下降沿触发。
3. 第 8 题是**原码**相加，最高位是符号位；不能直接把两个 4 位编码做普通二进制加法。

题目依据：所附《2021 年秋季学期模拟与数字电路 A 期中试题_修复版(2)》。符号 Q^+ 表示有效时钟沿后的状态，$\oplus$ 表示异或；逻辑“+”表示或。

第 1 题　数制转换与舍入（8 分）

题意：将 $(202.1)_{10}$ 分别转换为二进制、八进制和十六进制。原题括号为“四舍五入保留 1 位有效数字”。

1. 整数部分：除基取余，余数倒序

$$202 = 128 + 64 + 8 + 2 = (11001010)_2,$$

$$202 = 3 \times 8^2 + 1 \times 8 + 2 = (312)_8 = 12 \times 16 + 10 = (\mathrm{CA})_{16}.$$

其中十六进制数字 C $= 12$、A $= 10$。

2. 小数部分：乘基取整，整数顺序排列

用 0.1 依次乘目标进制的基数，每次记录整数部分，再对小数部分继续操作。

目标进制	乘基过程（开头几步）	小数展开
二进制	$0.1 \times 2 = 0.2,\ 0.2 \times 2 = 0.4$	$0.000110011\cdots$
	$0.4 \times 2 = 0.8,\ 0.8 \times 2 = 1.6$	
	$0.6 \times 2 = 1.2,\ 0.2 \times 2 = 0.4$	
八进制	$0.1 \times 8 = 0.8,\ 0.8 \times 8 = 6.4$	$0.063146314\cdots$
	$0.4 \times 8 = 3.2,\ 0.2 \times 8 = 1.6$	
十六进制	$0.1 \times 16 = 1.6,\ 0.6 \times 16 = 9.6$	$0.19999\cdots$

因此未舍入时

$$(202.1)_{10} = (11001010.000110011\cdots)_2 = (312.063146314\cdots)_8 = (\mathrm{CA}.19999\cdots)_{16}.$$

3. 按“小数点后保留 1 位”理解

基数为 r 时，若下一位不小于 $r/2$，向保留位进 1。

进制	小数第 1 位	小数第 2 位	舍入结果
2	0	$0 < 1$	$(11001010.0)_2$
8	0	$6 \geq 4$	$(312.1)_8$
16	1	$9 \geq 8$	$(\mathrm{CA}.2)_{16}$

八进制、十六进制舍入也按各自基数判断。不能一律以“下一位是否大于等于十进制数字 5”为标准。

4. 若严格按“整个数只留 1 位有效数字”

从最高有效位开始保留，而不是从小数点后开始保留。分别得到

$$\boxed{(1\,0000\,0000)_2,\qquad (300)_8,\qquad (\mathrm{D0})_{16}}.$$

它们对应的十进制数为 $256, 192, 208$；二进制结果中只有最高位的 1 是保留的有效位。考试作答时应注明自己采用的精度解释。

第 2 题　4 位补码加减与溢出（10 分）

题意：$X=5, Y=7$，用 4 位补码列竖式计算 $X+Y$ 和 $X-Y$，说明十进制结果与溢出情况。

1. 写出操作数的补码

4 位补码的表示范围为 $-8 \le x \le 7$。正数的补码与其普通二进制编码相同：

$$[X]_{\text{补}} = 0101, \qquad [Y]_{\text{补}} = 0111.$$

负数 -7 的补码由 0111 按位取反再加 1 得到：

$$[-Y]_{\text{补}} = 1000 + 1 = 1001.$$

2. 计算 $X+Y$

$$\begin{array}{cccc} 0 & 1 & 0 & 1 \\ +\,0 & 1 & 1 & 1 \\ \hline 1 & 1 & 0 & 0 \end{array} \qquad 0101 + 0111 = 1100.$$

若把 1100 作为一个 4 位补码解读，其十进制值为

$$-2^3 + 2^2 = -8 + 4 = -4.$$

但真实数学结果是 $5+7=12$，超过 4 位补码最大值 7。因此

$$\boxed{X+Y=12\text{，4 位补码运算产生溢出；截断编码 } 1100 \text{ 解读为 } -4.}$$

符号判断：两个正数相加，结果编码的符号位却为 1，所以溢出。也可以看符号位的进位：进入符号位的进位为 1，从符号位输出的进位为 0，二者不同。

3. 将 $X-Y$ 改为 $X+(-Y)$

$$\begin{array}{cccc} 0 & 1 & 0 & 1 \\ +\,1 & 0 & 0 & 1 \\ \hline 1 & 1 & 1 & 0 \end{array} \qquad 0101 + 1001 = 1110.$$

$$(1110)_{\text{补}} = -8 + 4 + 2 = -2.$$

$$\boxed{X-Y=-2\text{，结果补码为 } 1110\text{，不溢出。}}$$

此处实际执行的是一正一负相加，不会发生补码加法溢出。结果 -2 也在 $[-8, 7]$ 内。

4. 本题最容易混淆的两点

- 1100 的**编码解读值**为 -4，不等于本题加法的**真实结果** 12。溢出时必须分别说明。
- 最高位有没有向外进位，不能单独决定有符号补码是否溢出。补码加法应检查同号相加后是否变号，或检查符号位的两个进位是否不同。

第 3 题　真值表、标准式与反函数（10 分）

原式：$L(A,B,C)=A\overline{B}+B\overline{C}$。这里"反函数"指逻辑非 $\overline{L}$。

1. 真值表

i	A	B	C	$A\overline{B}$	$B\overline{C}$	L
0	0	0	0	0	0	0
1	0	0	1	0	0	0
2	0	1	0	0	1	1
3	0	1	1	0	0	0
4	1	0	0	1	0	1
5	1	0	1	1	0	1
6	1	1	0	0	1	1
7	1	1	1	0	0	0

2. 标准与或式：把 $L=1$ 的行写成最小项

$$\boxed{L=\sum m(2,4,5,6)}$$

$$L=\overline{A}B\overline{C}+A\overline{B}\overline{C}+A\overline{B}C+AB\overline{C}.$$

最小项中，变量取 0 写反变量，取 1 写原变量；每一项均包含全部变量。

3. 标准或与式：把 $L=0$ 的行写成最大项

$$\boxed{L=\prod M(0,1,3,7)}$$

$$L=(A+B+C)(A+B+\overline{C})(A+\overline{B}+\overline{C})(\overline{A}+\overline{B}+\overline{C}).$$

最大项中，变量取 0 写原变量，取 1 写反变量，使该或项恰好在对应行取 0。

4. 用卡诺图求 $\overline{L}$ 的最简或与式

为求或与式，**圈 $\overline{L}$ 的 0**。列按格雷码 $BC=00,01,11,10$ 排列。

$A\backslash BC$	00	01	11	10
0	1	1	1	0
1	0	0	1	0

横向两格的固定条件为 $A=1,B=0$，对应或项 $\overline{A}+B$；纵向两格的固定条件为 $B=1,C=0$，对应或项 $\overline{B}+C$。

$$\boxed{\overline{L}=(\overline{A}+B)(\overline{B}+C).}$$

可用德摩根律核对：$\overline{A\overline{B}+B\overline{C}}=\overline{A\overline{B}}\cdot\overline{B\overline{C}}$。

第 4 题　多层反号的代数化简（6 分）

按原图准确抄式：

$$F=\overline{\overline{B}\oplus C+\overline{\overline{A}B}\cdot(\overline{A}+\overline{BC})+\overline{A}C}.$$

最外层的反号覆盖整个式子；中间的 $\overline{\overline{A}B}$ 不能读成 $\overline{A}B$。

1. 暂记大反号内的式子为 G

由异或定义和德摩根律，

$$\overline{B}\oplus C=\overline{BC}+BC,\qquad \overline{\overline{A}B}=A+\overline{B}.$$

于是

$$G=\overline{BC}+BC+(A+\overline{B})(\overline{A}+\overline{BC})+\overline{A}C.$$

2. 展开中间的乘积并吸收

$$\begin{aligned}(A+\overline{B})(\overline{A}+\overline{BC})&=A\overline{A}+A\overline{BC}+\overline{AB}+\overline{BC}\\&=\overline{BC}+\overline{AB}.\end{aligned}$$

代回得

$$G=\overline{BC}+BC+\overline{AB}+\overline{A}C.$$

其中 $\overline{AB}$ 为冗余项，因为

$$\overline{AB}=\overline{AB}(C+\overline{C})=\overline{AB}C+\overline{AB}\overline{C},$$

两项分别被 $\overline{A}C$、$\overline{BC}$ 覆盖。因此

$$G=\overline{BC}+BC+\overline{A}C.$$

3. 对整体取反，再化为与或式

$$\begin{aligned}F=\overline{G}&=(B+C)(\overline{B}+\overline{C})(A+\overline{C})\\&=(B\overline{C}+\overline{B}C)(A+\overline{C})\\&=AB\overline{C}+B\overline{C}+A\overline{B}C\\&=B\overline{C}+A\overline{B}C.\end{aligned}$$

$$\boxed{F=B\overline{C}+A\overline{B}C.}$$

4. 为什么已经最简

$F=1$ 的最小项为 m_2,m_5,m_6。m_2,m_6 可以合并为 $B\overline{C}$，而 m_5 的相邻格均为 0，只能保留 $A\overline{B}C$。因此至少需要这两项。

顺序建议：先把异或展开，处理内部反号，再化简大反号内的式子，最后对整体取反。逐层处理能减少漏反号。

第 5 题　余三循环码的奇偶判断（12 分）

题意：输入 $ABCD$ 为 4 位余三循环码，输出 $Y=1$ 表示十进制奇数，$Y=0$ 表示偶数。求最简表达式并在给定可编程阵列上实现。

1. 先建立编码与输出的对应表

余三循环码可由十进制数 n 对应的 $n+3$ 的 4 位二进制数转为格雷码得到。若 $b=n+3$，则格雷码为 $b\oplus(b\gg 1)$。

十进制 n	$n+3$（二进制）	A	B	C	D	Y
0	0011	0	0	1	0	0
1	0100	0	1	1	0	1
2	0101	0	1	1	1	0
3	0110	0	1	0	1	1
4	0111	0	1	0	0	0
5	1000	1	1	0	0	1
6	1001	1	1	0	1	0
7	1010	1	1	1	1	1
8	1011	1	1	1	0	0
9	1100	1	0	1	0	1

因此有效 1 单元、有效 0 单元和无关项分别为

$$Y=\sum m(5,6,10,12,15),\qquad Y=0:\ m(2,4,7,13,14),$$

$$d=\sum m(0,1,3,8,9,11).$$

上式中的最小项编号由输入 $ABCD$ 的二进制值确定，不能直接用十进制数字 n 作为编号。

2. 卡诺图与最简与或式

$AB\backslash CD$	00	01	11	10
00	d	d	d	0
01	0	1	0	1
11	1	0	1	0
10	d	d	d	1

五个最大覆盖项为

$$\underbrace{\overline{A}BC\overline{D}}_{P_1}+\underbrace{\overline{A}C\overline{D}}_{P_2}+\underbrace{A\overline{B}}_{P_3}+\underbrace{A\overline{C}\overline{D}}_{P_4}+\underbrace{AC\overline{D}}_{P_5}.$$

$$\boxed{Y=\overline{A}BC\overline{D}+\overline{A}C\overline{D}+A\overline{B}+A\overline{C}\overline{D}+AC\overline{D}.}$$

每个最大覆盖项只覆盖一个有效的 1 单元，因此这五项都必需。

3. 另一种便于理解的逻辑形式

由格雷码到二进制的关系，$n+3$ 的最低二进制位为 $A\oplus B\oplus C\oplus D$。加 3 改变奇偶性，所以在有效输入上

$$Y=\overline{A\oplus B\oplus C\oplus D}.$$

阵列实现仍使用上面的最简与或式，具体接线见下一页。


第 5 题　阵列接线

1. 利用 L_0 的反相输出与反馈

给定图中每个输出只有 3 条乘积项，不能把五项直接全部接入一个输出。注意 L_0 输出门带反相泡，并有正、反两路反馈：

$$L_0 = \overline{P_1 + P_2 + P_3}, \qquad L_1 = \overline{L_0} + P_4 + P_5 = Y.$$

第 9 列是 L_0，第 10 列是 $\overline{L_0}$，因此第 4 行只需要接第 10 列。



蓝点为本题增加的可编程连接；最终输出取 $Y = L_1$。

2. 可直接核对的编程表


行号	接入的列号	对应乘积项	接入输出
1	2、3、5、8	$\overline{A}BC\overline{D} = P_1$	L_0
2	2、6、7	$\overline{AC}D = P_2$	L_0
3	1、4	$A\overline{B} = P_3$	L_0
4	10	$\overline{L_0}$	L_1
5	1、6、8	$A\overline{CD} = P_4$	L_1
6	1、5、7	$ACD = P_5$	L_1

各列依次为 $A, \overline{A}, B, \overline{B}, C, \overline{C}, D, \overline{D}, L_0, \overline{L_0}$。$L_2, L_3$ 不使用。

反馈来自组合逻辑 L_0，而 L_0 本身仅取决于 A, B, C, D，不存在反馈到自身输入的组合环路。接第 9 列会得到错误极性。

第 6 题　JK 电路分析（18 分）

要求：判断 Mealy/Moore 型，画状态图和波形图，初始 $Q_1Q_0 = 00$。



原题电路；时钟端的三角形前有小圆圈，表示下降沿触发。

1. 读出驱动方程、状态方程与输出方程

由连线可得

$$J_0 = K_0 = X, \qquad J_1 = Q_0, \qquad K_1 = \overline{Q_0}.$$

代入 JK 特性方程 $Q^+ = J\overline{Q} + \overline{K}Q$：

$$Q_0^+ = X\overline{Q_0} + \overline{X}Q_0 = Q_0 \oplus X,$$
$$Q_1^+ = Q_0\overline{Q_1} + Q_0Q_1 = Q_0.$$

输出端是异或门，所以

$$\boxed{Y = Q_1 \oplus Q_0.}$$

输出仅由当前状态决定，不直接取决于 X，因此是 **Moore 型电路**。

2. 按 Q_1Q_0 为状态编码列转换表

现态 Q_1Q_0	$X=0$ 的次态	$X=1$ 的次态	当前输出 Y
00	00	01	0
01	11	10	1
10	00	01	1
11	11	10	0

例如现态为 01，若 $X=1$，则 $Q_1^+ = Q_0 = 1$，$Q_0^+ = 0$，次态为 10。两个触发器必须同时使用时钟沿前的旧状态。


3. 画波形的规则

1. 在每个 CP 下降沿前读取 X 与旧 Q_0。
2. 同时更新 $Q_0 \leftarrow Q_0 \oplus X$、$Q_1 \leftarrow Q_0$（旧值）。
3. 两个有效沿之间状态保持；用更新后的状态计算 Y。

不能先更新 Q_0，再把“新 Q_0”交给 Q_1。这种顺序计算会把同步触发器误当成依次动作。


第 6 题　状态图与完整波形

1. 状态图：节点标为“状态/输出”，边标为输入 X



2. 按原题时间位置补全波形

虚线与编号标出第 1 至第 13 个下降沿；忽略器件传播延迟。



沿后编号	初始	1	2	3	4	5	6	7	8	9	10	11	12	13
采样 X	–	1	1	1	1	1	0	0	0	1	0	0	1	0
Q_1	0	0	1	0	1	0	1	1	1	1	0	0	0	1
Q_0	0	1	0	1	0	1	1	1	1	0	0	0	1	1
Y	0	1	1	1	1	1	0	0	0	1	0	0	1	0


3. 一个快速核验关系

$$Y^{+} = Q_1^{+} \oplus Q_0^{+} = Q_0 \oplus (Q_0 \oplus X) = X.$$

因此每次下降沿之后，Y 必须等于该沿采样到的 X。这也说明该电路就输出行为而言，等价于一个下降沿采样的 D 触发器；上面的状态图仍按原电路的四个编码绘制。

第 7 题　状态化简与 D 触发器设计（21 分）

要求：化简原状态图，采用顺序编码、D 触发器和尽量少的门完成设计。



原题状态图；边上的标记为输入/输出 X/Y。

1. 先读图，列出状态转换表

	$X=0$		$X=1$	
现态	次态	Y	次态	Y
S_0	S_1	0	S_0	0
S_1	S_2	0	S_0	0
S_2	S_0	0	S_3	0
S_3	S_0	0	S_4	1
S_4	S_1	0	S_0	0

同一状态 S_3 在不同输入下输出不同，因此这是 Mealy 型状态机。

2. 化简：S_0 与 S_4 等价

S_0、S_4 在 $X=0$ 时都转到 S_1 且输出 0，在 $X=1$ 时都转到 S_0 且输出 0，所以可以直接合并。

还可用逐次划分说明没有其他可合并状态：

$$\mathcal{P}_0 = \{\{S_0, S_1, S_2, S_4\}, \{S_3\}\},$$
$$\mathcal{P}_1 = \{\{S_0, S_1, S_4\}, \{S_2\}, \{S_3\}\},$$
$$\mathcal{P}_2 = \{\{S_0, S_4\}, \{S_1\}, \{S_2\}, \{S_3\}\}.$$

第一次按输出划分；随后 S_2 因 $X=1$ 转到 S_3 被区分；S_1 又因 $X=0$ 转到 S_2 被区分。最终划分稳定，剩 4 个状态。


3. 顺序编码

$$T_0 = \{S_0, S_4\} \to 00, \quad T_1 = S_1 \to 01, \quad T_2 = S_2 \to 10, \quad T_3 = S_3 \to 11.$$

只需 $\lceil \log_2 4 \rceil = 2$ 个 D 触发器，不必为原来的五个状态使用三个触发器。

第 7 题　化简状态图与激励方程

1. 合并后的状态图



节点内为“状态名/编码”；输出仍标在边上。

2. 由编码表写出 D 触发器的输入

由于 D 触发器满足 $Q_i^+ = D_i$，次态的每一位就是对应激励输入。

Q_1	Q_0	X	D_1	D_0	Y
0	0	0	0	1	0
0	0	1	0	0	0
0	1	0	1	0	0
0	1	1	0	0	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	0	0	1

按变量顺序 (Q_1, Q_0, X)，$D_1 = \sum m(2,5)$，$D_0 = \sum m(0,5)$，$Y = m_7$。因此

$$\boxed{D_1 = \overline{Q_1} Q_0 \overline{X} + Q_1 \overline{Q_0} X},$$
$$\boxed{D_0 = \overline{Q_1} Q_0 \overline{X} + Q_1 \overline{Q_0} X},$$
$$\boxed{Y = Q_1 Q_0 X}.$$

四个状态编码全部使用，所以本题激励表中没有未使用状态可作为无关项。

3. 仅用与、或、非门时的公共项

可设 $P = Q_1 \overline{Q_0} X$、$U = \overline{Q_1} X$，则

$$D_1 = U Q_0 + P, \qquad D_0 = U \overline{Q_0} + P, \qquad Y = Q_1 Q_0 X.$$

这让两个 D 输入共用 P, U；若允许使用异或、同或门，可采用下一页更紧凑的实现。

第 7 题　较少门的实现电路

1. 用同或门共享条件

令

$$H=\overline{Q_1\oplus X},\qquad R=Q_1\oplus Q_0.$$


当 $H=0$，$Q_1\neq X$，此时 $D_1=D_0=0$；当 $H=1$，分 $Q_1=X=0$ 与 $Q_1=X=1$ 两种情况，可得

$$\boxed{D_1=HR,\qquad D_0=H\overline{Q_0},\qquad Y=Q_1Q_0X.}$$

例如展开 HR：

$$(\overline{Q_1}X+Q_1\overline{X})(\overline{Q_1}Q_0+Q_1\overline{Q_0})=\overline{Q_1}Q_0\overline{X}+Q_1\overline{Q_0}X=D_1.$$

2. 门级连接图



同名信号相连，Q_1,Q_0 从触发器输出反馈至左侧组合门输入。

3. 器件与实现说明

需要 2 个 D 触发器、1 个同或门、1 个异或门、3 个与门。若触发器提供 $\overline{Q_0}$ 输出，可直接使用；否则增加 1 个非门。图中输出门为三输入与门，若器件只提供二输入与门，拆成两级即可。

实际接线时两个触发器共用时钟；可将复位状态设为 $Q_1Q_0=00$（即 T_0）。复位不改变以上组合逻辑方程。

化简状态图后，要把所有指向 S_4 的边改为指向合并后的 T_0。特别是原来的 $S_3\xrightarrow{1/1}S_4$，现在对应 $11\xrightarrow{1/1}00$。

第 8 题　4 位原码有符号数相加（15 分）

要求：最多用 2 个 4 位 ADD、1 个二选一 4 位 MUX 和尽量少的逻辑门，计算原码 $a+b$，输出原码 y 与溢出标志 v。

1. 把符号与幅值分开

设

$$s_a = a_3,\quad s_b = b_3,\qquad A = (a_2a_1a_0)_2,\quad B = (b_2b_1b_0)_2.$$

两个数的真实值为 $(-1)^{s_a}A$、$(-1)^{s_b}B$，幅值范围均为 $0 \sim 7$。

符号情况	幅值运算与结果符号	是否可能溢出
$s_a = s_b$	幅值为 $A+B$，符号取共同符号	$A+B \geq 8$ 时溢出
$s_a \neq s_b$	幅值为 $\lvert A-B\rvert$，符号取幅值较大者	不会溢出

基本思路是：第一个 ADD 统一完成幅值加法或减法；若异号且差为负，第二个 ADD 对幅值求相反数；MUX 选出相应幅值和符号。

2. ADD(0)：同号求和，异号求差

先令 $e = s_a \oplus s_b$，构造四位总线

$$U = (0, a_2, a_1, a_0),\qquad W = (e, b_2 \oplus e, b_1 \oplus e, b_0 \oplus e).$$

给 ADD(0) 输入 U, W，进位输入为 e，记其四位输出为 t：

$$\boxed{t = (U + W + e) \bmod 16 = (t_3t_2t_1t_0)_2.}$$

- $e = 0$：$W = (0, b_2, b_1, b_0)$，所以 $t = A + B$，$t_3 = 1$ 表示幅值超出 3 位。
- $e = 1$：$W = \overline{(0, b_2, b_1, b_0)}$，所以 $t = (A - B) \bmod 16$。由于 $-7 \leq A - B \leq 7$，t_3 可直接作为差的符号位。

特别注意：异号时 W 的最高位必须接 $e = 1$，以形成完整的 4 位补码减法。

3. 选择控制与溢出判断

令

$$\boxed{r = e\,t_3},\qquad \boxed{v = \bar{e}\,t_3 = t_3 \oplus r}.$$

只有在异号且 $A < B$ 时 $r = 1$，需要改取相反数及 b 的符号。$v = t_3 \oplus r$ 的实现可利用已经生成的 r，省去单独产生 $\bar{e}$。

不能直接用 t_3 作 MUX 选择信号：同号加法溢出时 t_3 也为 1，不能把它当作“异号差为负”。这里用 $r = e\,t_3$ 区分两种含义。

第 8 题　第二级运算与完整接线

1. ADD(1)：准备相反数的低三位

将 ADD(1) 的两组四位输入、进位输入分别接为

$$(0,\overline{t_2},\overline{t_1},\overline{t_0}),\qquad (0,0,0,0),\qquad c=1.$$

记输出为 $u=(u_3u_2u_1u_0)_2$，则

$$(u_2u_1u_0)_2=\big(-(t_2t_1t_0)_2\big)\bmod 8.$$


只在 $r=1$ 时使用它，此时 t 表示 $A-B<0$，因此 $u_2u_1u_0$ 正好是 $B-A$ 的幅值。u_3 不使用。

2. MUX：把符号位也一起选择

MUX 在 $s=0$ 时输出 m，$s=1$ 时输出 n。接线为

$$\boxed{m=(s_a,t_2,t_1,t_0),\quad n=(s_b,u_2,u_1,u_0),\quad s=r.}$$

四位 MUX 输出即为 y。这样无需额外的符号位异或门。



ADD(1) 的另一组输入为 0000，进位输入为 1

图中 $t_{2:0}$ 表示 t_2,t_1,t_0；控制信号按上方公式连接。

3. 逐端口接线表

部件	第一组输入	第二组输入	控制输入
ADD(0)	$a_{3:0}=(0,a_2,a_1,a_0)$	$b_{3:0}=(e,b_2\oplus e,b_1\oplus e,b_0\oplus e)$	$c=e$
ADD(1)	$a_{3:0}=(0,\overline{t_2},\overline{t_1},\overline{t_0})$	$b_{3:0}=0000$	$c=1$
MUX	$m_{3:0}=(s_a,t_2,t_1,t_0)$	$n_{3:0}=(s_b,u_2,u_1,u_0)$	$s=r$

第 8 题　正确性、例子与边界情况

1. 为什么第二个 ADD 的低三位足够

当 $r=1$ 时，设 $B-A=k$，其中 $1\le k\le 7$。ADD(0) 输出为 $t=16-k$，它的低三位数值为 $8-k$。于是

$$(0,\overline{t_2},\overline{t_1},\overline{t_0})+1=7-(8-k)+1=k.$$

所以 ADD(1) 确实得到所需幅值 $B-A$，且只需要反相 t 的低三位。

2. 分情况验证全部功能

情况	r	v	输出含义
同号，$A+B\le 7$	0	0	取 s_a 与 $A+B$，结果可正确表示。
同号，$A+B\ge 8$	0	1	符号仍取 s_a，幅值留下和的低三位；由 $v=1$ 标明溢出。
异号，$A\ge B$	0	0	取 s_a 与 $A-B$。
异号，$A<B$	1	0	取 s_b 与 $B-A$。

3. 数值例子

表中 t 是 ADD(0) 的完整四位输出，y 是最终原码编码。

a（数值）	b（数值）	e	t	r	y	v
0101（$+5$）	1011（-3）	1	0010	0	0010（$+2$）	0
1011（-3）	0101（$+5$）	1	1110	1	0010（$+2$）	0
0101（$+5$）	0100（$+4$）	0	1001	0	0001	1
1101（-5）	1100（-4）	0	1001	0	1001	1
0101（$+5$）	1101（-5）	1	0000	0	0000（$+0$）	0
1101（-5）	0101（$+5$）	1	0000	0	1000（-0）	0

当 $v=1$ 时，原码的幅值范围不足以表示真实结果，不能再把 y 当作正确数学和使用。本设计此时保留共同符号和幅值和的低三位。

4. 原码的正零、负零

原码存在 0000 与 1000 两个零编码，题目没有要求零必须归一为正零。上面的设计允许两种编码。

若另有“结果为 0 时必须输出 0000”的要求，只需将 MUX 原符号输出 y_3^{raw} 经过

$$y_3=y_3^{\text{raw}}(y_2+y_1+y_0)$$

进行归零处理，低三位与溢出标志保持不变。

5. 资源与核验

设计共使用 2 个 4 位加法器、1 个二选一 4 位 MUX；附加逻辑可由 5 个异或门、3 个非门、1 个与门组成。这里 v 用 $t_3\oplus r$ 实现。

已逐一核对全部 $16\times 16=256$ 组输入编码（含正、负零）：溢出标志均与数学和是否超出 $[-7,7]$ 一致；不溢出时，输出原码的数值均等于数学和。