# Máster Universitario en Ingeniería de Sistemas Electrónicos



# Práctica E5: Escritura y lectura de registros de configuración

Jose Luis, Rocabado Rocha Gianmarco Leopoldo, Sangoi Da Roza

# ÍNDICE

ÍNDICE	2
ÍNDICE DE FIGURAS	3
Descripción del módulo	
Interfaz	
Recursos estimados	11
Frecuencia máxima	11
Camino critico	12
Verificación	13
Resolución de problemas encontrados	16

# ÍNDICE DE FIGURAS

Ilustración 1. Modulo top CONF_CONTROL	4
Ilustración 2. Recepción y envió de datos mediante la interfaz RS232	4
Ilustración 3. Módulo REGS_CONF (3 registros)	5
Ilustración 4. Máquina de estados MAIN_CONTROL	6
Ilustración 5. Maquina de estados WR_CONTROL	
Ilustración 6. Máquina de estados RD_CONTROL	
Ilustración 7. Bytes de escritura y lectura	7
Ilustración 8. Orden de transmisión de los 11 bytes	
Ilustración 9. Tabla de recursos del módulo top CONF_CONTROL	11
Ilustración 10. Frecuencia máxima del módulo top_DE2115	12
Ilustración 11. Camino crítico del módulo top_DE2115	12
Ilustración 12. Testbench máquina de estados MAIN_CONTROL	13
Ilustración 13. Testbench máquina de estados RD_CONTROL	14
Ilustración 14. Testbench máquina de estados WR_CONTROL	14
Ilustración 15. Testbench del módulo CONF_CONTROL	15
Ilustración 16. Diagrama del modulo top_DE2115	15
Ilustración 17. Simulación del módulo top_DE2115 con la herramienta SignalTAP Logic Analyzer	16
Ilustración 18. Estructura de shift register dada en la asignatura	17

# Descripción del módulo

En esta práctica se realizará el módulo que nos permitirá comunicar la computadora con el dispositivo FPGA. Este módulo permitirá que podamos escribir y leer los registros de configuración del modulador AM/FM a través de un puerto serie RS232.

El módulo elaborado consta de 4 bloques principales:




Ilustración 1. Modulo top CONF\_CONTROL

#### PLL

Este bloque es el encargado de proporcionar la frecuencia de reloj de 230400KHz a partir del reloj de 50MHz de la placa DE2-115 (Ya dado por el docente de la asignatura). Su instanciación realmente será afuera del módulo elaborado: CONF\_CONTROL, esto se debe a que se usará un módulo TOP proporcionado por el docente para poder instanciar nuestro modulo junto al PLL, los switches y LEDs de la placa.

#### RS232COM

Este bloque descrito en HDL es el <u>encargado</u> de realizar la capa física para la comunicación RS232 (Ya dado por el docente de la asignatura). El funcionamiento de la interfaz se da en las siguientes ilustraciones de recepción y envió respectivamente:




Ilustración 2. Recepción y envió de datos mediante la interfaz RS232.

## REGS\_CONF

Este bloque es el que contiene los registros para la configuración del modulador AM/FM. Esta diseñado en base a 3 registros de 11 bytes, desplazamiento de lectura, desplazamiento de escritura y el registro de configuración. En el siguiente diagrama se podrá observar su estructura:





Ilustración 3. Módulo REGS\_CONF (3 registros)

## • CONTROL FSMs

Este bloque se basa en 3 maquinas de estados que controlan el envío y recepción de los bytes del REGS\_CONF:

Máquina de estado MAIN\_CONTROL (principal):






Ilustración 4. Máquina de estados MAIN\_CONTROL.

- Máquina de estado RD\_CONTROL (escritura):






Ilustración 5. Máquina de estados WR\_CONTROL.

- Máquina de estado WR\_CONTROL (lectura):








Ilustración 6. Máquina de estados RD\_CONTROL.

El funcionamiento conjunto de las máquinas de estado es de la siguiente manera:

Primero el modulo se encarga de detectar el primer byte transmitido desde la PC (MATLAB) a nuestra FPGA, este nos indica si el procedimiento es el de lectura o escritura del REGS\_CONF:




Ilustración 7. Bytes de escritura y lectura

Una vez que se interpreta este comando se procede a realizar el desplazamiento de bytes de los registros de lectura y escritura que posee el bloque REGS\_CONF, lo hace en base al siguiente orden:




Ilustración 8. Orden de transmisión de los 11 bytes.

Si el procedimiento es de escritura primero realiza el desplazamiento de los 11 bytes al registro de escritura y luego los carga en el registro de configuración para poder configurar nuestro modulador AM/FM. Si el procedimiento es de lectura, primero se carga los bytes en el registro de lectura desde el registro de configuración y luego se desplazan 1 a 1 para poder ser leídos.

# Interfaz

Módulo R	S232		
Nombre	Tipo	Formato	Descripción
clk	In	Bit	Entrada de reloj
rst	In	Bit	Entrada de reset, activa a nivel alto
rxsd	In	Bit	Dato serie recibido en el puerto RS232
txsd	out	Bit	Dato serie transmitido por el puerto RS232
rxdw	out	8 bits	Dato (byte) recibido
txdw	in	8 bits	Dato (byte) a transmitir
txena	In	bit	entrada de validación de transmisión; cuando se activa (a nivel alto) el byte presente en <b>txdw</b> se transmite en serie a través de <b>txsd</b>
txbusy	out	bit	salida de estado, activa a nivel alto, que indica que el bloque RS232COM está ocupado transmitiendo un byte (y no se puede realizar otra transmisión)
rxrdy	out	bit	salida que indica que se ha recibido un dato por el puerto serie y está disponible en <b>rxdw</b>

Módulo REGS	CONF		
Nombre	Tipo	Formato	Descripción
clk	in	Bit	Entrada de reloj
rxdw	in	8 bits	Dato (byte) recibido
txdw	out	8 bits	Dato (byte) a transmitir
shift_rxregs	in	bit	Señal de activación (a nivel alto) del desplazamiento del registro de desplazamiento de RX
load_conregs	in	bit	Señal de activación (a nivel alto) de la carga del registro de configuración
load_txregs	in	bit	Señal de activación (a nivel alto) de la carga del registro de desplazamiento de TX
shift_txregs	in	bit	Señal de activación (a nivel alto) del desplazamiento del registro de desplazamiento de TX
r_control	out	Byte	Registro de control
r_frec_mod	out	U[24,24]	Paso del DDS para generar la frecuencia moduladora
r_frec_por	out	U[24,24]	Paso del DDS para generar la frecuencia portadora
r_im_am	out	U[16,15]	Índice de modulación de AM
r_im_fm	out	U[16,16]	Índice de modulación de FM

Módulo CONTI	Módulo CONTROL_FSMs		
Nombre	Tipo	Formato	Descripción
clk	in	bit	Entrada de reloj
rst	in	bit	Entrada de reset activa a nivel alto
rxdw	in	8 bits	Dato (byte) recibido
txena	out	bit	Señal de validación (activa a nivel alto) de transmisión
txbusy	in	bit	Señal de estado (activa a nivel alto) que indica que el bloque RS232COM está ocupado transmitiendo un byte
rxrdy	in	bit	Señal (activa a nivel alto) que indica que se ha recibido un dato por el puerto serie
shift_rxregs	out	bit	Señal de activación (a nivel alto) del desplazamiento del registro de desplazamiento de RX
load_conregs	out	bit	Señal de activación (a nivel alto) de la carga del registro de configuración
load_txregs	out	bit	Señal de activación (a nivel alto) de la carga del registro de desplazamiento de TX
shift_txregs	out	bit	Señal de activación (a nivel alto) del desplazamiento del registro de desplazamiento de TX
sleds	out	9 bits	Salidas (9 bits) de monitorización de los estados de las máquinas de estado

# Recursos estimados

Los recursos de nuestro módulo top\_DE2115 fueron los siguientes:

	Resource	Usage		
1	➤ Total logic elements	1,333 / 114,480 ( 1 % )		
1	Combinational with no register	318		
2	Register only	417		
3	Combinational with a register	598		
2				
3	<ul> <li>Logic element usage by number of LUT inputs</li> </ul>			
1	4 input functions	401		
2	3 input functions	299		
3	<=2 input functions	216		
4	Register only	417		
4				
5	▼ Logic elements by mode			
1	normal mode	813		
2	arithmetic mode	103		
6				
7	▼ Total registers*	1,015 / 117,053 ( < 1 % )		
1	Dedicated logic registers	1,015 / 114,480 ( < 1 % )		
2	I/O registers	0 / 2,573 ( 0 % )		

Ilustración 9. Tabla de recursos del módulo top top\_DE2115

# Registros aproximados

- Registros por el módulo REGS\_CONF: 8 x 11 x 3 = 264 aprox.
- Registros en del módulo RS232COM: 4+3+2+2+8+2+9+6+4+4 = 44 aprox
- Registros del módulo de control: 9+8 = 17 aprox

# Frecuencia máxima

La placa utilizada en el laboratorio de prácticas consiste en una Cyclone IV DE-115 cuya frecuencia máxima es de 250MHz.

Slow 1200mV 85C Model					
	Fmax	Restricted Fmax	Clock Name	Note	
1	71.79 MHz	71.79 MHz	altera_reserved_tck		
2	116.18 MHz	116.18 MHz	clk		

Ilustración 10. Frecuencia máxima del módulo top\_DE2115

Mediante la herramienta *TimeQuest Timing Analyzer*, podremos calcular la frecuencia máxima a la que trabajará el modulo diseñado instanciado con el top\_DE2115. En este caso la frecuencia máxima de trabajo de ~116.18MHz tal y como se observa en la ilustración.

# Camino critico

El camino critico es aquel en que la señal tarda más desde su ingreso hasta su destino. Mediante el *Technology Map Viewer* podremos encontrar en que parte del circuito se encuentra.




Ilustración 11. Camino crítico del módulo top\_DE2115

# Verificación

Para la verificación de esta entrega se realizaron 3 tipos de verificaciones distintas:

## 1. Verificación Testbenchs:

El primer método de verificación utilizado fue el de simulación mediante testbenchs con la herramienta *MODELSIM*. Se procedió a realizar un testbench para cada máquina de estado diseñada y luego de comprobar su correcto funcionamiento se usó el testbech dado por el docente (CONF\_CONTROL\_TB.v) para poder verificar el módulo de REGS\_CONTROL y el módulo de control CONTROL\_FSMs.

#### MAIN\_CONTROL:

Esta es la máquina de estados que se encarga de leer el byte que contiene el comando de escritura o lectura dirigirse al estado de ese procedimiento, luego de acabar el procedimiento la maquina debe de volver al estado inicial.




Ilustración 12. Testbench máquina de estados MAIN\_CONTROL

#### RD\_CONTROL:

Esta es la máquina de estados que se encarga de controlar la transmisión de los 11 bytes del registro de desplazamiento tx de REGS\_CONF cuando la PC los solicite.




Ilustración 13. Testbench máquina de estados RD\_CONTROL

# WR\_CONTROL:

Esta es la máquina de estados que se encarga de escribir los 11 bytes que provienen de la PC en el módulo CONF REGS.




Ilustración 14. Testbench máquina de estados WR\_CONTROL

#### CONF\_CONTROL:

<u>F</u>inalmente el módulo top CONF\_CONTROL fue simulado con el testbench que nos proporcionó el docente. Este le inyecta a nuestro modulo el "comando" de escritura junto con los 11 bytes de configuración a transmitir. Luego le pasa el comando de lectura y revisa que los bytes han sido desplazados correctamente desde el registro de desplazamiento tx.




Ilustración 15. Testbench del módulo CONF\_CONTROL

## 2. Verificación física:

Al diseñar nuestra maquina de estados se le asigno a cada estado un valor de 4 bits que representa 4 LEDs de la placa. Esto se hizo para que en conjunto con el modulo top proporcionado por el docente (top\_DE2115) y el archivo de asignación de pines se pudiera verificar el funcionamiento del módulo físicamente.




Ilustración 16. Diagrama del módulo top\_DE2115

Como se puede observar los verdes LEDs (del 0 al 8) nos dicen el estado, 4 switches seleccionan el byte a mostrar por 8 LEDs rojos (del 0 al 7) y los LEDs rojos de 8 al 15 nos indican el byte recibido por el puerto serie.

## 3. Verificación con SignalTap:

Esta verificación se hace mediante la herramienta *SignalTap Logic <u>Analyzer</u>* que proporciona *Quartus*, con ella podemos observar la transmisión y recepción de datos que realiza nuestro modulo simplemente cargando el diseño en la placa y corriendo el fichero de Matlab con los bytes de configuració.




Ilustración 17. Simulación del módulo top\_DE2115 con la herramienta SignalTap Logic Analyzer

El reloj utilizado para la configuración de esta herramienta fue el que arroja la salida del bloque PLL (25KHz aprox.). Para poder visualizar la recepción y transmisión se utilizaron las señales rxrdy y txena respectivamente como señales de disparo cuando están a "1".

Como se puede observar en la ilustración 11, al cargar el fichero en Matlab con los 11 bytes de prueba se comprueba que nuestro diseño recibe y transmite los 11 bytes.

# Resolución de problemas encontrados

En cuanto a los problemas encontrados el principal fue que al realizar la simulación en *Modelsim* de nuestro modulo Top CONF\_CONTROL se vio como había un problema, esto era debido a que el código en verilog para el módulo REGS\_CONF no se había hecho de una manera óptima (se colocaban 3 registros de 87 bits) lo cual no solamente nos arrojaba un error, sino que también dificultaba su testeo, esto fue arreglado cambiando el código por la estructura dada en clase:

# wire clk,ce; wire [7:0] D; Shift register wire [7:0] Q; reg [7:0] SR [3:0]; integer i; always @ (posedge clk) if (ce) begin SR[0] <= D0; for (i = 3; i>0; i = i-1) $SR[i] \le SR[i-1];$ SR[0][7..0] assign Q = SR[3]; )[7..0] SR[1][7..0] SR[3][7..0] Q[7..0]

Ilustración 18. Estructura de shift register dada en la asignatura.