



PDIP, SOIC




Conector de barril, para poder alimentar con un cargador de pared de 9V a 12v

Pines para la programación en circuito



Pin Description*
 1 = MCLR/VPP
 2 = VDD Target
 3 = VSS (ground)
 4 = PGD (ICSPDAT)
 5 = PGC (ICSPCLK)
 6 = PGM (LVP)



Conexión con los pines de entrada y salida del puerto A

Se recomienda el uso de condensadores de desacoplamiento en cada par de pines de suministro de potencia (VDD y VSS).

Los pines de E / S no utilizados se deben configurar como salidas y conducir a un estado lógico bajo. Alternativamente, conecte una resistencia de 1 kΩ a 10 kΩ a VSS en los pines no utilizados y conduzca la salida a la lógica baja.

Pines para alimentación de periféricos externos a 5v

Conexión con los pines de entrada y salida del puerto B

PIC16F84A

File Address	Indirect addr. ⁽¹⁾	Indirect addr. ⁽¹⁾	File Address
00h	TMR0	OPTION_REG	80h
01h	PCL	PCL	81h
02h	STATUS	STATUS	82h
03h	FSR	FSR	83h
04h	PORTA	TRISA	84h
05h	PORTB	TRISB	85h
06h	—	—	86h
07h	—	—	87h
08h	EEDATA	EECON1	88h
09h	EEADR	EECON2 ⁽¹⁾	89h
0Ah	PCLATH	PCLATH	8Ah
0Bh	INTCON	INTCON	8Bh
0Ch	—	—	8Ch
4Fh	88 General Purpose Registers (SRAM)	Mapped (accesses) in Bank 0	CFh
50h	—	—	D0h
7Fh	Bank 0	Bank 1	FFh

Mapa de registros PIC16F84A

Unimplemented data memory location, read as '0'.
 Note 1: Not a physical register.