



Instituto Politécnico Nacional



Escuela Superior de Cómputo

Diseño de Sistemas Digitales

Práctica 9: Máquina de estado

Integrantes: Bravo Esquivel Gustavo

Colín Ramiro Joel

Pasten Juarez Joshua Michael

Profesor: Mújica Ascencio Cesar

Grupo: 4CV3


I. Introducción

Maquina de Estados


Introducción

El proposito de esta practica es hacer una maquina de estados la cual verifique una secuencia de un numero binario segun la suma de un numero de Boleta. una maquina de estados es un modelo de comportamiento de un sistema con entradas y salidas en donde las salidas dependen no solo de las señales de entrada si no tambien de las anteriores. una maquina de estados representa un sistema como un conjunto de estados, que dependen de las entradas conjuntamente de las salidas.

II. Desarrollo



III. Simulaciones



IV. Código VHDL

```

library ieee;
use ieee.std_logic_1164.all;

entity cadena is port(
    clk: in std_logic;
    x: in std_logic;
    led: out std_logic);
end entity;

architecture function of cadena is
    type estado is (S1,S2,S3,S4,S5);

```

```
signal y: estado;
```

```
begin
process(clk)
begin
if(clk'event and clk='1') then
case y is
when S1 =>
led<='0';
if (x='1') then
y <= S2;
else
y <= S1;
end if;
when S2 =>
if (x='1') then
y <= S3;
else
y <= s1;
end if;
when s3 =>
if(x='0')then
y <= S4;
else y <= S1;
end if;
when S4 =>
if (x='1')then
y <= S5;
else y <= s1;
end if;
when S5 =>
if(x='0')then
led <= '1';
y<= S1;
else
y<=S2;
end if;
end case;
end if;
end process;
end architecture;
```

V. Conclusión y Bibliografía

Conclusión

Con esta practica comprendimos mejor lo que es una maquina de estados y aprendimos mas sobre lo basico de estas, así como tambien entendimos como poder representarlas y programarlas en VHDL y que hay diferentes tipos de maquinas.

Referencias

- <https://www.profesores.frc.utn.edu.ar/electronica/tecnicas-digitales/pub/file/ApartesDelCuder/Maquinas%20de%20Estado%20MC%20V5.PDF>
- <https://cursos.madelectronics.cl/2019/06/18/mquina-de-estado/>
- www2.vip9c.es/hege/almacen/download/7055/7055462/06.Pdf
- <https://d19mocca.org/IEE-146/Clase5-VHDL.Ppt>