

# IMPLEMENTACIÓN DE UNA ARQUITECTURA RISC CON PERIFÉRICOS

A. Vargas Vélez, P. Mejía Romo, D. Uribe Hernández, L. Ortiz Camacho, L. Rodríguez Palacios, I. Ramírez Jiménez, J. Hernández Reyes, J. Colín Ramiro, E. Mendoza García

Departamento de ingeniería en sistemas computacionales, ESCOM IPN

[avargasv1601@alumno.ipn.mx](mailto:avargasv1601@alumno.ipn.mx), [pmejia1900@alumno.ipn.mx](mailto:pmejia1900@alumno.ipn.mx), [curibeh1900@alumno.ipn.mx](mailto:curibeh1900@alumno.ipn.mx), [lortizc1901@alumno.ipn.mx](mailto:lortizc1901@alumno.ipn.mx), [orodriguezp1802@alumno.ipn.mx](mailto:orodriguezp1802@alumno.ipn.mx), [itzelraji12@gmail.com](mailto:itzelraji12@gmail.com), [jhernandezr1923@alumno.ipn.mx](mailto:jhernandezr1923@alumno.ipn.mx), [joelcolinr@gmail.com](mailto:joelcolinr@gmail.com), [emendozag1602@alumno.ipn.mx](mailto:emendozag1602@alumno.ipn.mx)

**Resumen—** La arquitectura RISC, es una de las más conocidas hoy en día en el mundo de las ciencias de la computación, más comúnmente en la rama de la arquitectura de computadoras. En esta práctica desarrollamos un sistema que pudiese resolver ecuaciones lineales en un FPGA, esto como el nombre de la práctica lo menciona se desarrolló basándonos en una arquitectura de tipo RISC. Para esto se implementó el código en VHDL y para obtener una salida más gráfica se utilizó la tarjeta gráfica ALTERA DE-215, está por supuesto proporcionada por el docente.

**Palabras Clave —**arquitectura, display, ecuación, incógnita

**Abstract—** The RISC architecture is one of the best known nowadays in the world of computer science most commonly in the branch of computer architecture. In this very work we developed a computer system that could solve linear equations in an FPGA, this, as the name of the practice itself mentions, was developed based on a RISC-type architecture. For this, the code was implemented in VHDL and to obtain a more graphic output the ALTERA DE-215 graphic card was implemented this last one of course provided by the teacher to make the tests and to compare the results

**Keywords —**architecture, display, equation, unknown

## I. INTRODUCCIÓN

Como bien lo estudiamos y analizamos en la práctica, una arquitectura de tipo RISC, puede llegar a ser robusta y muy común de ver en las nuevas computadoras. Este mercado puede extenderse inclusive a hablar de procesadores para teléfonos celulares y tablets, esto debido a su bajo consumo de recursos y su buen rendimiento

Entre los productores de arquitecturas RISC, representados en gran número en el mercado, existe una fuerte lucha por la supervivencia entre cada uno de ellos.




Figura 1. Procesadores con Arquitectura RISC

No obstante, no es la calidad de las características técnicas, sino la cantidad de programas de aplicación disponibles lo

que decide sobre la permanencia de las diversas arquitecturas existentes. Los esfuerzos de mercadotecnia de los productores de arquitecturas RISC se dirigen hacia la obtención de una cantidad lo mayor posible de aplicaciones. Así entonces, para casi todas las arquitecturas RISC se pueden encontrar foros o asociaciones de usuarios (fomentadas por los fabricantes) en las que se agrupan los usuarios, los productores de software de sistemas comercial, etc., dando lugar a un amplio espectro de organizaciones.

En esta ocasión y para fines del curso de Arquitectura de Computadoras, se realizó la implementación de una Arquitectura de tipo RISC, la cual en puntos posteriores se explicarán las instrucciones de la actividad, así como la metodología implementada para la realización de la misma. Así mismo se adjuntan las fotografías que reportan el éxito del programa junto con el código del mismo, para así demostrar el trabajo realizado por todos los integrantes del equipo.

## II. METODOLOGÍA Y DESARROLLO

Para la realización de esta práctica nos basamos en la práctica anterior, la cuál se trataba de una aplicación con una arquitectura de tipo RISC.

En primera instancia se declararon las librerías necesarias para el programa tal y como se observa en la Figura 2, estas se describen a continuación:

- **ieee.std\_logic\_1164.-** Define funciones para operadores lógicos.
- **ieee.numeric\_std.-** Proporciona funciones aritméticas para vectores.
- **ieee.std\_logic\_arith.-** Especifica tipos de datos con y sin signo, operaciones aritméticas y de comparación numérica
- **ieee.std\_logic\_unsigned.-** Permite operaciones sin signo.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use work.ctrl.all;
4 use ieee.numeric_std.all;
5 use ieee.std_logic_arith.all;
6 use ieee.std_logic_unsigned.all;
```

Figura 2. Librerías Utilizadas

Posteriormente, se declaró la entidad, donde declaramos, entradas y salidas a implementar en el programa.

```

9  Entity SYNC2 is
10  port (
11      CLK: in std_logic;           -- Reloj
12      U: in integer;               -- Primera variable
13      V: in integer;               -- Segunda variable
14      W: in integer;               -- Tercera variable
15      CTRL: in std_logic_vector;   -- Variable de control
16      -- DATO: in std_logic;
17      HSYNC, VSYNC: out std_logic; -- Sincronización
18      R, G, B: out std_logic_vector(7 downto 0) -- RGB
19  );
20  end SYNC2;

```

Figura 3. Declaración de la Entidad

Así entonces, se pasó a la declaración de la arquitectura del programa, como primer paso en esta parte, se declararon las señales que utilizamos a lo largo de la codificación (Figura 4).

```

23  Architecture MAIN of SYNC2 is
24
25      signal HPOS: integer Range 0 to 1688 := 0;
26      signal VPOS: integer Range 0 to 1688 := 0;
27      signal UI: integer Range -320 to 320 := 0; -- Variable auxiliar para el eje Xl
28      signal VI: integer Range -256 to 256 := 0; -- Variable auxiliar para el eje Yl
29
30      signal data_frame: std_logic_vector(21 downto 0);

```

Figura 4. Señales implementadas en el programa

Dentro de la misma arquitectura se declaró un solo process en el cual se llevará a cabo toda la lógica funcional de la práctica. En dicho process, primeramente, se declaró una estructura if, la cual su única función es dibujar la gráfica, posteriormente se tiene el código para adaptar la línea de color, la cuál será capaz de rotar, según el cambio en los switches.

```

32  begin
33
34      process(CLK)
35      begin
36
37          if (CLK'Event and CLK = '1') then
38
39              if (HPOS = 1048 OR VPOS = 554) then
40
41                  R<=X"FF";
42                  G<=X"FF";
43                  B<=X"FF";
44
45              else
46                  R<=X"00";
47                  G<=X"00";
48                  B<=X"00";
49              end if;
50
51          end if;
52

```

Figura 5. Inicio del process

Más adelante se declaró otra estructura if, la cual se encarga de dibujar la línea con la que se trabajará, esta es la que estará rotando según se presione el botón de la tarjeta Altera, esta proporcionada por el docente.

```

54      --Dibuja la línea
55
56      IF CTRL = "00" THEN
57          UI <= U;
58          VI <= V;
59      END IF;
60
61      if ( (554 - VPOS) = (UI)*(HPOS -1048) + (VI)*8) THEN
62
63          IF CTRL = "00" THEN
64              R<=X"33";
65              G<=X"FF";
66              B<=X"FF";
67          ELSE
68              R<=X"96";
69              G<=X"96";
70              B<=X"96";
71          END IF;
72
73      end if;
74

```

Figura 6. Estructura if para dibujar la línea que rota

Finalmente, la parte restante de la arquitectura es para tener un control de la posición actual en todo momento, tanto horizontalmente como verticalmente. Teniendo un contador que si llega al límite del tamaño de la pantalla se reinician los valores de las posiciones para empezar una nueva iteración. Esto para poder trabajar con la línea de color y poder controlarla desde la tarjeta Altera.

```

78
79      if (HPOS < 1688) then
80          HPOS <= HPOS + 1;
81      else
82          HPOS <= 0;
83          if (VPOS < 1066) then
84              VPOS <= VPOS + 1;
85          else
86              VPOS <= 0;
87          end if;
88      end if;
89
90      if (HPOS > 48 and HPOS < 160) then
91          HSYNC <= '0';
92      else
93          HSYNC <= '1';
94      end if;
95
96      if (VPOS > 6 and VPOS < 4) then
97          VSYNC <= '0';
98      else
99          VSYNC <= '1';
100      end if;
101
102      end if;
103
104      end process;
105
106      end MAIN; -- MAIN
107

```

Figura 7. Control de posición Horizontal y Vertical

### III. RESULTADOS Y DISCUSIÓN

En esta sección se presentan las fotografías y evidencias del correcto funcionamiento del programa. Este elaborado por el equipo en conjunto.



Img1. Prueba de Éxito 1




*Img2. Prueba de Éxito 2*



*Img3. Prueba de Éxito 3*



*Img4. Prueba de Éxito 4*



*Img5. Prueba de Éxito 5*

Como bien se puede observar en las imágenes, conforme se iba presionando el switch de la tarjeta Altera, la línea de color, rotaba en la pantalla. Lo cual comprueba lo solicitado en la práctica como exitoso.

#### IV. CONCLUSIONES

Este trabajo nos permitió aplicar lo aprendido durante el curso como también aprender nuevos contenidos. Se implementó el procesador basado en la arquitectura RISC, su correcto funcionamiento se presentó con el analizador lógico.

Tal y como se pudo observar en las evidencias, el resultado obtenido es el esperado, sin embargo, su desarrollo represento cierto grado de dificultad para el equipo, ya que algunos medios dentro de la programación en VHDL eran desconocidos, por lo que se requirió de un arduo trabajo de investigación para resolver los errores que surgían durante la programación.

Para un correcto funcionamiento se requirió comprender bien como se debía implementar y asignar correctamente las salidas en la FPGA ALTERA DE2-115, debido que el asignar las salidas es un poco complicado si no se entiende como es que funciona la tarjeta por otro lado al tener que mostrarlo en un monitor se estudió los tiempos de sincronismo que necesita el monitor VGA para poder ver una imagen. Con este sistema se pudo enviar una imagen a color cada que las posiciones de las ecuaciones cambiaban.

Como equipo podemos concluir que fue una práctica un poco más compleja de comprender y de implementar que las anteriores.

#### AGRADECIMIENTOS

Los autores de este trabajo agradecen a la Escuela Superior de Cómputo por el material de apoyo brindado para la realización del mismo.

#### REFERENCIAS

- [1] Luna, J. I. V., González, R. S., Guzmán, G. S., & González, L. A. S. Arquitectura RISC vs CISC.
- [2] ROBLETO, I. M. Arquitecturas CISC y RISC.
- [3] Martínez Belot, L. J. J., & Leyes, D. A. (2007). Descripción VHDL de una arquitectura RISC (Doctoral dissertation, Universidad Nacional de La Plata).
- [4] Cifuentes, Á. P., Dimaté, L. E., Rincón, A. M., Velásquez, J. R., Villegas, M. P., & Flores, P. (2012). Ecuaciones lineales con una incógnita.
- [7] R. Sóle, «RISC: La arquitectura de procesadores usada por ARM para cambiar el mercado,» Profesional Review, 17 07 2021. [En línea]. Available: [https://www.profesionalreview.com/2021/07/17/que-es-risc/#Que\\_es\\_RISC](https://www.profesionalreview.com/2021/07/17/que-es-risc/#Que_es_RISC). [Último acceso: 05 05 2022].