



Instituto Politécnico Nacional Escuela Superior de Cómputo

Diseño de Sistemas Digitales

Práctica 4(Repaso): Sumador y

Restador

Integrantes: Bravo Esquivel Gustavo

Colín Ramiro Joel

Pasten Juarez Joshua Michael

Profesor: Mújica Ascencio Cesar

Grupo: 4CV3

Introducción


En toda computadora, cualquier aparato electrónico dentro de la infinidad de circuitos que hay, el más importante es el microprocesador y dentro del micropocesador lo más importante es la ALU cunidad Aritmética lógical y esta ALU esta compuesta por lo que llamamos sumadores".


Entonces, un sumador es este circuito digital que se encarga de realizar la adición de números. No obstante, se pueden utilizar en otras partes de este procesador no necesariamente en 19 ALU, también se utilizan parque calcular direcciones, indices de tablas, operadores de incremento, decremento, etc. En este práctica trabajoremos con sumadores y restadores de Zbits.

Un sumador completo lo que noce es que soma dos números binarios de n bits junto con los cantidades de acarreo. Se puede observar como un componente en cascada de sumadores que suman 8,16,32,...números binarios de bits. El circuito produce una salida de 2 bits, al igual que el sumadorsemi, denominadas como Cout (Acarreo de Salida) y S (suma), Un ejemplo de su implementación más común y con la que estaremos trabajando es la siguiente:

5 = A + B + Cin (A+B)


En cuanto a los restadores es exactamente lo mismo solo que en este caso con signo de resta.





```
Entidad
La entidad para esta práctica es la siguiente:
entity sumres 2 is
port(
  A,B,E,F: in std_logic_vector(1 downto 0);
 CinSun, Cialles: in std_logic;
   S, R.: out std-logic-vectos (1 downto 0);
 Coutsun, Couties: Out std-logic
);
end sumres;
Tambien utilizaremos una señal para concetenar
Cin y la Cout de respectivos suma dores l'esta dores.
signal C.D: std-logic-vector (2 downto 0);
```

Capturas en Galaxy





Name	Value	Stimulator	1 · 20 · 1 · 40 · 1 · 60 · 1 · 80 · 1 · 10 100 ns 12
□ CinSum	0	<= 0	
+ ⊳ д	3	<= 11	<u>(1</u> <u>)(3</u>
+ 0 B	0	<= 00	(3)(0
⊕ CoutSum	0		
∓ -o s	11		(00)(11

Name	Value	Stimulator	1 - 10 - 1 - 20 - 1 - 30 - 1 - 40 - 1 - 50 50 ns -60
CinRes	0	<= 0	
+ □ - E	1	<= 01	(1
∓	3	<= 11	(3
→ CoutRes	1		
# • R	10		(10

Name	Value	Stimulator	10 10 - 1 - 20 - 1 - 30 - 1 - 40 - 1 - 50 - 1 - 60 - 1 - 70 - 1 - 80 - 1 - 90 - 1 - 10 100 ns
CinRes	0	<= 0	
+ ⊳ E	3	<= 11	(1)\(3
# 0 F	0	<= 00	(3)(0
-P CoutRes	0		
± -0 R	11		(10)(11

Capturas de Proteus





Conclusiones

La realización de esta práctica, aunque fue de repaso, fue fundamental para recordar como se implementaban fue fundamental para recordar como se implementaban estos circuitos, tanto en diseño como en VHDL.

También es importante hacer mención que estos circuitos a pesar de resolver problemas aritméticos, circuitos a pesar de resolver problemas de ser base para son elementos muy útiles además de ser base para programar subsiguientes circuitos de memorias y procesadores numéricos de datos, etc, etc.

Bibliografia

1-http://profesores.fi-b.unam.mx/normaelva/sumador_restador.pdf

2-http://compilandoconocimiento.com/2017/06/13/sumador-y-restedor/

3-http://www2.ulpgc.es/hege/almacen/download/7055/7055018/05.pdf

4-http://www.youtube.com/watch?v=PFnM7DZ3POM8E=4695/



-				OPC	= '0'	Opc = 11			
	Cin	A	B	3	Couts	B	Coutr	27	
	0	0	0	0	0	0	0		
	0	0	1	1	0	1	1	100	
	0	1	0	1	0	1	1		
	0	1	1	0	1	0	1		
14	1	0	0	1	0	1	0		
	1	0	1	0	1	0	0		
	1	1	0	0	1	0	0		
	1	1	7	1	1	1	11		