


## Unidad 4- Segmentación de la ruta de datos de un Procesador Risc.

En computación, la segmentación es un procesamiento de un conjunto de datos conectado en serie; Esto significa que la salida de un elemento es la ~~salida~~ <sup>entrada</sup> de otro.

Los elementos de un arreglo pipeline son ejecutados en paralelo o en tiempos definidos.

### Ejemplo Básico de segmentación



Es así, como a la segmentación se le puede usar para:

→ **Segmentación de Instrucción:** Muy usado en la arquitectura Risc, usado en uno o varios microprocesadores para una superposición de múltiples instrucciones a ejecutar con la misma circuitería.

La circuitería está dividida en varias etapas y cada una de estas, procesa una parte de la instrucción en cierto tiempo, pasando el resultado de esta etapa a la siguiente etapa.

Ejemplos: Decodificación de una instrucción, operación aritmética-lógica y Búsqueda del registro

→ **Segmentación de gráficos:** Usado en procesadores gráficos (GPUs), donde las operaciones tienen múltiples unidades aritméticas, o un microprocesador completo.

→ **Segmentación de Software:** Consiste en la secuencia de procesos de cómputo como comandos, programas, ejecutores, tareas, conexiones y procedimientos. Estos procesos pueden ser ejecutados en paralelo con una salida de flujo de datos.

→ **Segmentación HTTP:** Una técnica de emisión de múltiples peticiones HTTP con una misma conexión ~~TCP~~ <sup>TCP</sup>, sin esperar a una petición previa para generar una nueva petición.

## 4.1 Segmentación.

La segmentación es la base fundamental de la paralelización y este concepto es ampliamente usado en arquitecturas vectoriales y superescalares.

### 4.1.1. Etapas de segmentación.

Para entender las etapas de la segmentación, es necesario usar un ejemplo de segmentación básica con instrucciones, que permiten implementar el paralelismo a nivel de instrucción en un solo procesador.

Ejemplo: Estas son las etapas de <sup>Procesamiento</sup> ejecución de una instrucción,

Lectura de instrucción: LI  
Decodificación de instrucción: DI  
Ejecución: Ex  
Acceso a memoria: MEM  
Escritura y regreso al registro: ES

Así es como se empieza a segmentar la instrucción.

<del>Ciclo de Inst. de R.</del>	1	2	3	4	5	6	7
1	LI	DI	Ex	MEM	ES		
2		LI	DI	Ex	MEM	ES	
3			LI	DI	Ex	MEM	ES
4				LI	DI	Ex	MEM
5					LI	DI	Ex


En la columna verde se puede observar esta etapa MEM de la primera instrucción, mientras que la instrucción 5 aún no está en la línea de ejecución.

### 4.1.2 Registros inter etapa.

Los registros inter etapa son muy usados en arquitecturas avanzadas, como la vectorial y la superescalar. En estas arquitecturas se potencian el paralelismo de la ejecución de las instrucciones.

Debido a este nivel de paralelismo requiere algún método anti-translape, es así que se tiene un procesamiento super-escalar.

Las instrucciones tienden a ser grandes y el procesamiento de las instrucciones pueden ejecutarse en un mismo ciclo de reloj (máximo 4 instrucciones sin un método complejo de anti translape).  
Ejemplo:



Si alguna de las etapas toma (o puede tomar) mucho más tiempo de procesamiento que otras, esta no puede ser acelerada, pero las otras sí pueden ser ralentizadas. Este concepto de paralelización requiere de registros que actúen como buffers, para poder ejecutar las instrucciones de forma paralela.

Idealmente, la ejecución de las instrucciones de forma paralela, son ejecutadas al mismo tiempo, por lo que el procesamiento de los elementos está sincronizada.

Pero la ejecución de las instrucciones es irregular, por lo que los registros inter etapa ayudan a regularizar el tiempo de ejecución.



## 4.2 Riesgos (Hazards)

El modelo de ejecución secuencial "asume" que cada instrucción se completa antes de que comience la siguiente:

Lamentablemente, esto no es posible en un procesador segmentado. Esta situación representa un peligro, porque 2 instrucciones actúan sobre los registros del procesador.

### Solución:

#### 4.2.1 Riesgo estructural.

Este es el primer riesgo que se tiene que evitar, normalmente está relacionado con el hardware, porque este último no puede soportar una combinación de instrucciones que se tienen que ejecutar en el mismo pulso de reloj.

El riesgo estructural sería como un cuarto de lavado y se quiere usar la lavadora y secadora al mismo tiempo.

Las instrucciones risc y Mips. fueron diseñadas para la segmentación, marcando fácilmente los potenciales riesgos estructurales.

Para entender esto, se usará nuevamente la tabla de ejecución de instrucciones.

Ciclos. Inst	1	2	3	4	5	6	7	
1	LI	DI	EX	MEM	WR			← Esta instrucción está en la etapa de acceso a memoria.
2		LI	DI	EX	MEM	WR		
3			LI	DI	EX	MEM	WR	
4				LI	DI	EX	MEM	← Esta instrucción está en la etapa de lectura, por lo que No es posible realizar la lectura
5					LI	DI	EX	

## 4.2.2 Riesgo de Datos.

Este tipo de riesgos ocurre cuando la segmentación está ~~de~~ bloqueada porque un paso debe esperar a otro para completarse la instrucción.

Esto puede entenderse mejor con la siguiente analogía; Supongase que una persona debe ir a una conferencia, y antes de salir descubre que solo tiene un zapato...

Para solucionar el problema, se tiene que buscar el zapato en toda la casa, y por lo consiguiente se detiene la conferencia.

En la segmentación de procesos computacionales, los riesgos de datos crecen cuando la dependencia de una instrucción está vinculada a la instrucción previa y que posiblemente aún no termina la ejecución de esta.

Ejemplo: Se tiene las siguientes instrucciones...

ADD 0x0Fh, AH ---> ~~Rest~~ Suma 0x0Fh a AH y el resultado se guarda en AH  
SUB AH, 0x01 ---> Resta a AH el valor 0x01h y el resultado se guarda en AH

Si una prevención de riesgos de datos, el segmento puede quedarse detenido con consecuencias a todo el sistema.

Graficando el proceso de ejecución de instrucciones, esta quedaría así


Ciclo		1	2	3	4	5	6
Inst							
ADD 0x0F, AH		LI	DI	EX	MEM	WR	
SUB AH, 0x01			LI	DI	EX	MEM	WR

En el ciclo numero 3 es donde ocurre el Riesgo.

Para solucionarlo, se tiene que recurrir a diversos metodos.


### 4.2.3 Metodo de bypassing.

Este metodo esta enfocado a los riesgos de datos, para entenderlo mejor es necesario aplicarlo al problema mostrado en la seccion de riesgos de datos.



La solucion por el metodo del Bypass es vincular la necesidad o requerimiento del dato, con la generacion del dato, a estos puntos se les conoce como punto de produccion (donde se crea el dato) y el punto de consumo (donde se requiere el dato generado).

En el ejemplo anterior las instrucciones que requieran el metodo, pero tambien se puede aplicar con cualquiera de los pasos mencionados, para la ejecucion de ~~instruccion~~ instruccion.



En este ejemplo se tiene el Punto de produccion despues del Punto de consumo.

Como el punto de produccion esta antes de la escritura de registro, el punto de consumo no puede usarlo.

Aqui no se puede hacer un bypass como en el caso anterior, Porque No se puede regresar los ciclos.

La solucion es detener el bloque o proceso anterior para dar tiempo a la escritura del registro a realizarse, y asi se puede hacer el bypass.




#### 4.2.4 Metodo de Forwarding.

Algunos autores manejan el metodo como forwarding como el de bypassing. En cierta medida se parecen, pero van a tener una variacion dependiendo el caso.

Para los casos anteriormente mostrados en el metodo de bypassing. Ambos metodos son iguales y se puede considerar el mismo.

En donde se puede considerar diferente en el tercer caso cuando ocurre la detencion de la segmentacion, y es porque los metodos no son 100% confiables.

Supongase que la primera instruccion un valor en lugar de hacer una suma,



En este caso, toda la segmentación se considera detenida.

Para solucionarlo, se requiere si o si, detener la instrucción mas adelantada para realizar un ~~re~~ "redireccionamiento" del Punto de producción al punto de consumo.

Estos son los metodos mas usados, para los casos mas comunes. Pero existen otros casos donde los riesgos son diferentes.

La mencion del forwarding viene de la idea que el resultado debe ser re-dirigido desde una instruccion temprana a una instruccion tardia. El bypassing viene de pasar el resultado por el archivo de registros a la unidad deseada.

### 4.3 Riesgo de control.

En las anteriores explicaciones de riesgos, se observó que una instrucción podía detener el correcto procesamiento de las otras; es aquí cuando uno se pregunta si la ejecución de una instrucción puede afectar otras en ejecución.

Este tipo de riesgo se le conoce como riesgo de control.

Para entender este riesgo se debe usar la siguiente analogía:

Supongase que en una planta de ensamblado, los productos de salida deben tener la suficiente calidad para que el producto pueda pasar las normas de calidad; se tiene que examinar el tipo de tornillos, el torque con el que fueron apretados, el exterior que tenga la dureza y calidad. Pero una segunda etapa debe probar el funcionamiento del producto, si se requiere realizar algún ajuste en la línea de ensamblado o no. ¿Que se tiene que hacer?

~~Hay 2 posibles soluciones.~~

#### ~~4.3.1 Predicciones de Salto~~

Para entender la predicción de salto, se tiene que regresar al ejemplo anterior; La Planta opera secuencialmente hasta que el primer lote está ensamblado, y se repite hasta que la calidad del producto sea la deseada.

Esto funciona, pero es bastante lento.

En un sistema de cómputo, el equivalente de esta tarea es una instrucción de Salto. Esto último ocurre cuando la búsqueda y lectura de la instrucción, es sucedida por un salto muy cerca del siguiente ciclo de reloj.

Sin embargo, en la segmentación No es posible saber cual es la siguiente instrucción, ya que solo se recibe la instrucción de salto desde la memoria.

Asumiendo que se agregue suficiente hardware y así se puedan revisar los registros para calcular la dirección de salto, solo se hace mas grande la circuitería pero no se soluciona el Problema.



Para entender los riesgos de control, se presenta el siguiente ejemplo:


Supongase que se tiene 100 instrucciones a ejecutar, en condiciones ideales esas 100 instrucciones se tienen que ejecutar en 100 ciclos...

Sin embargo, de esas 100 instrucciones, 20 son saltos además de la posibilidad que en esos saltos hay condicionales if-then-else.

De esos casos if-then-else, 12 corresponden al then y 8 al else.

De la forma que está escrito el programa, el if-then viene justo después del salto, y si el salto indica otra instrucción (registrado en el contador de Programa). Se puede argumentar que en la ramificación de saltos hay una parte que no lleva a ninguna instrucción, y otra que sí lleva a otra instrucción.

Ramificación.



Si una instrucción de salto tienen varias instrucciones después.

if-then else

inst { Instrucción 1  
Instrucción 2  
!  
Instrucción n

else

inst { Instrucción 1  
Instrucción 2  
Instrucción n

Hay muchas estrategias y técnicas para lidiar con estas ramificaciones:

- Predicción de salto
  - Predicción estática
  - Predicción dinámica.
- estos son las más usadas.

Por lo tanto el programa puede terminar en 120 ciclos.

O más.

#### 4.3.1 Predicciones de ~~estática~~ estática. (Salto.)

Considerando que no se puede resolver la ramificación en un segundo plano, como es comúnmente usado en casos de segmentación largas.

Solution:

**Predecir:** Si se está seguro de la ejecución en el sistema de producción en la planta de ensamblado (ejemplo mencionado anteriormente), entonces, solo queda predecir que el primer lote está bien y empezar con la producción del siguiente lote, mientras el primer lote está siendo inspeccionado.

Esta opción no detiene la segmentación (línea de producción) mientras este correcta, y cuando existan errores el primer lote entra a la línea de producción nuevamente mientras se adivina (predice) la decisión del ~~la~~ segundo lote.

Las computadoras pueden usar la "predicción", para manejar la ramificación producida por los saltos. Una simple aproximación es usada para predecir que ramificación NO SERA USADA.

Si la predicción es correcta, la segmentación funciona a toda velocidad, y únicamente cuando los saltos son efectuados, la segmentación se detiene.

### Ejemplos

	1	2	3	4	5	6	7
ADD Ax, Bx	LI	DI	EX	MEM	WR		
BRA 0200, AxD		LI	DI	EX	MEM	WR	←
MOV Bx, 08h			LI	DI	EX	MEM	WR

Si la predicción es correcta.

Por la instrucción, esta misma se omite debido a los valores usados.

	1	2	3	4	5	6	7
CLR Ax	LI	DI	Ex	MEM	WR		
BRA 0200, Ax, 0	LI	DI	<del>Ex</del>	<del>MEM</del>	WR		
	Bubble	Bubble	Bubble	Bubble	Bubble		
	Nueva instruccion.						

Si la ~~prediccion~~ prediccion no es correcta

← La instrucción hace un salto

Nueva instrucción.  Solo toma un ciclo mas para ejecutarse.



#### 4.3.2 Predicción ~~Estática~~ de Salto (decisión retardada):

Es la predicción mas simple y tambien considerada la mas riesgosa; tambien conocida como una decision retardada.

Ahora usando la analogia de una lavanderia, se toma un pedido de un equipo de futbol para lavar y secar. Omitiendo la revision de los uniformes despues del lavado, y listos para secar... (uniformes)

Hay una petition de lavado para ropa que no son los uniformes, si no hay una carga considerable de ropa para lavar, esta opcion de no revisar los uniformes, y lavar la ropa que no son los uniformes esta bien.

Volviendo a un ejemplo de computacion...

Supongase que se tienen una instruccion de salto, en el set de instrucciones de la arquitectura:

BRA Condicion ~~then~~

—  
—  
—  
— } instrucciones

Si la condicion no se cumple, salta a las instrucciones donde esta el ~~else~~.

← Estas instrucciones se cumplen si la condicion se cumple

Else

—  
—  
—  
— } instrucciones

← Estas instrucciones se cumplen si la condicion no se cumple.

En el metodo anterior solo despues del tercer ciclo, cuando la instruccion de salto ha sido ejecutada, es cuando comienza a ejecutarse la siguiente instruccion.

En este metodo depende del compilador introducir un retardo.

Ejemplo:

Antes del salto

ADD AL, 00h

if AL = 00h then

Espacio de R.

Como la condicion de salto depende de una instruccion previa...

La instruccion salta

aqui

Durante el salto

if AL = 00h then

ADD AL, 00h

En este espacio se ejecuta la instruccion anterior a la condicion de salto.

Desde la condicional.

ADD AL, 00h

if BL = 00h then → SUB CX, AX

Esp. de Retardo

Aqui no depende de la condicion previa

Durante el salto

ADD AL, 00h

if BL = 00h then

SUB CX, AX

Ahora se ejecuta la instruccion objetivo.

Esperando que CX No sea un valor que se use despues de la condicion de salto



### 4.3.3 Predicción Dinámica.

Una forma simple de predicción de salto, es asumir que una elección no es tomada. Para este caso las elecciones que no son ~~tomadas~~ tomadas, estas son descartadas de la segmentación (mas si la predicción fue incorrecta).


Una aproximación ~~efectuadora~~ efectiva, es mirar la dirección de la instrucción para ver si ese salto fue tomado la última vez que la instrucción de salto fue tomada, de ser afirmativa esta suposición, la lectura inicia con las nuevas instrucciones (las que no fueron usadas en el ciclo anterior), desde el mismo lugar que el salto fue usado la última vez.

A esta técnica se le llama predicción dinámica.

Ejemplo:

Imagine un salto en un ciclo cerrado (loop), que se ejecuta 9 veces en una sentencia de instrucción, después no se vuelve a tomar nuevamente.

¿Que exactitud tendrá la predicción de este salto, asumiendo que el bit de predicción se mantiene en el buffer de predicción?



Usando 2 bits en vez de 1, el salto que favorece definitivamente a una elección (tomada o no tomada) después de muchos saltos, se equivocará solo una vez.

Pero los 2 bits son usados para codificar un sistema de 4 estados.

El esquema de 2 bits es un ejemplo general de un contador basado en un predictor, el cual se incrementa cuando la predicción es acertada y se decrementa cuando esta no lo es. Además, se usa un punto muerto de este rango como una división de lo tomado y no-tomado.