


ANNEXE 1 : schéma de la carte



ANNEXE 2 : Présentation des PICs

I) DESCRIPTION

1) Architecture	26
2) Différentes familles	26
3) Espace mémoire	28

II) PROGRAMMER AVEC LES PICS

1) Principaux registres	31
2) Modes d'adressage	34
3) Types d'instruction	35
4) Jeu d'instructions	36
5) Déroulement d'une instruction	37


III) ETUDE DU PIC 16F84

1) Description rapide	39
2) Registres SFR	40
3) Architecture interne	41
4) Les ports d'entrée / sortie A et B	41
5) Le timer TIMER 0	42
6) Les interruptions	45
7) Le chien de garde	50
8) Le mode SLEEP	51
9) Les accès en mémoire EEPROM	52

MICROCHIP propose une gamme importante de microcontrôleurs sous l'appellation "PIC", depuis le début des années 90. Il a bâti son succès grâce à son PIC 8 bits, disponible en de multiples versions, permettant ainsi à l'utilisateur de disposer d'un petit microcontrôleur RISC avec des ressources internes répondant au mieux à son application, pour un prix taillé au plus juste (à partir de 0,3 \$!). On trouve ainsi des PICs incorporant des ressources élémentaires telles que EEPROM, timers, contrôleurs de bus série, etc ..., mais aussi des modules plus évolués permettant le contrôle d'écran tactile, la transmission de données par liaison RF...

Les PICs peuvent aussi intégrer des fonctions analogiques telles que CAN, ampli OP, référence de tension, PLL, oscillateurs. Il n'est donc pas étonnant de retrouver ces produits dans bon nombre de systèmes embarqués grand public.

MICROCHIP a depuis complété sa gamme de produits avec des microcontrôleurs 16 et 32 bits ainsi que des DSP et microprocesseurs. Il fabrique également un grand nombre de circuits intégrés (capteurs, fonctions analogiques telles que ampli à gain programmable...) destinés à être interfacés avec ses microcontrôleurs... (voir illustration du constructeur en dernière page). En 2016, Microchip a racheté un de ses principaux concurrents, ATMEL, étendant encore un peu plus sa gamme de microcontrôleurs. Le site du constructeur www.microchip.com illustre bien la diversité de ses produits et la volonté de proposer des solutions "clés en main" dans un domaine d'application donné.



Dans cette présentation, nous nous limiterons à l'étude des PICs 8 bits et plus précisément la famille PIC16 utilisée dans le cadre de l'activité pratique du module EN111 : 16F84a pour la partie initiation, et 16F877a en ce qui concerne le projet.

I) DESCRIPTION

Il y a plus 800 références de PICs 8 bits, disponibles en boîtiers de 6 à 100 broches. Cette catégorie, aujourd'hui encore la plus répandue, couvre en effet un grand domaine d'applications par la variété des ressources internes disponibles, limitées tout de même en performance par la puissance de calcul restreinte du processeur 8 bits.


1) Architecture

Les PICs dits "8 bits" sont bâtis autour d'un processeur 8 bits, c'est-à-dire que les registres et le bus de données internes ont un format de 8 bits. Ils ont une architecture Harvard et possèdent donc un bus "programme" distinct du bus de données ce qui leur permet d'accéder et manipuler une donnée et simultanément aller lire l'instruction suivante. Ce parallélisme est possible grâce à un pipeline à 2 niveaux (voir section III-5 "déroulement d'une instruction").

Le processeur est de type RISC (Reduced Instruction Set Computer) et ne possède donc que peu d'instructions (35 pour les 2 PICs que nous utiliserons). Cette caractéristique permet de les coder dans un seul emplacement mémoire pour chaque instruction, ce qui permet un accès et un décodage plus rapide. Une instruction s'exécute ainsi en 1 cycle machine soit 4 périodes d'horloge. Les PICs permettent ainsi une cadence de plusieurs MIPS (Million Instructions Per Second), jusqu'à 5 MIPS pour la série PIC16 que nous utiliserons. La contrepartie de ce gain de rapidité se situe au niveau de la simplicité des instructions qui nécessite d'en associer souvent plusieurs pour réaliser une opération même basique. Un autre inconvénient concerne l'accès aux registres plus complexe puisqu'on ne code qu'une partie de leur adresse dans le champ de l'instruction afin de limiter la taille des emplacements de la mémoire programme, l'autre partie définissant une page mémoire ("banque") sélectionnée au moyen d'un registre spécifique.

2) Différentes familles

Les PICs 8 bits sont aujourd'hui découpés en 4 séries (PIC10, PIC12, PIC16 et PIC18) classées par "puissance" en termes de ressources internes, d'entrées/sorties et, ce qui est étroitement lié, en capacité de mémoire programme d'autant plus étendue qu'il y aura de ressources à contrôler. Certains PICs ont aujourd'hui disparu (PIC14, PIC16C5) et il faut être conscient que les PICs sont en constante évolution avec une pérennité donc réduite, mais les références supprimées du catalogue sont en général remplacées par de nouvelles généralement compatibles et plus performantes. Il est bien clair que les PICs sont avant tout destinés aux produits grands publics à faible durée de vie plutôt qu'aux applications militaires...



MICROCHIP a dès le départ défini 3 classes d'architecture pour ses PICs 8 bits, qui se distinguent par la taille des instructions :

Baseline : instructions codées sur 12 bits





Mid-Range : instructions codées sur 14 bits

High performance (ou *high end*) : instructions codées sur 16 bits

Une taille plus élevée permet un plus grand nombre d'instructions mais surtout d'augmenter le champ alloué à l'adresse du registre à manipuler et donc de disposer de plus de registres. Ceux-ci sont effet d'autant plus nombreux qu'il y a de ressources (entrées/sorties, timer...) à contrôler.

Une 4^e classe intermédiaire entre la *Mid-Range* et la *High performance* a récemment vu le jour : la classe *Enhanced Midrange*, de même gabarit que la *midrange* mais offrant plus de possibilité et de performance au niveau de la programmation.

8-bit PIC[®] Architectures

	<u>Baseline Architecture</u>	<u>Midrange Architecture</u>	<u>Enhanced Midrange Architecture</u>	<u>PIC18 Architecture</u>
				
Pin count	6 – 40	8 – 64	8 – 64	18 – 100
Interrupts	No	Single Interrupt Capability	Single Interrupt Capability with Hardware Context Save	Multiple Interrupt Capability with Hardware Context Save
Operating Performance	5 MIPS	5 MIPS	8 MIPS	10 – 16 MIPS
Instructions	33, 12-bit instructions	35, 14-bit instructions	49, 14-bit instructions	75 - 83, 16-bit instructions
Program Memory	Up to 3 KB	Up to 14 KB	Up to 56 KB	Up to 128 KB
Data Memory	Up to 138 Bytes	Up to 368 Bytes	Up to 4 KB	Up to 4 KB
Features	<ul style="list-style-type: none"> • Smallest form factor • Lowest cost • Ideal for battery operated or space constrained applications • Easy to learn & use 	<ul style="list-style-type: none"> • Optimal cost-to-performance ratio • Integrated peripherals including SPI, I²C™, UART, LCD, ADC 	<ul style="list-style-type: none"> • C-code Optimized • Enhanced 16 Level Hardware Stack • Enhanced Indirect Addressing • Reduced Interrupt Latency • Simplified Memory Map 	<ul style="list-style-type: none"> • 32 level deep stack, 8x8 hardware multiplier • C-code optimized • Advanced peripherals including CAN, USB, Ethernet, touch sensing, and LCD drivers
Families	Includes PIC10 , PIC12 and PIC16	Includes PIC12 and PIC16	Includes PIC12F1xxx & PIC16F1xxx	PIC18 J-series for cost-sensitive applications with high levels of integration PIC18 K-series for low power, high-performance applications


Les 2 PICs étudiés dans le module EN111 font partie de la famille intermédiaire *mid-range* qui s'adresse essentiellement aux produits grand public. Nous nous limiterons à l'exemple du PIC16F84 pour définir l'espace mémoire de programme et de données, les autres références étant calquées sur la même organisation, avec plus ou moins d'emplacements.

3) Espace mémoire

a) Mémoire code programme

Il s'agit d'une mémoire de type FLASH (= EEPROM à accès rapide) sur les PICs de type F tel que le 16F84. On trouve aussi des versions industrielles OTPROM (One Time Programming ROM), et ROM (type CR) programmé en usine par MICROCHIP.

Mémoire programme PIC 16F84



Le PIC 16F84 possède une mémoire FLASH de 1 Kmots (= 1024 mots) de 14 bits et l'espace maximum adressable pour la famille *midrange* est de 8 Kmots (cas du 16F877). Le compteur programme PC (Program Counter) est donc un registre de 13 bits dont seuls les 10 bits de poids faibles sont utiles sur le 16F84. Le registre PC contient à tout instant l'adresse de l'instruction qui sera exécutée au prochain cycle d'horloge.

La pile ("Stack") est une zone mémoire qui sert à stocker des adresses utiles au déroulement du programme. Par exemple lorsqu'on effectue un appel de sous-programme (ou appel de fonction en langage C) l'adresse de l'instruction courante est stockée automatiquement dans la pile permettant ainsi de reprendre le déroulement du programme après cette instruction une fois le sous-programme exécuté. Le processeur effectue pour cela des copies PC→pile (appel) ou pile→PC (retour). La pile est une mémoire à accès séquentiel de type LIFO (Last In First Out) dont le nom fait référence à une pile d'assiette : la dernière posée sera la première à être reprise. Cette zone mémoire n'est pas accessible par l'utilisateur sur les PICs, et ne contient que 8 emplacements ce qui est très peu. Toute récursivité est pour cela interdite par les compilateurs C. La pile étant ici circulaire, la 9^e écriture écrase la 1^{ère} définitivement perdue.

2 adresses sont particulières pour les PICs :

0000h : adresse de l'instruction qui sera exécutée à la mise sous tension ou après un RESET

0004h : adresse de l'instruction qui sera exécutée si une interruption survient (voir partie ...)


Remarque : Microchip utilise ici le terme "vecteur" ce qui est un abus de langage car un vecteur est en principe un pointeur en microinformatique c'est-à-dire qu'il contient l'adresse de la case mémoire qu'il pointe. Les PICs accèdent à cette adresse de la même manière que pour tout autre emplacement en mémoire programme, c'est-à-dire qu'il décode la valeur lue pour obtenir une instruction. En pratique, on place à ses 2 adresses une instruction *GOTO add* où *add* désigne l'adresse des routines RESET et ISR (Interrupt Service Routine).

Certains PICs plus haut de gamme (à partir de la série PIC24 – MCU de 16 bits) possèdent une table de vecteurs, c'est-à-dire qu'ils disposent de plusieurs vecteurs utilisés pour les interruptions.

b) Mémoire données (8 bits)

① RAM

Mémoire données PIC 16F84



Elle contient les registres à fonction dédiée (SFR). Attention, ces registres sont divisés en 2 banques (voire 4 sur certains PICs) sélectionnables par le bit RP0 (+RP1) du registre **STATUS** ou directement par un registre dédié (BANK REGISTER sur les PICs de la famille *High performance*).

A la suite de ces registres se trouve de la RAM utilisable pour stocker des variables "GPR" (General Purpose Registers). Attention : souvent banque 1 = banque 0 mais pas toujours !

PIC 16F84 : La RAM s'étend jusqu'à 0x4F → 68 octets de libre pour les GPR.

② EEPROM (selon circuit)

Certains PICs disposent d'une mémoire EEPROM pour stocker des constantes accessibles au moment de la programmation mais aussi par le programme. Attention, cette dernière procédure est assez lourde (surtout en écriture) et le temps d'accès en écriture est relativement long (≈ 10 ms). Ces octets ne sont donc pas à utiliser pour stocker des variables temporaires évoluant souvent dans le programme.

Pour le PIC 16F84, on trouve 64 octets à partir de l'adresse 0x2100

II) PROGRAMMER AVEC LES PICS

1) Principaux registres

Certains registres sont indispensables au déroulement du programme. En voici une description rapide.

a) Le registre de travail **W** (Working)

Le processeur ne peut déplacer une donnée ou effectuer une opération arithmétique ou logique sur un registre (SFR ou GPR) qu'en utilisant le registre de travail W (Work). C'est un registre 8 bits indépendant des registres SFR et qui est directement associé à l'ALU (Arithmetic Logic Unit) comme on peut le voir sur le schéma interne du PIC (cf section IV-2).

b) Le registre d'état **STATUS** (0x03/0x83)

C'est un registre qui fournit des indications liées à l'exécution de la dernière instruction par le processeur. On y trouve en particulier les bits d'état qui renseignent sur la valeur de la dernière opérande (=donnée manipulée par une instruction). Ce registre contient également les bits qui permettent de sélectionner les différentes pages mémoires en RAM ("banques").

STATUS REGISTER (ADDRESS 03h, 83h)

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
IRP	RP1	RP0	\overline{TO}	\overline{PD}	Z	DC	C
bit 7							bit 0

- C (b0) : Carry (report).** Ce bit est en fait le 9^{ème} bit d'une opération. Par exemple, si une addition de 2 octets donne une valeur > 255 (FFh), ce bit sera positionné.
- DC (b1) : Digit Carry.** Ce bit est utilisé principalement lorsque l'on travaille avec des nombres BCD : il indique un report du bit 3 vers le bit 4 dans une opération.
- Z (b2) : Zero.** Ce bit est positionné à 1 si le résultat de la dernière opération vaut 0.
- /PD (b3) : Power down** Indique quel événement a entraîné le dernier arrêt du PIC (instruction sleep ou dépassement du temps du watchdog).
- /TO (b4) : Time-Out bit** Ce bit indique (si 0), que la mise en service suit un arrêt provoqué par un dépassement de temps ou une mise en sommeil. Dans ce cas, /PD effectue la distinction.
- RP0 (b5) : Register Bank Select 0** Permet d'indiquer dans quelle banque de RAM on travaille (0 = banque 0).
- RP1 (b6) : Register Bank Select 1** Permet la sélection des banques 2 et 3. Inutilisé pour le 16F84, doit être laissé à 0 pour garantir la compatibilité ascendante (portabilité du programme).
- IRP (b7) : Indirect RP** Permet de décider quelle banque on adresse dans le cas de l'adressage indirect pour les PICs disposant de plus de 2 banques (inutile pour le 16F84).


c) Le compteur programme

Il pointe sur la prochaine instruction à exécuter. Comme il est codé sur 13 bits (accès à toute la mémoire de codes programmes) il nécessite d'être représenté par 2 registres :

PCL	(PC Low)	(0x02/0x82) :	8 bits de poids faible
PCLATH	(PC LATch counter High)	(0x0A/0x8A) :	5 bits de poids fort b4 à b0

NB : pour le 16F84, 1Kmot de mémoire programme \Rightarrow b4, b3, b2 de PCLATH non utilisés.

Chargement du PC dans différentes situations



2) Modes d'adressage

Le mode d'adressage désigne la manière de désigner la donnée à manipuler (opérande). Il n'existe que 3 modes d'adressage sur les PICs, qui sont les plus usuels sur les processeurs :

➤ literal (= immédiat) : la valeur de l'opérande est directement donnée dans l'instruction


ex : `MOVLW k` *charge la valeur k dans W*

➤ direct : l'opérande est le contenu de l'adresse (registre) spécifié


ex : `MOVWF 0x05` *charge le contenu de W dans l'adresse 05h (registre PORTA)*

➤ indirect : l'opérande est le contenu de la case mémoire dont l'adresse est elle-même contenue dans le registre spécifié (= pointeur en langage C). Sur les PICs l'utilisation de ce mode d'adressage est particulier : le pointeur est unique, il s'agit du registre FSR (0x04/0x84). Pour utiliser ce mode d'adressage on fait appel dans l'instruction à un registre spécial, le registre INDF (0x00/0x80) qui n'existe pas vraiment.

ex : `MOVLW 0x05` *charge la valeur 05h (adresse de PORTA) dans W*
 `MOVWF 0x04` *charge la valeur 05h dans le registre FSR*
 `MOVF INDF,W` *charge le contenu de PORTA dans W*



3) Types d'instruction



a) Instruction qui porte sur 1 octet : manipule l'octet contenu dans un registre

NB : le 8^e bit de l'adresse du registre est le bit RP0 (b5 de **STATUS**) qui permet donc de changer de banque.

b) Instruction qui porte sur un bit : manipule directement un des 8 bits d'un registre

c) Instruction literal : manipule des données codées dans l'instruction même (adressage immédiat)

d) Sauts et appel de sous-programme : 3 bits pour coder l'instruction, les 11 bits restant pour coder l'adresse de destination. Si la mémoire programme est supérieure 2 Kmots (16F877...) on positionne les bits 3, 4 de **PCLATH**.

4) Jeu d'instructions (exemple de la famille *mid-range* avec 35 instructions, détaillées en annexe 2)

Mnemonic, Operands	Description	Cycles	14-Bit Opcode				Status Affected	Notes	
			MSb		LSb				
BYTE-ORIENTED FILE REGISTER OPERATIONS									
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C,DC,Z	1,2
ANDWF	f, d	AND W with f	1	00	0101	dfff	ffff	Z	1,2
CLRF	f	Clear f	1	00	0001	1fff	ffff	Z	2
CLRW	-	Clear W	1	00	0001	0xxx	xxxx	Z	
COMF	f, d	Complement f	1	00	1001	dfff	ffff	Z	1,2
DECf	f, d	Decrement f	1	00	0011	dfff	ffff	Z	1,2
DECFSZ	f, d	Decrement f, Skip if 0	1 (2)	00	1011	dfff	ffff		1,2,3
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	1,2
INCFSZ	f, d	Increment f, Skip if 0	1 (2)	00	1111	dfff	ffff		1,2,3
IORWF	f, d	Inclusive OR W with f	1	00	0100	dfff	ffff	Z	1,2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	1,2
MOVWF	f	Move W to f	1	00	0000	1fff	ffff		
NOP	-	No Operation	1	00	0000	0xxx	0000		
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	C	1,2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	C	1,2
SUBWF	f, d	Subtract W from f	1	00	0010	dfff	ffff	C,DC,Z	1,2
SWAPF	f, d	Swap nibbles in f	1	00	1110	dfff	ffff		1,2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	1,2
BIT-ORIENTED FILE REGISTER OPERATIONS									
BCF	f, b	Bit Clear f	1	01	00bb	bfff	ffff		1,2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		1,2
BTFSC	f, b	Bit Test f, Skip if Clear	1 (2)	01	10bb	bfff	ffff		3
BTFSS	f, b	Bit Test f, Skip if Set	1 (2)	01	11bb	bfff	ffff		3
LITERAL AND CONTROL OPERATIONS									
ADDLW	k	Add literal and W	1	11	111x	kkkk	kkkk	C,DC,Z	
ANDLW	k	AND literal with W	1	11	1001	kkkk	kkkk	Z	
CALL	k	Call subroutine	2	10	0kkk	kkkk	kkkk		
CLRWDT	-	Clear Watchdog Timer	1	00	0000	0110	0100	$\overline{TO}, \overline{PD}$	
GOTO	k	Go to address	2	10	1kkk	kkkk	kkkk		
IORLW	k	Inclusive OR literal with W	1	11	1000	kkkk	kkkk	Z	
MOVLW	k	Move literal to W	1	11	00xx	kkkk	kkkk		
RETFIE	-	Return from interrupt	2	00	0000	0000	1001		
RETLW	k	Return with literal in W	2	11	01xx	kkkk	kkkk		
RETURN	-	Return from Subroutine	2	00	0000	0000	1000		
SLEEP	-	Go into standby mode	1	00	0000	0110	0011	$\overline{TO}, \overline{PD}$	
SUBLW	k	Subtract W from literal	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	

Note 1: When an I/O register is modified as a function of itself (e.g., `MOVF PORTB, 1`), the value used will be that value present on the pins themselves. For example, if the data latch is '1' for a pin configured as input and is driven low by an external device, the data will be written back with a '0'.

2: If this instruction is executed on the TMR0 register (and, where applicable, d = 1), the prescaler will be cleared if assigned to the Timer0 Module.

3: If Program Counter (PC) is modified or a conditional test is true, the instruction requires two cycles. The second cycle is executed as a `NOOP`.

Field	Description
f	Register file address (0x00 to 0x7F)
w	Working register (accumulator)
b	Bit address within an 8-bit file register
k	Literal field, constant data or label
x	Don't care location (= 0 or 1) The assembler will generate code with x = 0. It is the recommended form of use for compatibility with all Microchip software tools.
a	Destination select; d = 0: store result in W, d = 1: store result in file register f. Default is d = 1
pc	Program Counter
to	Time-out bit
pd	Power-down bit

5) Déroulement d'une instruction


Le signal d'horloge externe est divisé par 4 à l'intérieur du PIC pour obtenir 4 horloges internes en quadrature nommées Q1, Q2, Q3 et Q4. Le PC est incrémenté par Q1 et l'instruction est chargée dans le registre instruction par Q4 (délai nécessaire à cause du temps d'accès de la mémoire programme). Le cycle suivant effectue l'exécution de l'instruction avec, dans le cas le plus fréquent :

Q1 : décodage de l'instruction


Q2 : lire l'opérande (W, registre en RAM, donnée immédiate...)

Q3 : effectuer un éventuel traitement (addition, ...)

Q4 : stocker le résultat (dans l'opérande source, W...)



Une instruction nécessite 1 cycle pour que le PIC aille la chercher en mémoire programme et un autre pour l'exécuter. Un pipeline à 2 niveaux permet de mener ces 2 types d'opération en parallèle : dans un même cycle de 4 périodes d'horloge, le PIC va chercher l'instruction n tout en exécutant l'instruction $n+1$. Une instruction s'exécute donc en un seul cycle, sauf lorsqu'il y a déroutement (changement du PC par une instruction, cf exemple ci-dessous) où il faut rajouter un cycle "mort" pour charger la nouvelle instruction avant son exécution.



III) ETUDE DU PIC 16F84



PIC16F84A

18-pin *Enhanced* FLASH/EEPROM 8-Bit Microcontroller

High Performance RISC CPU Features:

- Only 35 single word instructions to learn
- All instructions single-cycle except for program branches which are two-cycle
- Operating speed: DC - 20 MHz clock input
DC - 200 ns instruction cycle
- 1024 words of program memory
- 88 bytes of Data RAM
- 64 bytes of Data EEPROM
- 14-bit wide instruction words
- 8-bit wide data bytes
- 15 Special Function Hardware registers
- Eight-level deep hardware stack
- Direct, indirect and relative addressing modes
- Four interrupt sources:
 - External RB0/INT pin
 - TMR0 timer overflow
 - PORTB<7:4> interrupt-on-change
 - Data EEPROM write complete



Peripheral Features:

- 13 I/O pins with individual direction control
- High current sink/source for direct LED drive
 - 25 mA sink max. per pin
 - 25 mA source max. per pin
- TMR0: 8-bit timer/counter with 8-bit programmable prescaler

Special Microcontroller Features:

- 10,000 erase/write cycles *Enhanced* FLASH Program memory typical
- 10,000,000 typical erase/write cycles EEPROM Data memory typical
- EEPROM Data Retention > 40 years
- In-Circuit Serial Programming™ (ICSP™) - via two pins
- Power-on Reset (POR), Power-up Timer (PWRT), Oscillator Start-up Timer (OST)
- Watchdog Timer (WDT) with its own On-Chip RC Oscillator for reliable operation
- Code protection
- Power saving SLEEP mode
- Selectable oscillator options

Pin Diagrams



CMOS *Enhanced* FLASH/EEPROM Technology:

- Low power, high speed technology
- Fully static design
- Wide operating voltage range:
 - Commercial: 2.0V to 5.5V
 - Industrial: 2.0V to 5.5V
- Low power consumption:
 - < 2 mA typical @ 5V, 4 MHz
 - 15 µA typical @ 2V, 32 kHz
 - < 0.5 µA typical standby current @ 2V

1) Description rapide

Le PIC 16F84 est aujourd'hui remplacé par le 16F84A qui lui est complètement équivalent (mémoire FLASH améliorée avec 10000 écritures possibles au lieu de 1000).

Résumé des caractéristiques du PIC 16F84 (A)

- Boîtier 18 broches (DIP ou SOIC)
- Alimentation : (2 V < < 5,5 V)
- Fréquence d'horloge ≤ 20 MHz (quartz ou circuit RC selon programmation)
 (1 cycle d'horloge = 4 périodes d'horloge)
- Mémoire programme : 1 Kmots de 14 bits (bit 3 et 4 de PCLATH inutilisés)
 de type FLASH (16F84) ou EEPROM (16C84)
- Mémoire de données : ➤ RAM : 2 banques de 128 octets dont certains sont identiques (!) et
 d'autres inutilisables.
 → 15 registres SFR
 → 68 octets libres pour stocker des variables
- EEPROM : 64 octets
- Périphériques : ➤ 2 ports d'entrée/sortie A (5 bits)
 B (8 bits)
 ➤ 1 timer (avec prédiviseur 8 bits programmable)
 ➤ 1 chien de garde
- 4 sources d'interruption (1 seul vecteur)
- pile à 8 niveaux
- mode *standby*
- ...

2) Registres SFR

En plus des registres principaux décrits dans la section II-1, on trouve des registres dédiés à la gestion des périphériques internes associés au processeur (cf schéma *architecture interne* section III-3).

Le tableau ci-dessous récapitule tous les registres du PIC16F84 (A), avec la désignation de chacun de leurs 8 bits ainsi que leur état au démarrage et après un reset. Ces différents registres vont être décrits dans les sections suivantes.

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on Reset	Value on all other resets (Note3)		
Bank 0													
00h	INDF	Uses contents of FSR to address data memory (not a physical register)								----	----		
01h	TMR0	8-bit real-time clock/counter								xxxx	xxxx	uuuu	uuuu
02h	PCL	Low order 8 bits of the Program Counter (PC)								0000	0000	0000	0000
03h	STATUS ⁽²⁾	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	000q quuu		
04h	FSR	Indirect data memory address pointer 0								xxxx	xxxx	uuuu	uuuu
05h	PORTA	—	—	—	RA4/T0CKI	RA3	RA2	RA1	RA0	---x	xxxx	---u	uuuu
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/INT	xxxx	xxxx	uuuu	uuuu
07h		Unimplemented location, read as '0'								----	----	----	----
08h	EEDATA	EEPROM data register								xxxx	xxxx	uuuu	uuuu
09h	EEADR	EEPROM address register								xxxx	xxxx	uuuu	uuuu
0Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of the PC ⁽¹⁾				---	0000	---	0000	
0Bh	INTCON	GIE	EEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000	000x	0000	000u
Bank 1													
80h	INDF	Uses contents of FSR to address data memory (not a physical register)								----	----	----	----
81h	OPTION_REG	RBP0	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111	1111	1111	1111
82h	PCL	Low order 8 bits of Program Counter (PC)								0000	0000	0000	0000
83h	STATUS ⁽²⁾	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	000q quuu		
84h	FSR	Indirect data memory address pointer 0								xxxx	xxxx	uuuu	uuuu
85h	TRISA	—	—	—	PORTA data direction register				---	1111	---	1111	
86h	TRISB	PORTB data direction register								1111	1111	1111	1111
87h		Unimplemented location, read as '0'								----	----	----	----
88h	EECON1	—	—	—	EEIF	WRERR	WREN	WR	RD	---	0 x000	---	0 q000
89h	EECON2	EEPROM control register 2 (not a physical register)								----	----	----	----
0Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of the PC ⁽¹⁾				---	0000	---	0000	
0Bh	INTCON	GIE	EEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000	000x	0000	000u


Legend: x = unknown, u = unchanged. - = unimplemented read as '0', q = value depends on condition.

Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a slave register for PC<12:8>. The contents of PCLATH can be transferred to the upper byte of the program counter, but the contents of PC<12:8> is never transferred to PCLATH.

2: The \overline{TO} and \overline{PD} status bits in the STATUS register are not affected by a \overline{MCLR} reset.

3: Other (non power-up) resets include: external reset through \overline{MCLR} and the Watchdog Timer Reset.

3) Architecture interne



4) Les ports d'entrée/sortie A et B

Chaque port est géré par les registres :

- **PORT** (A:0x05 , B:0x06) qui est le "contenu" du port correspondant (= image de l'état des bits du port).
- **TRIS** (A:0x85 , B:0x86) qui configure indépendamment les bits du port en entrée (1) ou en sortie (0).

ex : TRISB = 0x0F

PB7, PB6, PB5, PB4 en sortie

PB3, PB2, PB1, PB0 en entrée


- le registre commun **OPTION** (0x81) qui permet grâce au bit RBPU (b7) de mettre en service (si RPU = 0) les résistances de rappel à + 5V (pull up) sur tous les bits du port B.

- NB :**
- Certaines broches de ces ports ont une double fonction. Par exemple RB0/INT peut aussi servir pour provoquer une interruption externe (matérielle).
 - Tous les bits des ports sont compatibles avec les niveaux TTL (sorties push-pull). Attention RA4 a une sortie en drain ouvert (nécessité de placer une résistance de pull up en externe)
 - courant max de sortie : 25 mA / broche avec un total de 50 mA (port A)
100 mA (port B)

5) Le timer TIMER 0

C'est un compteur 8 bits dont la valeur en sortie est accessible par l'intermédiaire du registre **TMR0** (0x01) en lecture mais aussi en écriture. Il peut être incrémenté de 2 façons :

- ① par les cycles d'horloge du PIC (attention 1 cycle = 4 périodes de H) : c'est le mode TIMER
- ② par les impulsions reçues sur la broche RA4/TOCKI : c'est le mode COMPTEUR



Le TIMER 0 est lui aussi géré par le registre **OPTION** (0x81) :

- le bit TOCS (b5) permet de choisir le mode :
 - TOCS = 0 → mode TIMER
 - TOCS = 1 → mode COMPTEUR
- le bit TOSE (b4) permet de choisir sur quelle transition de la broche RA4/TOCKI le comptage est effectué en mode COMPTEUR :
 - TOSE = 0 : comptage si l'entrée RA4/TOCKI passe de 0 à 1
 - TOSE = 1 : comptage si l'entrée RA4/TOCKI passe de 1 à 0
- les bits PS2 (b2), PS1 (b1), PS0 (b0) permettent de définir le rapport de division du prédiviseur (**prescaler**)

bit 2-0: **PS2:PS0**: Prescaler Rate Select bits

Bit Value	TMR0 Rate	WDT Rate
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

NB : Le prescaler peut aussi être utilisé pour le chien de garde (voir plus loin) mais il ne peut plus alors être utilisé par le TIMER 0.

- le bit PSA (b3) permet d'affecter le prescaler :
 - au TIMER 0 (PSA = 0)
 - **ou** au chien de garde (PSA = 1)

NB : - Pour désactiver le prescaler il faut l'affecter au chien de garde avec un rapport 1 : 1 (PS2=PS1=PS0=0)
- Les 8 bits du prescaler ne sont pas accessibles en lecture ni en écriture

ex : $f_{\text{horloge}} = 4 \text{ MHz}$ *cycle d'horloge de durée = 1 μs*
TOSC = 0 *mode TIMER*
PSA = 0 *prescaler affecté au TIMER 0*
(PS2, PS1, PS0) = 010 : 8

⇒ TIMER 0 incrémenté toutes les 8 μs

Utilisation du TIMER 0

Le TIMER 0 peut être utilisé de 2 façons :

① Par scrutation du flag TOIF

Lorsque le TIMER 0 déborde (passage de la valeur 255 à 0) le bit TOIF (b2) du registre **INTCON** (0x0B, 0x8B) passe à 1 (et reste à 1 tant qu'il n'a pas été remis à 0 par le programme !). Il suffit donc de scruter le bit TOIF pour savoir si 256 incrémentations ont eu lieu.

Inconvénient de cette méthode : on perd du temps à attendre et tester le TIMER 0. De plus, le programme risque de ne pas réagir assez rapidement (si la fréquence des tests est inférieure à celle de l'incrémentations de TMR0)

NB : Si l'on souhaite tester un nombre d'incrémentations

$N < 256$: on préférera initialiser le registre **TMR0** à la valeur de N codée en complément à 2 plutôt que de scruter la valeur de **TMR0** et de la comparer à N (test plus rapide)

$N \geq 256$: on utilise une ou plusieurs boucles incrémentées par le débordement du TIMER 0

② Par interruption


Cette méthode résoud le problème posé par la précédente car le programme principal n'a pas à tester le TIMER 0 : le débordement du TIMER 0 génère une interruption (si le registre **INTCON** est bien configuré...) qui dérouté "aussitôt" le PIC du programme principal pour traiter un sous-programme prévu. C'est donc cette méthode qui est de loin la plus utilisée.

6) Les interruptions

a) Principe

On parle d'interruption lorsqu'un événement survient et interrompt le déroulement normal du programme afin de pouvoir traiter immédiatement l'événement. Une fois l'événement traité (routine d'interruption terminée) le programme principal reprend à l'endroit où il avait été interrompu, comme si l'interruption n'avait pas eu lieu.

Le déroulement classique d'une procédure d'interruption a lieu selon le schéma :




b) Mécanisme d'interruption sur les PICs


- Tout d'abord, l'adresse de début de toute interruption est fixe (un seul vecteur). Il s'agit toujours de l'adresse 0x04. Toute interruption provoquera le saut du programme vers cette adresse.
- Toutes les sources d'interruption arrivant à cette adresse, si le programmeur utilise plusieurs sources d'interruptions, il lui faudra déterminer lui-même laquelle il va devoir traiter.
- Les PICs en se connectant à cette adresse, ne sauvent rien automatiquement, hormis le contenu du PC, qui servira à connaître l'adresse du retour de l'interruption. C'est donc à l'utilisateur de se charger de la sauvegarde des registres. (ceci n'est plus nécessaire sur la toute dernière classe d'architecture *Enhanced M68000* et bien sûr avec la *High performance*)

- Le contenu du PC est sauvé sur la pile interne (8 niveaux). Donc, si on utilise des interruptions, on ne dispose plus que de 7 niveaux d'imbrication pour les sous-programmes (moins si on utilise des sous-programmes dans les interruptions).
- Le temps de réaction d'une interruption est calculé de la manière suivante : le cycle courant de l'instruction est terminé, le flag d'interruption est lu au début du cycle suivant. Celui-ci est achevé, puis le processeur s'arrête un cycle pour charger l'adresse 0x04 dans PC. Le processeur se connecte alors à l'adresse 0x04 où il lui faudra un cycle supplémentaire pour charger l'instruction à exécuter. Le temps mort total sera donc compris entre 3 et 4 cycles.
- Une interruption ne peut pas être interrompue par une autre interruption. Les interruptions sont donc invalidées automatiquement lors du saut à l'adresse 0x04 par l'effacement du bit GIE (voir plus loin).
- Les interruptions sont remises en service automatiquement lors du retour de l'interruption. L'instruction RETFIE agit donc exactement comme l'instruction RETURN, mais elle repositionne **en même temps** le bit GIE.

Les interruptions sur les PICs :



Exemple du déclenchement d'une interruption par le débordement du **TIMER0**



c) Les interruptions avec le PIC 16F84

Le 16F84 est très pauvre à ce niveau, puisqu'il ne dispose que de 4 sources d'interruptions possibles (contre 13 pour le 16F877 par exemple). Les événements susceptibles de déclencher une interruption sont les suivants :

- **TIMER0** : Débordement du **TIMER 0**. Une fois que le contenu de **TMR0** passe de 0xFF à 0x00, une interruption peut être générée.
- **EEPROM** : Cette interruption peut être générée lorsque l'écriture dans une case EEPROM interne est terminée.
- **RB0/INT** : Une interruption peut être générée lorsque la broche RB0, encore appelée **INTerrupt pin**, étant configurée en entrée, celle-ci reçoit un front. Le front actif est défini par le bit **INTEDG** (b6) du registre **OPTION** (0x81) :

INTEDG = 1 → front montant

INTEDG = 0 → front descendant

- **PORTB** : De la même manière, une interruption peut être générée si un changement de niveau (front montant ou descendant) se produit sur une des broches RB4 à RB7. Il n'est pas possible de limiter l'interruption à une seule de ces broches. L'interruption sera effective pour les 4 broches ou pour aucune.

Les interruptions sont gérées par le registre **INTCON** (0x0B, 0x8B) :

GIE (b7) : Global Interrupt Enable bit. Il doit être activé pour permettre le déclenchement de toute interruption (il sert surtout à empêcher toute IT lorsqu'il est désactivé).

EEIE (b6) : EEprom write complete Interrupt Enable bit. Ce bit permet d'autoriser une interruption en fin d'écriture en EEPROM (voir paragraphe 7).

TOIE (b5) : Tmr0 Interrupt Enable bit : Autorise une interruption lors du débordement du TIMER 0.

INTE (b4) : INTerrupt pin Enable bit : Autorise une interruption dans le cas où un front actif se présente sur la broche RB0.


RBIE (b3) : RB port change Interrupt Enable bit : Autorise une interruption s'il y a un changement de niveau sur une des entrées RB4 à RB7.

TOIF (b2) : Tmr0 Interrupt Flag bit : C'est un Flag (indicateur), donc il signale. Ici c'est le débordement du TIMER 0.

INTF (b1) : INTerrupt pin Flag bit : signale une transition sur la pin RB0 dans le sens déterminé par INTEDG (b6) du registre **OPTION**.

RBIF (b0) : RB port Interrupt Flag bit : signale qu'une des entrées RB4 à RB7 a été modifiée.

Le schéma suivant permet de représenter de façon synthétique le rôle des bits du registre **INTCON** :



Remarques :

- Les indicateurs (flags) permettent de connaître la source qui a provoqué l'interruption (attention **ils doivent être remis à 0 par le sous-programme d'IT**).
- Les bits **EEIE**, **TOIE**, **RBIE**, **INTE** permettent d'autoriser ou non la source correspondante à déclencher une interruption.
- Le bit **GIE** sert de validation globale et a surtout pour rôle d'interdire tout déclenchement d'IT. Comme les PICs ne peuvent traiter qu'une seule IT à la fois, le bit **GIE** est automatiquement mis à 0 au début du traitement de l'IT (il est restauré à 1 automatiquement par l'instruction **RETFIE**)
- Le bit **EEIF** (indicateur de fin d'écriture en EEPROM) est le bit 4 du registre **EECON1** (0x88)

d) Sauvegarde et restauration du contexte

Le PC est sauvegardé dans la pile et restauré automatiquement à la fin de l'IT. Le sous-programme d'IT doit donc gérer la sauvegarde des registres **STATUS** et **W**. On ne peut, comme on le fait en général pour stocker ces registres, utiliser la pile car elle n'est pas accessible. On utilise donc 2 emplacements en RAM.

7) Le chien de garde (Watch Dog)

C'est un mécanisme de protection du programme qui en théorie ne doit pas servir mais qui en pratique peut permettre de sortir d'une boucle d'attente infinie (événement attendu qui ne se produit pas...) et de vérifier si le programme ne s'est pas égaré. Le Watch-Dog (WD) sert également à réveiller un PIC placé en mode SLEEP (voir paragraphe 6).

a) Description

Il s'agit en fait d'un timer ("WDT") qui possède sa propre horloge dont la fréquence dépend de la température et de la tension d'alimentation (mais pas de f_{horloge} !). Le constructeur donne :

$$7 \text{ ms} \leq \text{périodicité du débordement du timer WD} = 18 \text{ ms typique} \leq 33 \text{ ms}$$

Le temps de débordement peut être allongé grâce au prescaler (qui fonctionne ici en post-diviseur), si $\text{PSA} = 1$, qui peut multiplier ce temps au maximum $\times 128$:

bit 2-0: **PS2:PS0**: Prescaler Rate Select bits

Bit Value	TMR0 Rate	WDT Rate
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

b) Principe

Chaque fois que l'instruction CLRWDT est exécutée par le PIC, le WDT est remis à 0 ainsi que la valeur contenue dans le prédiviseur. Si, pour une raison anormale, cette instruction n'est pas exécutée avant le débordement du WDT, le PIC est redémarré à l'adresse 0x00 et le bit /TO (b4) de **STATUS** est mis à 0. En lisant ce bit en début de programme il est de plus possible de détecter si le PIC vient d'être mis sous tension ou si ce démarrage est dû à un "plantage" du programme.

c) Utilisation

Le WDT est donc une protection intéressante mais qu'il faut gérer par le programme. Pour cela il suffit de placer des instructions CLRWDT à intervalle inférieure au temps de débordement du WD.

$$\Delta T_{\max} = \text{rapport prescaler (d'après PS2, PS1, PS0)} \times 7 \text{ ms (cas le plus défavorable)}$$

Il est à choisir en fonction de l'application selon le compromis :

$$\Delta T_{\max} \text{ faible (réaction rapide face au plantage)} \leftrightarrow \text{peu d'instructions CLRWDT à insérer}$$

NB : - Le WD est mis en service par la directive CONFIG _WDT _ON à préciser au moment de la programmation (met le bit WDTE à 1, voir annexe 3) et ne peut être désactivé par le programme.

- Ne jamais placer un CLRWDT dans une routine d'IT sinon l'IT risque de neutraliser la protection offerte par le WD sans pour autant bien sûr réinitialiser le PIC.

8) Le mode SLEEP

L'instruction SLEEP permet de placer le PIC en mode SLEEP (ou Standby), c'est-à-dire que le PIC s'arrête juste après l'instruction en attendant d'être réveillé. L'intérêt de ce mode est de diminuer la consommation du PIC ($I_{cc} < 0,5 \mu A$). Pour profiter au maximum de la chute de consommation, Microchip recommande que les broches en sortie des ports soient traversées par un courant minimal ce qui peut être obtenu en choisissant convenablement les niveaux logiques programmée compte tenu de l'électronique reliée.

Principe

Lorsque l'instruction SLEEP est exécutée :

- Le WDT est remis à 0, exactement comme le ferait une instruction CLRWDT.
- Le bit /TO du registre **STATUS** est mis à 1.
- Le bit /PD du registre **STATUS** est mis à 0.
- L'oscillateur est mis à l'arrêt, le PIC n'exécute plus aucune instruction.

Une fois dans cet état, le PIC est à l'arrêt. La consommation du circuit est réduite au minimum. Si le TIMER 0 est synchronisé par l'horloge interne, il est également mis dans l'incapacité de compter. Par contre, il est important de se rappeler que le timer du watchdog possède son propre circuit d'horloge; il continue donc de compter normalement.

Plusieurs événements peuvent faire sortir le PIC du mode SLEEP :

- Application d'un niveau 0 sur la broche /MCLR. Le PIC effectuera un reset classique à l'adresse 0x00. L'utilisateur pourra tester les bits /TO et /PD lors du démarrage pour vérifier l'événement concerné (reset, watch-dog, ou mise sous tension).
- Ecoulement du temps du timer du watchdog. Pour que cet événement réveille le PIC, il faut que le watchdog ait été mis en service dans les bits de configuration. Dans ce cas particulier, le débordement du WDT ne provoque pas un reset du PIC, il se contente de le réveiller. L'instruction qui suit est alors exécutée au réveil.
- Une interruption RB0/INT, RB, ou EEPROM est survenue. Pour qu'une telle interruption puisse réveiller le processeur, il faut que les bits de mise en service de l'interruption aient été positionnés. Le PIC se réveille et exécute l'instruction suivant SLEEP. On peut noter que si le bit GIE = 1 (interruptions activées) le PIC traite en plus l'IT qui l'a réveillé, sinon il continue.

9) Les accès en mémoire EEPROM

a) Ecriture lors de la programmation

Le PIC 16F84 dispose de 64 octets implantés à partir de l'adresse 0x2100 accessibles directement uniquement lors de la programmation.

b) Accès par le programme

L'EEPROM peut bien sûr être lue par le programme mais également être programmée grâce à des registres de contrôle :

- **EEDATA (0x08)** : C'est dans ce registre que va transiter la donnée à écrire vers, ou la donnée lue en provenance de l'Eeprom.

- **EEADR** (0x09): Dans ce registre doit être précisée sur 8 bits l'adresse concernée par l'opération de lecture ou d'écriture en EEPROM. On voit déjà que pour cette famille de PICs, on ne peut pas dépasser 256 emplacements d'EEPROM. Pour le 16F84, la zone admissible va de 0x00 à 0x3F (codé en relatif par rapport à l'adresse de début de zone physique 0x2100), soit 64 emplacements.

EECON1 (0x88) : Ce registre contient 5 bits qui définissent ou indiquent le fonctionnement des cycles de lecture/écriture en EEPROM (voir datasheet)

EECON2 (0x89): Il s'agit tout simplement d'une adresse, qui sert à envoyer des commandes au PIC concernant les procédures d'écriture en EEPROM. On ne peut l'utiliser qu'en respectant la routine donnée par le constructeur (voir ②).

① Lecture

Pour lire une donnée en EEPROM, il suffit de placer l'adresse concernée dans le registre **EEADR**, puis de positionner le bit RD à 1. On peut ensuite récupérer la donnée lue dans le registre **EEDATA**.

② Ecriture


La procédure à suivre consiste d'abord à placer la donnée dans le registre EEDATA et l'adresse dans EEADR. Ensuite une séquence spécifique imposée par le constructeur doit être chargée dans le registre EECON2.

Remarques

- A la fin de la procédure d'écriture, la donnée n'est pas encore enregistrée dans l'EEPROM. Elle le sera approximativement 10 ms plus tard (ce qui représente tout de même pas loin de 10.000 instructions !). On ne peut donc pas écrire une nouvelle valeur en EEPROM, ou lire cette valeur avant d'avoir vérifié la fin de l'écriture précédente.
- La fin de l'écriture peut être constatée par la génération d'une interruption (si le bit EEIE est positionné), ou par la lecture du flag EEIF (s'il avait été remis à 0 avant l'écriture), ou encore par consultation du bit WR qui est à 1 durant tout le cycle d'écriture.

NB : Avant d'écrire dans l'EEPROM il faut vérifier qu'une autre écriture n'est pas en cours en s'assurant que le bit WR du registre EECON1 est bien à 0.

Microchip Block Diagram Support



*In addition to its broad portfolio of specialized discrete ICs, Microchip offers microcontroller and digital signal controller devices with a wide array of integrated peripheral options.