

# Rechnerarchitektur (RA)

Sommersemester 2015

#### Foliensatz 5: Vektorrechner & Multimedia-Erweiterungen

#### **Michael Engel**

Informatik 12 michael.engel@tu-..


http://ls12-www.cs.tu-dortmund.de/daes/

Tel.: 0231 755 6121

## Grundlegende Idee

- 1 Befehl/Vektoroperation ⇔ 1 Befehl/skalarer Operation
- Ausnutzung der Kenntnis des Kontextes für eine "schlauere" Ausführung
- Holen von (Abschnitten von) Vektoren
- Besseres Verstecken von Speicherlatenz
- Bessere Nutzung der Speicherbandbreite
- 1 Befehl auf viele Daten anwenden
  - single instruction/multiple data (SIMD)


Dieser Foliensatz nutzt Material aus Hennessy/ Patterson: Computer Architecture – A Quantative Approach, <u>5. Auflage</u>, 2011, Kap. 4



# Rechnerklassifikation nach Flynn


**Klassifikation** von **Multiprozessor**systemen

		Befehlsströme	
		1	>1
Daten-	1	SISD	MISD
ströme	>1	SIMD	MIMD



SISD	Bislang besprochene Einzelrechner	
MIMD	Netze aus Einzelrechnern; sehr flexibel	
SIMD	Ein Befehlsstrom für unterschiedliche Daten; identische Befehle bilden starke Einschränkung	
MISD	Mehrere Befehle für ein Datum: Kann als Fließband von Befehlen auf demselben Datenstrom ausgelegt werden. Ist etwas künstlich.	

Klassifikation hat nur begrenzte Aussagekraft; keine bessere vorhanden.








# Beispiel: VMIPS (≈ Cray-1)

#### Komponenten:


- Vektor-Register:
  - 64 Elemente/Register, 64 Bit/Element
  - Register-File hat 16 Lese- und 8 Schreibports
- Vektor-Funktionseinheiten
  - Fließbandverarbeitung
  - Daten- und Kontrolhazards werden erkannt
- Vektor-Load/Store-Einheiten
  - Fließbandverarbeitung
  - 1 Wort/Taktzyklus nach initialer Latenzzeit
- Skalare Register
  - 32 Allgemeine Register
  - 32 Gleitkomma-Register









#### **VMIPS-Struktur**










# VMIPS-Befehle (Auszug; nur *double precision*-Befehle)

Befehl	Operanden	Funktion
ADDVV.D	V1,V2,V3	$\underline{V1} := \underline{V2} + \underline{V3}$ (+ Vektor)
ADDVS.D	V1,V2,F0	<u>V1</u> := <u>V2</u> + F0 (+ Skalar)
SUB/MUL/DIV	Dto.	Dto.
LV	V1,R1	V1 := Mem[R1] (ab Adresse in R1)
SV	R1,V1	Mem[R1]:= <u>V1</u>
LVWS	V1,(R1,R2)	V1:=Mem[R1+ $i$ x R2] (mit <i>stride</i> in R2)
LVI	V1,(R1+V2)	<u>V1</u> :=Mem[R1+ <u>V2</u> [ <i>i</i> ] ] ( <u>V2</u> : index)
SxVV.D	V1,V2	x∈(EQ,NE,GT,); erzeuge Maske
MTC1	VLR,R1	VL:=R1 Vektorlängenregister
MTVM	VM,F0	VM:=F0 Vektormaskenregister







#### MIPS- vs. VMIPS-Code für DAXPY

 $\underline{Y} = a \times \underline{X} + \underline{Y};$ Annahme: 64 Elemente

MIPS: fast 600 Befehle

VMIPS: 6 Befehle

		Γ0 -	. Iada Oladar
	L.D	F0,a	; lade Skalar
	DADDIU	R4,Rx,#512	; letzte zu ladende Adresse
Loop:	L.D	F2,0(Rx)	; lade X[i]
	MUL.D	F2,F2,F0	; a × X[i]
	L.D	F4,0(Ry)	; lade Y[i]
	ADD.D	F4,F4,F2	; a × X[i] + Y[i]
	S.D	F4,0(Ry)	; speichern in Y[i]
	DADDIU	Rx,Rx,#8	; Inkrementiere Index für X
	DADDIU	Ry,Ry,#8	; Inkrementiere Index für Y
	DSUBU	R20,R4,Rx	; bestimme Grenze
	BNEZ	R20,Loop	; Fertig?


L.D F0,a : lade Skalar LV V1,Rx ; lade Vektor MULVS.D V2,V1,F0 ; Multiplikation Vektor/Skalar LV V3,Ry ; lade Y ADDVV.D V4,V2,V3 ; addiere ; speichere Ergebnis SV V4,Ry







#### Mehrere lanes

#### Element *n* des Vektorregisters *A* ist fest verdrahtet mit Element n des Vektorregisters B







# Vektor-Längen-Register + Strip-mining

Vektorlänge zur Compilezeit unbekannt *→ Vector Length Register* (VLR) Benutzung von *strip mining* für Vektorlängen > max. Länge:

```
VL = (n \% MVL);
                                      /* find odd-size piece using modulo op % */
   for (j = 0; j \le (n/MVL); j=j+1) \{ /* outer loop */
      for (i = low; i < (low+VL); i=i+1) /* runs for length VL */
           Y[i] = a * X[i] + Y[i]; /* main operation */
      low = low + VL:
                                      /* start of next vector */
      VL = MVL;
                                      /* reset the length to maximum vector length */
   }
                                                                 n/MVL
Value of i
Range of i
                          (m+MVL)(m+2\times MVL) ...
                                                                (n-MVL)
           (m-1) (m-1) (m-1)
                                    (m-1)
                                                                 (n-1)
                          +2 \times MVL
                                    +3 \times MVL
```

Alle bis auf den ersten Block haben die Länge MVL und nutzen die ganze Performanz des Prozessors.

low = 0:





## Vector Mask Registers

#### Betrachte:


for (i = 0; i < 64; i=i+1)  
if (X[i] != 0)  

$$X[i] = X[i] - Y[i];$$

#### Benutze Vektor-Maskenregister, um Elemente auszublenden:

LV	V1,Rx	;load vector X into V1
LV	V2,Ry	;load vector Y
L.D	F0,#0	;load FP zero into F0
SNEVS.D	V1,F0	;sets VM(i) to 1 if V1(i)!=F0
SUBVV.D	V1,V1,V2	;subtract under vector mask
SV	Rx,V1	;store the result in X

#### GFLOPs-Rate nimmt ab.







# Speicherbänke

Das Speichersystem muss so entworfen sein, dass Vektor-Lade- und Speicheroperationen effizient unterstützt werden.

#### Mechanismen dafür:

- Speicherzugriffe auf mehrere Bänke aufteilen
- Unabhängige Kontrolle der Bankadressen
- Laden und speichern von nicht konsekutiven Worten
- Unterstützung mehrerer Vektorprozessoren, die auf gemeinsamen Speicher zugreifen können.





# Strides (Schrittlängen)

Notwendig, Schrittlängen beim Zugriff auf Speicherzellen zu betrachten:

```
for (i = 0; i < 100; i=i+1)
         for (j = 0; j < 100; j=j+1) {
                   A[i][i] = 0.0;
                   for (k = 0; k < 100; k=k+1)
                   A[i][j] = A[i][j] + B[i][k] * D[k][j];
```

- Je nach Array-Layout (row major order (C) bzw. column major order (FORTRAN)) erfolgen Zugriffe in innerster Schleife auf A oder B im Abstand von 100 Array-Elementen bzw. 800 Byte bei double
- Unterstützung von strides in Vektorrechnern ist sinnvoll
- Es kann einen Konflikt beim Zugriff auf eine Speicherbank geben





# Gather-Scatter-Lesen/Schreiben für dünn besetzte Matrizen

Dünn besetzte Matrizen: Elemente evtl. per Index adressiert:


for (i = 0; i < n; i=i+1)  

$$A[K[i]] = A[K[i]] + C[M[i]];$$

#### Auf Assemblerebene:

LV	Vk, Rk	;lade K
LVI	Va, (Ra+Vk)	;lade A[K[]], " <i>gather</i> "
LV	Vm, Rm	;lade M
LVI	Vc, (Rc+Vm)	;lade C[M[]]
ADDVV.D	Va, Va, Vc	;addiere
SVI	(Ra+Vk), Va	;speichere A[K[]], "scatter"

- Erfordert evtl. Benutzerannotation für Parallelisierung
- Kann in der Architektur unterstützt werden








#### **Vektorisierbare Anteile**

Benchmark	Ops im Vektor-Modus, Compiler-optimiert	Ops im Vektor-Modus, mit Cray-Experten-Hinweisen	Speedup m. Hinweisen
BDNA	96,1%	97,2%	1,52
MG3D	95,1%	94,5%	~1,0
FLO52	91,5%	88,7%	-
ARC3D	91,1%	92,9%	1,01
SPEC77	90,3%	90,4%	1,07
MDG	87,7%	94,2%	1,49
TRFD	68,8%	73,3%	1,67
DYFESM	68,8%	65,6%	-
ADM	42,9%	59,6%	3,60
OCEAN	42,8%	91,2%	3,92
TRACK	14,4%	54,6%	2,52
SPICE	11,5%	79,9%	4,06
QCD	4,2%	75,1%	2,15

Große Variation bei Compiler-Optimierungen

Programmierer-Hinweise sind sinnvoll








#### Roofline-Performance-Modell

#### Idee:


- Zeichne Spitzen-Gleitkomma-Performanz als Funktion der Arithmetik-Intensität
- Verbindet Gleitkomma- und Speicherperformanz einer Zielmaschine
- Arithmetikintensität =
   # Gleitkomma-Operationen pro gelesenem Byte






# Roofline-Performance-Modell (2): Beispiele

Erreichbare GFLOPs/sec =
Min (Peak Memory BW × Arithmetic Intensity,
Peak Floating Point Performance)





- Unit-stride memory accesses, doubleprecision floating
- NEC SX-9: vector supercomputer in 2008 angekündigt, x M\$
- Stream benchmark
- Gestrichelte vertikale Linien: SX-9 mit 102.4 FLOP/s ist 2.4x schneller als Core i7 mit 42.66 GFLOP/s.






#### Multimedia-/SIMD-Befehle

- Viele Multimedia-Datentypen benötigen eine geringe Bitbreite (8 Bit bei R/G/B, 16 Bit bei Audio),
- wohingegen viele Rechner eine große ALU/Registerbreite besitzen (32/64/128 Bit).
- Dabei gibt es für die Verarbeitung von Multimediadaten hohe Leistungsanforderungen & Realzeitbedingungen.
- Fldee, mehrere Daten mit einem Befehl zu verarbeiten.




## **Beispiel**

Speicherung und Verarbeitung von 2-8 Werten in einem langen 64-Bit-Wort:




# Frühes Beispiel: HP precision architecture (hp PA)

"Halbwort"-Addition **HADD**:



Optionale Sättigungsarithmetik; **HADD** ersetzt bis zu 10 Befehle.








# Pentium MMX-Architektur (1)

64-Bit-Vektoren entsprechen 8 Byte-kodierten, 4 Wort-kodierten oder 2 Doppelwort-kodierten Zahlen.

Hier: 1 Wort = 16 Bit; wrap around/saturating Option.

Multimedia-Register mm0 - mm7, konsistent mit Gleitkomma-Registern (BS ungeändert).

Befehl	Optionen	Kommentar
Padd[b/w/d] PSub[b/w/d]	wrap around, saturating	Addition/Subtraktion von Bytes, Worten, Doppelworten
Pcmpeq[b/w/d] Pcmpgt[b/w/d]		Ergebnis= "1111" wenn wahr, "0000" sonst Ergebnis= "1111" wenn wahr, "0000" sonst
Pmullw Pmulhw		Multiplikation, 4*16 Bits, weniger signifikantes Wort Multiplikation, 4*16 Bits, signifikantestes Wort



# Pentium MMX-Architektur (2)

Psra[w/d] Psll[w/d/q] Psrl[w/d/q]	Anzahl der Stellen	Paralleles Schieben von Worten, Doppelworten oder 64 Bit-Quadworten
Punpckl[bw/wd/dq] Punpckh[bw/wd/dq]		Parallel unpack Parallel unpack
Packss[wb/dw]	saturating	Parallel pack
Pand, Pandn Por, Pxor		Logische Operationen auf 64 Bit-Werten
Mov[d/q]		Move

- SIMD begrenzt auf integer
- Konsistenzerhaltung mit Gleitkommaregistern



# Applikation

Bild A

 $^{\mathrm{B}}$ 

Skalierte Interpolation zwischen zwei Bildern

**Nächstes** Byte = nächstes Pixel, dieselbe Farbe.

Verarbeitung von 4 Pixeln gleichzeitig.





Bild B



#### Short vector extensions

Hersteller	Name	Genauigkeit	Prozessor
AMD (1998)	3DNow!	einfach	K6-II, Athlon
Intel (1999)	SSE	einfach	Pentium 3
Intel (2001)	SSE2	doppelt	Pentium 4
Intel/AMD (2010)	SSE4.2 (+CRC, String-Operationen)	doppelt	"Nehalem" Core i7
Motorola (1999)	AltiVec	einfach	G4
Sun (1995)	VIS		Sparc V9
ARM (199x)	NEON	8/16/32/64 int, 32 bit float	Cortex A8 ff.



# Streaming SIMD Extensions (SSE)

- 1999 von Intel eingeführt (ab Pentium 3)
- 8 neue 128-Bit-Register ("XMM 0-7")
- 8 neue Register ("XMM 8-15" von AMD64, ab 2004)
- Unterstützung von Gleitkomma-Datentypen
- 70 neue Befehle: z.B. 4 x 32-Bit-GK-Additionen in 1 Befehl
- 16-Byte alignment (außer MOVUPS [move unaligned, packed, single])
- bei neuen BS: Kontext handlen mit FXSAVE, FXRSTOR
- bei alten BS: Befehle abgeschaltet
- Macht MMX teilweise überflüssig

- Intel: Intel® 64 and IA-32
   Architectures Software Developer's Manual, 2014
  - wikipedia






# Register insgesamt

32-Bit N	lodus	64-Bit Modus		Name
Anzahl	Breite	Anzahl	Breite	
8	32	16	64	Allgemeine Register
6	16	6	16	Segment-Register
8	80	8	80	Gleitkommaregister
8	64	8	64	MMX-Register
8	128	16	128	XMM-Register
1	32	1	64	E/RFLAGS Register
1	32	1	64	Instruction Pointer
3	16	3	16	Control/Status/Tag Register
2	48	2	64	FPU Befehls-/Daten-Pointer
1	32	1	32	MXCSR-Register

Intel: Intel® 64 and IA-32 Architectures Software Developer's Manual, 2014








# Streaming SIMD Extensions 2 (SSE2)

- 2001 von Intel eingeführt (Pentium 4)
- 2003 von AMD für Opteron und Athlon übernommen
- 144 neue Befehle
  - MMX-Befehle können jetzt auf den neuen XMM-Registern arbeiten, MMX wird komplett überflüssig
  - integer-SIMD und skalare Gleitkomma-Befehle können gleichzeitig bearbeitet werden (geht bei MMX nicht)
- Cache-Kontrollbefehle
- Format-Konvertierungsbefehle


Intel: Intel® 64 and IA-32 Architectures Software Developer's Manual, 2014







# Datentypen der SSE2-Erweiterungen



+128-Bit Packed (4x) Single Precision Floating Point (von SSE)


- Ausrichtung (alignment) auf 16-Byte-Grenze
- SSE2-Gleitkomma-Befehle verarbeiten max.
   64-Bit-Gleitkommazahlen, skalare Befehle erlauben 80 Bit (!)

Intel: Intel® 64 and IA-32 Architectures Software Developer's Manual, 2014



# Ausrichtung (Alignment)

```
Beispiel:
typedef struct {short x,y,z; char a} Point;
Point pt[N];
Annahme:
pt ist ausgerichtet, d.h. (=0-tes Element) ist ausgerichtet
pt[1] ist nicht ausgerichtet, weil Point 7 Bytes belegt
Padding:
typedef struct {short x,y,z; char a; char pad}
Point;
Point pt[N];
Die Struktur ist nunmehr auf eine 8-Byte-
                                          Intel: Intel® 64 and IA-32
```





Grenze ausgerichtet (ok für MMX)



**Architectures Optimization** 

Reference Manual, März 2014

# Beeinflussung der Ausrichtung beim Intel Compiler

#### 1. Datenausrichtung für MMX:

```
/* newp: pointer to 64-bit aligned array of NUM_ELEMENTS 64-bit ele. */
double *p, *newp;
p = (double*)malloc (sizeof(double)*(NUM_ELEMENTS+1));
newp = (p+7) & (~0x7); /* unschön! */
```

#### 2. Compiler-Anweisung:

struct \_\_declspec(align(16)) float buffer[400]; /\*nicht empfohlen\*/

## 3. Wegen \_\_m128: automatische Ausrichtung:

union { float f[400]; \_\_m128 m[100]; } buffer;


#### 4. Erzwungene Ausrichtung einer Klasse in C++:

struct \_\_\_declspec(align(16)) my\_m128
{float f[4];};

#### 5. Automatische Ausrichtung

In einigen Fällen mit \_\_\_m64 und DOUBLE Daten

Intel: Intel® 64 and IA-32 Architectures Optimization Reference Manual, März 2014







# Nicht-zusammenhängende Speicherzugriffe

typedef struct {short x,y,z; char a; char pad;} Point;
Point pt[N];
for (i=0; i<N; i++) pt[i].y \*= scale;
Zugriff auf nicht-zusammen-

hängende Speicherbereiche,

schwierig in SIMD umzusetzen

short ptx[N], pty[N], ptz[N]; for (i=0; i<N; i++) pty[i] \*= scale;

Zugriff auf zusammenhängende Speicherbereiche, einfach in SIMD umzusetzen, aber weniger klarer Code

pt[0].x	
pt[0].y	
pt[0].z	
pt[0].a	pt[0].pad
pt[1].x	
pt[2].y	

pty[0]	
pty[1]	
pty[2]	
pty[3]	
pty[4]	
pty[5]	

Intel: Intel® 64 and IA-32 Architectures Optimization Reference Manual, März 2014





# **Einfache Parallelisierung**

Annahme: Alle Arrays sind auf 16-Byte-Grenzen ausgerichtet

#### **Ausgangsbasis**

```
void add(float *a, float *b, float *c)
{
   int i;
   for (i = 0; i < 4; i++) {
      c[i] = a[i] + b[i];
   }
}</pre>
```

#### **Assembler**

```
void add(float *a, float *b, float *c)
{
    __asm {
     mov eax, a
     mov ecx, c
     movaps xmm0, XMMWORD PTR [eax]
     addps xmm0, XMMWORD PTR [edx]
     movaps XMMWORD PTR [ecx], xmm0
}
```

Intel: Intel® 64 and IA-32 Architectures
Optimization Reference Manual, März 2014

# **Einfache Parallelisierung (2)**

```
Intrinsics
#include <xmmintrin.h>
void add(float *a, float *b, float *c)
    m128 t0, t1;
  t0 = mm load_ps(a);
  t1 = mm load ps(b);
  t0 = mm add ps(t0, t1);
  mm store ps(c, t0);
Funktionsaufrufe werden durch
Assemblerbefehle ersetzt.
Einschränkungen für m64, m128,
  m128D, m128I: Nur links von `=',
in Aggregaten, sowie die Adressen
davon
```

```
Vektorklassen
#include <fvec.h>
void add(float *a, float *b, float *c)
  F32vec4 *av=(F32vec4 *) a;
  F32vec4 *bv=(F32vec4 *) b;
  F32vec4 *cv=(F32vec4 *) c;
  *cv=*av + *bv;
F32vec4: Klasse mit Arrays von 4
single precision Elementen
```

Intel: Intel® 64 and IA-32 Architectures
Optimization Reference Manual, März 2014





+ und = sind in der Klasse

überladen

# **Einfache Parallelisierung (3)**

```
Automatische Vektorisierung void add (float *restrict a, float *restrict b, float *restrict c) {
    int i;
    for (i = 0; i < 4; i++) {
        c[i] = a[i] + b[i];
    }
```

- Restrict bedeutet: es ex. kein aliasing für diese Arrays
- Zu kompilieren mit Intel C++ Compiler, Version ≥4.0 und Schaltern -QAX und -QRESTRICT

Weitere Informationen:

https://software.intel.com/en-us/c-compilers

- → learn → vectorization essentials
- → SIMD enabled functions

Intel: Intel® 64 and IA-32 Architectures
Optimization Reference Manual, März 2014






# Streaming SIMD Extensions 3 (SSE3)


- 2004 von Intel eingeführt (Pentium 4)
- 13 neue Befehle

Beispiel: neuer Befehl u.a. für komplexe Zahlen



- Addition und Subtraktion von Werten innerhalb eines Registers ("Horizontale" bzw. Reduktions-Operationen)
- Gleitkomma-Wandlung ohne globale Modifikation des Rundungsmodus
- Load-Befehl für nicht ausgerichtete Daten
- 2 Befehle für multi-threading

Intel: Intel® 64 and IA-32 Architectures Software Developer's Manual, 2014







# Supplemental Streaming SIMD Extensions 3 (SSSE3):

- ab Intel Xeon 5100-Serie
- 32 zusätzliche Befehle für Audio und Video-Verarbeitung
- 2006 von Intel eingeführt
- Von einigen AMD-Prozessoren unterstützt
- Befehle zur Beschleunigung von Operationen auf gepackten Datentypen



# Streaming SIMD Extensions 4 (SSE4)

- 2006 von Intel vorgestellt
- 54 neue Befehle in SSE4.1
- 7 neue Befehle in SSE4.2
- Unterstützung für nicht ausgerichtete Daten in SSE4.1
- CRC32-Befehl, Stringvergleich, Zählen von Einsen

Intel: Intel® 64 and IA-32 Architectures Optimization Reference Manual, 2014





# Advanced vector extensions (AVX)

- 2008 von Intel vorgeschlagen, von AMD modifiziert übernommen
- XMM-Register 256 Bit; 512 und 1024 Bit evtl. später
- 3-Operanden-Befehle
- Ab intel SandyBridge (Core i3/i5/i7-3xxx), AMD Bulldozer (2011)
- Erfordert BS-Support (Linux 2.6.30, Windows 7 SP1)






## Was bringt die Zukunft?

#### **AVX-512**

- XMM-Register werden auf 512 Bit erweitert
- Anzahl der XMM-Register wird verdoppelt




- Neue XSAVE/XRSTOR/XSAVEOPT-Befehle zum Kontextretten
- 8 Neue Maskenregister für bedingte Befehle (predicated execution)
- Neuer Befehlsprefix

Intel: Intel® Instruction Set Extensions Programming Reference, März 2014



# Potentieller *Speedup* durch Parallelität bei MIMD, SIMD, und MIMD&SIMD für x86 Rechner



#### Zeichnung nimmt an, dass

- bei MIMD pro Jahr 2
   Cores hinzugefügt werden und
- die Zahl der Operationen bei SIMD sich alle 4 Jahre verdoppelt,





## **Bewertung**


#### SIMD

- kann Datenparallelität nutzen, v.a.
  - für wissenschaftliche Berechnungen und
  - für Audio- und Videoverarbeitung,
- ist in der Regel energieeffizienter als MIMD:
  - nur 1x Befehlsholen
  - daher v.a. f
     ür mobile Anwendungen geeignet
- kodiert Vektorlänge im Befehl,
- erlaubt, weiterhin sequentiell zu denken,
- erfordert passende Ausrichtung der Speicheroperanden,
- erfordert Compiler, der das Parallelisierungspotential nutzt






# Existenznachweis der Energieeffizienz




© Hugo De Man: From the Heaven of Software to the Hell of Nanoscale Physics: An Industry in Transition, *Keynote Slides*, ACACES, 2007

# VIP for car mirrors Infineon



200MHz , 0.76 Watt 100Gops @ 8b 25Gops @ 32b

Close to power efficiency of silicon







# Zusammenfassung

#### SIMD-Prinzip

- Vektorrechner
  - strides, strip-mining, mask-register, gather/scatter
- Roofline-Performance-Modell
- Multimedia/SIMD/Streaming SIMD Extensions
  - MMX, SSEx, AVX, AVX-512



# Reserve





#### **Chimes**

Sequences with read-after-write dependency hazards can be in the same convey via chaining

#### Chaining

Allows a vector operation to start as soon as the individual elements of its vector source operand become available

#### Chime

- Unit of time to execute one convey
- *m* conveys executes in *m* chimes
- For vector length of *n*, requires *m* x *n* clock cycles

## **Example**

LV V1,Rx :load vector X

;vector-scalar multiply MULVS.D V2,V1,F0

IV :load vector Y V3,Ry

ADDVV.D V4,V2,V3 ;add two vectors

SV Ry,V4 ;store the sum

Convoys:

IV MULVS.D

LV ADDVV.D

3 SV

3 chimes, 2 FP ops per result, cycles per FLOP = 1.5 For 64 element vectors, requires  $64 \times 3 = 192$  clock cycles

#### **Vector Execution Time**

Execution time depends on three factors:

- Length of operand vectors
- Structural hazards
- Data dependencies

VMIPS functional units consume one element per clock cycle

Execution time is approximately the vector length

#### Convey

Set of vector instructions that could potentially execute together