

Architektur

MIPS vs RISC V

Instruction Set Architecture
(ISA)

Rechnerarchitektur : Beispiele RISC-Prozessor

Befehlssatz MIPS

Befehlswort

Aritmetisch-Logische Befehle

Transferebefehle

Vergleichen und Sprünge

Befehlssatz RISC

Befehlswort

Aritmetisch-Logische Befehle

Transferebefehle

Vergleichen und Sprünge

Ähnlich der Mikroarchitektur aus den Befehlssätzen des RISC V

Befehlssatz architektur
(Instruction Set Architecture)

ISA

MIPS

RISC V

Übersicht Arithmetisch-Logische Befehle

MIPS

Arithmetische Befehle:

$$R_A := \{ ADD, ADDV, SUB, SUBV, MUL, MULV, DIV \}$$

$$\square := \{ +, -, \square, \lceil, \lfloor, \cdot, \lceil \rceil, \lceil \rceil \} \quad d := s \square t$$

$$I_A := \{ ADDI, ADDIV \}$$

$$\square := \{ \square, \lceil \rceil \} \quad d := s \square I$$

Logische Befehle:

$$R_A := \{ AND, OR, NOR, XOR, SLL, SLR, SLLV, SLEU, SRRA \}$$

$$\square := \{ \odot, \oplus, \otimes, \otimes, \odot, \odot, \odot, \cdot, \Rightarrow \}$$

$$I_L := \{ ANDI, ORI, XORI \}$$

$$\square := \{ \odot, \oplus, \otimes \}$$

Registerdirekte Adressierung: R - Format

Arithmetisch-Logische Befehle: R(Register) Format

Struktur: $\langle '000000', \langle r, s, d \rangle, F^S, a^C \rangle$

$O^C := '000000'$

$R_A := \{ ADD, ADDV, SUB, SUBV, MUL, MULV, DIV \}$

$F := R_A \cup R_L$

$\square := \{ +, \sqcup, \boxminus, \sqcap, \boxdot, \sqcup, \boxtimes \}$

$S \subseteq F := \{ SLL, SLR, SRA \}$

$R_L := \{ AND, OR, NOR, XOR, SLL, SLR, SRA \}$

$\{ SLLV, SLRV \} ?$

$\square := \{ \circ, \bullet, \otimes, \odot, \odot, \odot, \Rightarrow \}$

$\underbrace{}_S$

Vorstellen: $\{ F \notin \{ S \}, \{ \langle d \rangle := \langle r \rangle \square \langle s \rangle \} \quad ? \quad \langle d \rangle := \langle r \rangle \square a \}$

Aritmetisch-logische Befehle

Registerdirekte Adressierung: R-Format

Vierkettig: $\{ F \notin SS \} \cup \{ d := r \square s \} \cup \{ d := r \square a \}$

Befehlszyklus:

IF: $r_{PC} := (r_{PC} \rightarrow IM[J]) + 4$

ID: $\begin{cases} 0 = 1000000, & \{ \square \in \{F\} \} \cup \{ \square \in \{S\} \}, \\ \{ \square \rightarrow F \} \cup \{ \square \rightarrow S \} \end{cases}$

OF & EX: $r := r \square s$ $r := r \square a$

MEM: $\{\}$

OS: $d := r$

Architektur: Befehlssatz Mips

Arithmetische Befehle (Direkte Adressierung)

Assembler

Mnemonic

add add

addu add unsigned

sub subwert

subu subtract unsigned

and

or

xor

nor

sll shift left logical

srl shift right logical

mult multiplication

multu mult unsigned

div division

divu div unsigned

Object-Code

func \oplus

100000

100001

100010

100011

100100

100101

100110

100111

000000

000010

011000

011001


011010

011011

Befehlsformat: R(Register)-Format

Arithmetischer
Befehl

Befehlswort



Opcode

Argument 1 Argument 2 Ziel

Shift
Amount

$$R[rd] = R[rs] \oplus R[rt]$$

$$\langle r, s \rangle_{=1}, \{ \langle pc \rangle := \%_16('00') \}_{16} \}_{W}$$

Mutmaßende - logische Befehle

I (unendlich Formet)

Unmittelbare Addressing

Struktur: $\{ \text{O}^f, \langle r, s \rangle^o; I^{16} \}_v$

$A_I := \{ \text{ADDI}, \text{ADDIU} \}$

$\square := \{ \square, \sqcup \}$

$$I := I_R \cup I_L$$

$L_I := \{ \text{ANDI}, \text{ORI}, \text{XORI} \}$

$\circ := \{ \circ, \odot, \oslash \}$

Variablen: $\{ d := R \square I \}$

Avalnwerkslogisch Befehle

Registerdirekte Adressierung: R - Format

Vorhahen: $\{d := R \square I\}$

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow IM[J]) + 4$

ID: $\left\{ \begin{array}{l} '0010xx' \mapsto \square := \square \\ \dots \end{array} \right.$

OF & EX: $\langle \rangle := \langle r \rangle \square \in \{I\}$

MEM: $\{\}$

OS: $\langle d \rangle := \langle \rangle$

Architektur: Befehlssatz Mips

Befehlsformat: I(immediate)-Format

Ausführbare Befehle (Unmittelbare Adressierung)

Assembler

Mnemonic


addi

addiu

Opcode

001000

001001




$$R[rd] = R[rs] + \text{}$$

slti Set less than 001010

sltiu Set... unsigned 001011

±{ } Sign Extension 16 - 32 Bit
Vorzeichenfeld



Transport-Befehle : I(immediate)-Format

Register-Selective Addressing

Struktur: $\{O_C, \langle b, r \rangle, A_{16}\}_4$

T := { LB, LH, LWL, LV, SB, SH, SWL, SW }

Wertebereich:

$O_C = 'xx0xxx, \{\langle r \rangle := [\langle b \rangle] + A\}, [\langle b \rangle + A] := \langle s \rangle\}$

Transport-Befehle : I(mediente)-Format

Register-Selective Addressing

Vorher: $\{O_6 = 'XX0XXX, \{\langle r \rangle := [\langle b \rangle + A\}, [\langle b \rangle + A] := \langle s \rangle\}$

Befehlszyklus:

IF: $\langle PC \rangle := (\langle PC \rangle \rightarrow IM[J]) + 4$

10: $\left\{ \begin{array}{l} '100001' | \{I := 16\} \\ '100010' | \{I := 3\} \\ '100011' | \{I := 325\} \\ '100111' | \{I := 8\} \end{array} \right\} \begin{array}{l} lh \\ lw \\ lw \\ lb \end{array}$

OF & EX: $\langle x \rangle := \langle b \rangle + A$

MEM: $\langle y \rangle := [\langle x \rangle]$

OS: $\langle r \rangle := \langle y \rangle$

Transport-Befehle : I(mediente)-Format

Register-Selective Addressing

Vorher: $\{O_6 = 'x \times 0 \text{xxx}, \{\langle r \rangle := [\langle b \rangle + A], [\langle b \rangle + A] := \langle s \rangle\}$

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow IM[J]) + 4$

ID: $\left\{ \begin{array}{l} '101\ 000' | \{l := 8\} \\ '101\ 001' | \{l := 16\} \\ '101\ 010' | \{l := 5\} \\ '101\ 011' | \{l := 32\} \end{array} \right\}$ $\{b\}$
 $\{h\}$
 $\{v\}$

OF & EX: $\langle x \rangle := \langle b \rangle + A$

MEM: $[\langle x \rangle] := \langle y \rangle$

OS: $\{\}$

Architektur: Befehlssatz Mips

Transferebefehle (Register relative Addressing)

Befehlsformat: I(mindirke) - Format

Mnemonic

lb load byte

lh load half word

lw load word left

lw load word

sb store byte

sh store half word

swl store word left

sw store word

Opcode

110111

100001

100010


100011

101000

101001

101010

101011



$$R[rt] = \text{MEMORY}[R[\text{base}] + \text{offset}][0:n-1]$$

$$R[rt] = R[rt] \text{ MERGE}[R[\text{base}] + \text{offset}]$$

$$\text{MEMORY}[R[\text{base}] + \text{offset}] = R[rt][0:n-1]$$


Architektur: Befehlsatz Mips

Befehlsformat: I(immidiate)-Format

Transferebefehle (Unmittelbare Addressing)

Mnemonic

Opcode



lui ld upper immidiate

001111

swi st upper immidiate

$$R[rd] = \text{Immidiate} \parallel O_{rs}$$

← Shift + Concatenation O_{rs}

Vervielfältigungen (Bedingte Sprünge): I-Format

Befehlszählerrelative Adressierung

Vorhalben:

$\{B_{c,i} \langle r,s \rangle_{\infty}, i_w\}_w \mapsto \{ \langle r,s \rangle_{\infty}, \{ \langle pc \rangle := \% (i/00') \}_{16} \}_w$

$B \in \{BEQ, BNE, BLEZ, BGTZ\}$

Mnemonic: CS

$O \in \{ \boxminus, \boxplus, \boxtimes, \boxleq \}$

ALV-Operationen

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow \text{MC}[]) + 4$

ID:
 $\begin{cases} \square \in B \times O \\ \square \rightarrow B[i] = O[i] \end{cases}$

OF & EX: $\langle r \rangle \square \langle s \rangle$

MEM: $\langle pc \rangle := \langle pc \rangle + \langle x \rangle, \{ \}$


OS: $\{ \}$

Architektur: Befehlssatz Mips

Befehlsformat: I(mnidirektes)-Format

Bedingte Sprünge (Verzweigungen) (Befehlszähler-Relative Adressierung)

Mnemonic



bne Branch on non-equal 001 000

beq Branch on equal 000100

blez Branch on less than or equal to far 001100

bgtz Branch on greater than or equal to far 000111

Architektur: Befehlssatz Mips

Sprünge (Befehlsfolger-Region Adressierung)
(Register-Relative Addressing)

Mnemonic

j	jump	000 010
jal	jump and link	000 011
jr	jump register	001000

Befehlsformat: J(ump)-Format
R-Format



$$PC = PC_{IPC1-2P} + 4 \parallel address \parallel 0_2$$

$$PC = R[rs]$$

Architektur: Befehlssatz MIPS

Programmierkonventionen der Register-Daten

x0	z
x1	v1
x2	sp
x3	gp
x4	fp
x5	t0-t2
x8	s0,fp
x9	s1
x10-x11	a0-a1
x12-x13	a2-a7
x18-x24	s2-s11
x29-x32	f0-fc

zero constant
return address
stack pointer
global pointer
thread pointer
temporaries
screen / frame pointer
Saved register

-
caller
-
-
callee
caller
caller
callee
-
caller
callee
callee
callee
callee

Architektur: Befehlssatz RISC-V : Übersicht & Vergleich

MIPS & RISC-V

Arithmetische Befehle:

$$A_R := \{ ADD, ADDV, SUB, SUBV, MUL, MULV, DIV \}$$

$$\square := \{ +, -, \square, \sqcup, \square, \sqcap, \square \} \quad d := s \square t$$

$$A_I := \{ ADDI, ADDIV \}$$

$$\square := \{ \square, \sqcup \} \quad d := s \square I$$

Logische Befehle :

$$L_R := \{ AND, OR, NOR, XOR, SLL, SLR, SLV, SLV, SRA \}$$

$$\square := \{ \square, \square, \square, \square, \square, \square, \square, ., \Rightarrow \}$$

$$L_I := \{ ANDI, ORI, XORI, SLLI, SRLI, SRAI \}$$

$$\square := \{ \square, \square, \square \}$$

Arithmetische Befehle

[Register-direkte Addressing]

RISC V

Struktur: R(Register)-Format

$\langle f_8^3, \langle t, s \rangle^3, f_A^3, \langle d \rangle^5, \overbrace{0^7}^{O_A} \rangle$

$$O_A = '0M0011'$$

$A_1 := \{ ADD_0, SLL_1, SLT_2, SLTU_3, XOR_4, SRL_5, OR_6, AND_7 \}$

$\square := \{ \oplus, \odot, \triangleleft, \triangleright, \odot \circ, \odot \odot, \odot \odot \odot, \odot \odot \odot \odot \}$

$A_1' := \{ 000, 001, 010, 011, 100, 101, 110, 111 \}$

$A_2 := \{ SUB_0, SRA_3 \}$

$A_2' := \{ 000, 001 \}$

$\square_1 := \{ \neg, \Rightarrow \}$

Aritmetische Befehle

[register-direkte Adressierung]

RISC V

Verhalten: $\{O^i = O_A\} \triangleright \{(f_A \neq 0) \triangleright \{f_B = '0000000'\} \triangleright \{\langle d \rangle := \langle s \rangle \oplus \langle t \rangle\},$
 $\{f_B = '0100000'\} \triangleright \{\langle d \rangle := \langle s \rangle \oplus \langle t \rangle\}$

$(f_A = 0) \triangleright \{\langle s \rangle \langle t \rangle \triangleright \{\langle d \rangle := 1\} \wedge \{\langle d \rangle := 0\}\}$

Arithmetisch-logische Befehle:

[Absolute Addressing]

Struktur: I(mandat) - Format

$O^7 \{ \}$

RISCV

m = Shift amount

$O_I = '0010011'$

$I_1 < i^r, \langle s \rangle^5, f_8^3, \langle d \rangle^5, '0010011' >$

$I_2 < '0000001, m^5, \langle s \rangle^5, f^3, \langle d \rangle^5, '0010011' >$

$I_3 < '0100001, m^5, \langle s \rangle^5, f^3, \langle d \rangle^5, '0010011' >$

O^2

$I_1 := \{ addi, slli, srlti, xor, ori, andi \}$

$I_2 := \{ slli, srlti, srl, srai \}$

$I_3 := \{ srai \}$

$I' := \{ 000, 001, 010, 011, 100, 101, 110, 111 \}$

$D_L := \{ \oplus, \otimes, \odot, \odot \oplus, \odot \otimes \}$

$D_A := \{ \odot, \odot \oplus, \odot \otimes \}$

Avalonsoft - logische Befehle: I(immediate) - Format

Vorhalben:

$$\{(\text{D} = \text{D}_I) \triangleright \{(\text{D} \neq \text{D}) \triangleright \{\langle d \rangle := \langle s \rangle \square \{\pm; i_{42}\}\},$$
$$(\text{D} = \text{D}) \triangleright \{\langle s \rangle \square \{\pm; \emptyset\} \triangleright \{\langle d \rangle := (1? \circ)\},$$
$$(\text{D} = \text{D}) \triangleright \{(\text{;}^{\text{n}; \tau} = '0000000') \{\langle d \rangle := \langle s \rangle \square_L m\},$$
$$\{(\text{;}^{\text{n}; \tau} = '0100000') \{\langle d \rangle := \langle s \rangle \square_R m\}\}$$

Transport-Befehle: LOAD

RISCV

[Angabe - relative Addressing]

Struktur: I(mediane)-Format

{ ;¹², <s>⁵, f³, <d>⁵, 0 }_w

{ ; , <s>, f , <d>, '0000011' }

L = { ldb, lch, ldv, lbu, llu }

O_L := '0000011'

L' = { 000, 001, 010, 011, 100 }

D = { nop }

l = { 8, 16, 32, 8, 16 }

Vorhersagen: O_L ▷ { <d> := [<s> + { ± i }] }_{l[f]}

RISCV

Transport-Befehle : STORE

[register-relative Addressing]

Struktur: S(tarv)-Format

$$\{ i_A^7, \langle t, s \rangle^10, f_A^3, i_B^5, 0^7 \}_w$$

$$\{ i_A, \langle t, s \rangle, f_A, i_B, '0100011' \}$$

$$S := \{ s_L, s_H, s_V \}$$

$$O_S := '0100011'$$

$$S' := \{ 000, 001, 010 \}$$

$$Q := \{ \text{nop} \}$$

$$O_S \triangleright \{ [s] + \{ \pm [i_A | i_B] \} \}_{\ell[f]} := \langle t \rangle \quad \}$$

Vorher:

RISC V

Vervluchting (Bedingter Sprung)

[register-relative Addressing]

Struktur: SB-Format (Immediate)

$$\{ i^1, \langle s \rangle^5, F^3, \langle d \rangle^5, 1100111' \}$$

$$O_B = '1100111'$$

$$B := \{ beq, bne, blt, bge, bltu, bgeu \}$$

$$B' := \{ 000, 001, 010, 011, 100, 101 \}$$

$$\square := \{ =, \neq, \leq, \geq, \leq, \geq \}$$

Verhalten: $\{ (O^1 = O_B) \triangleright \{ (\langle s \rangle \square \langle d \rangle) \triangleright \{ \langle pc \rangle := \langle pc \rangle + \{ \pm i \} \} \} \}$

Unbedingte Sprünge (Unconditional jumps)

[register-relative Addressierung]

RISC V

Struktur: I(immediater) - Format:

$\{ i^1, \langle s \rangle^5, F^3, \langle d \rangle^5, O^7 \}_V$

$\{ i^1, \langle s \rangle^5, '000', \langle d \rangle^5, '1100111' \}$

$B := \{ ja|r \}$

jump and link register

$B' := \{$

$D := \{ \}$

$O_j = '1100111'$

- Format

Vorhahfen:

$$O_j > \{ \langle d \rangle := \langle pc + 4 \rangle; \langle pc \rangle := \langle s \rangle + \{ \pm i \} \}$$

Unbedingte Sprünge (Unconditional jumps)

[spurver-dividuale Adressierung]

RISCV

Struktur: U (unconditional) J (jmp)-Format:

$\{ i^{20}, \langle d \rangle, 0^7 \}_V$

$\{ i^{20}, \langle d \rangle^5, 11101111 \}$

$O_J = '110111'$

$B := \{ jal \}$

jump and link

$B' := \{ \}$

$D := \{ \}$

Verhalten:

$O_J > \{ \langle d \rangle := \langle pc + 4 \rangle; \langle pc \rangle := \{ \pm i \} \}$

Architektur: Befehlssatz RISC-V

Programmierkonventionen der Register-Daten

x0	z	zero constant	-
x1	v1	return address	caller
x2	sp	stack pointer	-
x3	gp	global pointer	-
x4	tp	thread pointer	callee
x5	t0-t2	temporaries	caller
x8	s0,fp	stack / frame pointer	caller
x9	s1	saved register	callee
x10-x11	a0-a1	args / function values	caller
x12-x13	a2-a7	args	callee
x18-x24	s2-s11	saved registers	callee
x29-x32	f1-f6	temporaries	callee

RISC-V

Befehlssatz-Architektur

Instruction Set Architecture
(ISA)

Microarchitektur

Versahlen

→ Struktur

Arithmetische Befehle [Register-direkte Adressierung]

RISC V

Verhalten: $\{O^t = O_A\} \triangleright \{(f_A \neq 0) \triangleright \{f_B = '0000000'\} \triangleright \{\langle d \rangle := \langle s \rangle \square_1 \langle t \rangle\},$
 $\{f_B = '0100000'\} \triangleright \{\langle d \rangle := \langle s \rangle \square_2 \langle t \rangle\},$
 $(f_A = 0) \triangleright \{\langle s \rangle \square \{\langle d \rangle :: 1\} ? \{\langle d \rangle :: 0\}\}$

Befehlszyklus: IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow \square) + 4$


ID: $O_A \triangleright \{f_B = '0000000'\} \triangleright \{\square := \square_1\},$
 $\{f_B = '0100000'\} \triangleright \{\square := \square_2\}, \text{ MARK := REGISTER}\}$

OF & EX: $\ll \gg := \langle s \rangle \square \langle t \rangle \quad (\langle s \rangle \square \langle t \rangle) \triangleright \{\ll \gg := \{0, 1\}\}$
MEM:

OS: $\langle d \rangle := \ll \gg$

Mikroarchitektur : R-Format

Autobusisch
Logisch



RISC V

Avalonmetropolis - logische Befehle: I(immediate) - Format

Vorhalben:

$$\{O = O_I\} \triangleright \{(\text{D} \neq \text{D}) \triangleright \{\langle d \rangle := \langle s \rangle \square \{\pm i_{42}\}\},$$
$$(\text{D} = \text{D}) \triangleright \{\langle s \rangle \square \{\pm i\}\} \triangleright \{\langle d \rangle := (1?0)\},$$
$$(\text{D} = \text{D}) \triangleright \{(\text{;}^n : \text{T} = '0000000') \{\langle d \rangle := \langle s \rangle \square_L m\}\},$$
$$\{(\text{;}^n : \text{T} = '0100000') \{\langle d \rangle := \langle s \rangle \square_R m\}\}$$

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \mapsto []) + 4$

ID: $(O = O_I) \triangleright \{M \times \text{Reg} = \text{IMMEDIATE}$
 $M \times \text{Reg} = \text{IMMEDIATE}\}$ $M \times T := \text{IMMEDIATE_T}\}$

OF & EX: $M \times \text{Reg} := SE$

$M \times \text{Reg} := SE$

$M \times \text{Reg} := M$

$$\ll \gg := \langle s \rangle \square \{\pm i\}, \quad (\langle s \rangle \ll i \gg) \triangleright \{ \ll \gg := \{ \begin{matrix} 0 \\ 1 \end{matrix} \}, \quad \ll \gg := \langle s \rangle \square S \}$$


MEM:

OS: $\langle d \rangle := \ll \gg$

Microarchitektur I-Format

Kontrollen:

ADDI



RISCV

Transport-Befehle : LOAD

[register-indirekte Adressierung]

Vorher:

$$O_L \triangleright \{ \langle d \rangle := [\langle s \rangle + \{ \pm ; \}]_{l_f} \}$$

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow IM[J]) + 4$

ID: $O_L \triangleright$


OF&EX: $\langle \langle x \rangle \rangle := \langle s \rangle + \{ \pm ; \}$

MEM: $\langle y \rangle := [\langle \langle x \rangle \rangle]_{l_f}$

OS: $\langle d \rangle := \langle y \rangle$

Microarchitektur I-Format

Load:



Transport-Befehle : STORE

RISCV

[register-relative Addressing]

Vorher: $O_s \triangleright \{[s] + \{ \pm(i_A | i_B) \}\} := [t]_l$

Befehlszyklus:

IF: $\langle pc \rangle := (\langle pc \rangle \rightarrow M[J]) + 4$

ID: $O_s \triangleright$

OF & EX: $\ll \gg := [s] + \{ \pm(i_A | i_B) \}$


MEM: $[\ll \gg] := t_{l(F_A)}$

OS: $\{\}$

Microarchitektonische S-Format

STORE

RISCV



RISC V

Vervluchting (Bedingter Sprung)

[register-relative Addressing]

Verhalten: $\{(O_1 = O_B) \triangleright \{ (\langle S \rangle \square \langle d \rangle) \triangleright \{\langle PC \rangle := \langle PC \rangle + \{ \pm i \} \}\}$

Befehlszyklus:

IF: $\langle PC \rangle := (\langle PC \rangle \rightarrow \text{IM}[]) + 4$

ID: $O_B \triangleright$


OF & EX: $\langle S \rangle \square \langle d \rangle, \ll \gg := \langle PC \rangle + \{ \pm i \}$

MEM: $\langle PC \rangle := \ll \gg$

OS: $\{ \}$

Microarchitekturen

RISC-V



Unbedingte Sprünge (Unconditional jumps)

[register-relative Addressierung]

RISC V

Struktur: I(immediater) - Format:

{ i¹², <s>⁵, F³, <d>⁵, O⁷ }_v

{ i¹², <s>⁵, '000', <d>⁵, '1100111' }

B := { ja|r }

jump and link register

- Format

B' := { }

D := {}

Vorhafen:

$$O_j \triangleright \{ <d> := <pc+4>; <pc> := <s> + \{ \pm i \} \}$$

Unbedingte Sprünge (Unconditional jumps)

[spurver-dividuale Adressierung]

RISCV

Struktur: U (unconditional) J (jmp)-Format:

$\{ i^{20}, \langle d \rangle, O^7 \}_V$

$\{ i^{20}, \langle d \rangle^5, 11101111 \}$

$O_J = '110111'$

$B := \{ jal \}$

jump and link

$B' := \{ \}$


$D := \{ \}$

Verhalten:

$O_J > \{ \langle d \rangle := \langle pc + 4 \rangle; \langle pc \rangle := \{ \pm i \} \}$

Microarchitektur

RISCV



Übersicht Befehlsformate

RISC V

R-Format: $\{ i_8^7, \langle t,s \rangle^{10}, f_A^3, \langle d \rangle^5, 1010011 \}$

Add, And

I-Format: $\{ i_8^7, \langle s \rangle^5, f_A^3, \langle d \rangle^5, 0010011 \}$

Addi, Ori

$\{ i_8^7, \langle s \rangle^5, f_A^3, \langle d \rangle^5, 0010011 \}$

Load

S-Format: $\{ i_8^7, \langle t,s \rangle^{10}, f_A^3, i_A^5, 0100011 \}$

Store

SB-Format: $\{ i_8^7, \langle t,s \rangle^{10}, f_A^3, i_A^5, 1100011 \}$

Branch

$\{ i^{20}, \langle s \rangle^5, 000 | \langle d \rangle^5, 1100111 \}$



Jump & Link Register

UJ-Format: $\{ i^{20}, \langle d \rangle^5, 1101111 \}$

Jump & Link


Befehlsdekompl.

RISC V



Microarchitektur

RISC-V



Steuwart

Multiplexer des Rechenwurkes:

MxPc Verzweigungsadresse in der Befehlszeile (PC)

Mxd Adressen freiwegbar (D) rückt ins Fließband

MxMi Multiplexer vor den Speicher (Memory k)

MxMo - II - Werte - II - (Memory Out)

AluOut Adresse für Dschoperationen

MxMt Konstante oder freies Quellregister (r) in die link RLU-Eingang

Lesen- und Schreiben Register & Dschregister

Rtrw Schreib / Lesen Registerdaten

Dtrw • '1' Speicher

Befehlssatzauflöcher

Befehlswörter

ISA - MIPS



ISA - RISC V

Mikroarchitekten

RISC - V

Data - Ausrichtung (Data Alignment)

Nulle | Null



Data - Ausrichtung (Data Alignment)

Byte - Reihenfolge (Endianness)

BigEndian "BigStück"

Adresse	Datum
...	0100
x	S
...	0101
x	A
...	0110
x	F
...	0110
x	B
...	:
...	:

: -4
S A F B 0
:
+4

LittleEndian "LittleStück"

Adresse	Datum
...	0100
x	B
...	0101
x	F
...	0110
x	A
...	0111
x	5

: -4
B F A S 0
:
+4