

DIM0109.0 Circuitos Lógicos

3^a Unidade

Atividade 3.1

2017.2

Descrição:

Enviar arquivo (PDF ou imagem) com o diagrama de blocos do projeto final (um único envio por grupo).

OBSERVAÇÕES:

- Identificar no diagrama todas as entradas, saídas e conexões dos blocos.
- Não é necessário, nessa atividade, envio de código VHDL, mas pode ser apresentado o código da entidade (ENTITY) de cada bloco.

IMPORTANTE:

- Valor desta atividade: 1,0 ponto na nota da 3ª unidade.
- Essa atividade deverá ser feita em dupla (se o projeto final da disciplina estiver sendo feito em dupla).

Datas e prazos:

• Envio (pelo SIGAA) do diagrama de blocos dos módulos do projeto final: ATÉ segunda, 27nov2017. 10h59