



基本指令流水线




取指令流水段

• 10: : lw \$1, 0x100(\$2)




回顾: 单周期处理器控制信号的生成



控制信号的传递


- 主控制单元在译码段(Reg/Dec)产生所有控制信号
 - Exec 段需要的控制信号,在一周期后使用
 - Mem 段需要的控制信号,在两周期后使用
 - Wr 段需要的控制信号,在三周期后使用




流水线各阶段所需的控制信号

- Ifecth (取指段): PC 不需要控制信号
- Dec/Reg (译码) 段不需要控制信号
 - ExtOp: 1-带符号位扩展; 0-无符号数,高位填零扩展
 - Jump: 是否跳转指令
- Exec (执行段)
 - ALUSrc: 1-来自于扩展器; 0-来自于 bus B
 - ALUOp: 用于控制ALU完成的功能
 - RegDst : 1- Rd; 0- Rt
- Mem (访存段)
 - MemWr: 1: 写, 0: 其他
 - Branch: 1:转移, 0:其他
- Wr (写回段)
 - MemtoReg: 1-数据存储器的输出; 0-ALU的输出
 - RegWr: 1: 写寄存器, 0:其他


转移指令如何设置PC



五阶段流水线的实现



五阶段流水线: 段寄存器





小结

- 五阶段流水线处理器的实现
- 控制信号逐级传递
- 各段寄存器中存储的内容

谢谢!

