Participación 5

La actividad se realizó en equipo, nos tocó programar la ALU con bloqueo y sin bloqueo. La asignación con bloqueo se ejecuta de forma secuencial, indicando que la siguiente instrucción no se ejecutará hasta que la asignación actual haya sido completada. Dentro del código, se puede observar con el signo de = solamente, mientras la que sin bloqueo utiliza <=. La asignación sin bloqueo se ejecuta de manera combinacional, significa que la variable no se actualiza inmediatamente, sino que se programa para actualizarse en el próximo ciclo de simulación.

ALU con Bloqueo:

```
C:\Users\1234\Documents\Trabajos Arqui\ALU\ALUB.v - Default ===
  Ln#
  1
      module AluB(
  2
  3
          input [31:0] A,
  4
           input [31:0] B,
          input CLK,
  5
          input [2:0] op,
  6
          output reg [31:0] Res,
  7
  8
           output reg Zflag
       H);
  9
  10
  11
      always @(posedge CLK) begin
  // Suma
  13
               3'b000: Res = A + B;
                                       // AND
  14
               3'b001: Res = A & B;
                                        // OR
  15
               3'b010: Res = A | B;
               3'b011: Res = A - B;  // Resta
3'b100: Res = A * B;  // Multiplicación
  16
  17
               3'bll1: Res = (A < B) ? 32'dl : 32'd0; // Ternaria
 18
  19
               default: Res = 32'd0;
  20
  21
          endcase
  22
  23
            Zflag = (Res == 32'd0) ? 1'b1 : 1'b0;
       end
  24
  25
  26
       endmodule
```

ALU sin Bloqueo:

```
C:\Users\1234\Documents\Trabajos Arqui\ALU\ALUNB.v - Default
Ln#
 1
     module AluNB(
 2
          input [31:0] A,
          input [31:0] B,
 4
          input CLK,
 5
          input [2:0] op,
 6
          output reg [31:0] Res,
 7
           output reg Zflag
      h);
 8
 9
10
    initial begin
          Res <= 32'd0;
11
12
           Zflag <= 1'b0;
      - end
13
14
15
    🛱 always @(posedge CLK or op) begin
16 🛱 case (op)
17
              3'b000: Res <= A + B;
18
              3'b001: Res <= A & B;
19
              3'b010: Res <= A | B;
20
              3'b011: Res <= A - B;
21
              3'b100: Res <= A * B;
22
              3'b101: Res <= (A < B) ? 32'd1 : 32'd0;
23
              default: Res <= 32'd0;
24
          endcase
25
26
          if (Res == 32'd0)
27
              Zflag <= 1'b1;
28
           else
29
              Zflag <= 1'b0;
     end
30
31
32
    endmodule
```

Testbench

```
C:\Users\1234\Documents\Trabajos Arqui\ALU\Testbench.v - Default =
 Ln#
       module ALU_TB();
             reg [31:0] ATB, BTB;
              reg CLKTB;
   3
   4
              reg [2:0] SELTB;
              wire [31:0] RTB_NB, RTB_B;
   5
              wire ZFLAGTB_NB, ZFLAGTB_B;
   6
   8
              // Instanciamos la ALU con bloqueo (ALUB)
   9
              \verb|AluB alu_b ( .A(ATB), .B(BTB), .op(SELTB), .Res(RTB_B), .CLK(CLKTB), .Zflag(ZFLAGTB_B)); \\
  10
  11
  12
              // Instanciamos la ALU sin bloqueo (ALUNB)
              AluNB alu_nb ( .A(ATB), .B(BTB), .op(SELTB), .Res(RTB_NB), .CLK(CLKTB), .Zflag(ZFLAGTB_NB));
  13
  14
  15
  16
              always #50 CLKTB = ~CLKTB;
  17
              initial begin
  18
       中
  19
                  CLKTB = 0; // Inicializa el reloj
                  ATB = 32'd300;
  20
                  BTB = 32'd100;
  21
  22
                  SELTB = 3'b000; #100; // Suma
SELTB = 3'b001; #100; // AND
  23
  24
                  SELTB = 3'b010; #100; // OR
SELTB = 3'b011; #100; // Resta
  25
  26
  27
                  SELTB = 3'bl00; #100; // Multiplicacion
  28
                  SELTB = 3'b101; #100; //Ternaria
  29
  30
  31
                  $stop;
             end
  32
        endmodule
  33
```

Wave

