# Participación 5

La actividad se realizó en equipo, nos tocó programar la ALU con bloqueo y sin bloqueo. La asignación con bloqueo se ejecuta de forma secuencial, indicando que la siguiente instrucción no se ejecutará hasta que la asignación actual haya sido completada. Dentro del código, se puede observar con el signo de = solamente, mientras la que sin bloqueo utiliza <=. La asignación sin bloqueo se ejecuta de manera combinacional, significa que la variable no se actualiza inmediatamente, sino que se programa para actualizarse en el próximo ciclo de simulación.

### **ALU con Bloqueo:**

```
C:\Users\1234\Documents\Trabajos Arqui\ALU\ALUB.v - Default * ===
  2
      module AluB(
  3
          input [31:0] A,
           input [31:0] B,
  4
           input CLK,
  5
           input [2:0] op,
  6
            output reg [31:0] Res,
  8
            output reg Zflag
       H);
  9
 10
      always @(posedge CLK) begin
 11
 12
     case (op)
                                          // Suma
 13
                3'b0000: Res = A + B;
 14
                3'b001: Res = A & B;
                                          // AND
 15
                3'b010: Res = A | B;
                                          // OR
 16
                3'b011: Res = A - B;
                                          // Resta
 17
                3'b100: Res = A * B;
                                          // Multiplicación
                3'blll: Res = (A < B) ? 32'dl : 32'd0; // Ternaria
 18
 19
 20
                default: Res = 32'd0;
 21
            endcase
 22
 23
            Zflag = (Res == 32'd0) ? 1'b1 : 1'b0;
       - end
 24
 25
       - endmodule
 26
 27
```

## **ALU sin Bloqueo:**

```
C:\Users\1234\Documents\Trabajos Arqui\ALU\ALUNB.v - Default
 Ln#
  1
      module ALUNB(
  2
           input [31:0] A,
  3
            input [31:0] B,
  4
           input CLK,
  5
            input [2:0] op,
  6
            output reg [31:0] Res,
  7
            output reg Zflag
  8
      h);
  9
 10
      initial begin
 11
           Res = 32'd0;
 12
            Zflag = 1'b0;
 13
       - end
 14
 15
     always @(posedge CLK or op) begin
           case (op)
 16
 17
                3'b0000: Res = A + B;
 18
                3'b001: Res = A & B;
 19
                3'b010: Res = A | B;
 20
                3'b011: Res = A - B;
 21
               3'b100: Res = A * B;
 22
                3'b101: Res = (A < B) ? 32'd1 : 32'd0;
 23
                default: Res = 32'd0;
 24
           endcase
 25
 26
            if (Res == 32'd0)
 27
                Zflag <= 1'bl;
 28
            else
 29
                Zflag <= 1'b0;
      end
 30
 31
 32
        endmodule
```

### **Testbench**

```
C:/Users/1234/Documents/Trabajos Arqui/ALU/Testbench.v (/ALU_TB) - Default ==
  Ln#
        module ALU_TB();
   1
               reg [31:0] ATB, BTB;
    3
               reg CLKTB;
               reg [2:0] SELTB;
               wire [31:0] RTB NB, RTB B;
    5
    6
               wire ZFLAGTB_NB, ZFLAGTB_B;
    8
               // Instanciamos la ALU con bloqueo (ALUB)
               AluB alu_b ( .A(ATB), .B(BTB), .op(SELTB), .Res(RTB_B), .CLK(CLKTB), .Zflag(ZFLAGTB_B));
  10
  11
               // Instanciamos la ALU sin bloqueo (ALUNB)
  12
  13
               AluNB alu_nb ( .A(ATB), .B(BTB), .op(SELTB), .Res(RTB_NB), .CLK(CLKTB), .Zflag(ZFLAGTB_NB));
  14
  15
               always #50 CLKTB = ~CLKTB;
  16
  17
  18
               initial begin
                   CLKTB = 0; // Inicializa el reloj
  19
                    ATB = 32'd300;
BTB = 32'd100;
  20
  21
  22
  23
                    // Pruebas con diferentes operaciones
                    SELTB = 3'b000; #100; // Suma
  24
                    SELTB = 3'b001; #100; // AND

SELTB = 3'b010; #100; // OR

SELTB = 3'b011; #100; // Resta

SELTB = 3'b100; #100; // MultiplicaciÃ'n

SELTB = 3'b101; #100; //Ternaria
  25
  26
  27
  28
  29
  30
  31
  32 🔷
                    $stop;
  33
               end
         endmodule
  34
```

### Wave

