

Diseño Digital



División: Ingeniería Eléctrica Departamento: Electrónica

Proyecto Final Caja Fuerte

Profesor: M.I Ricardo Mota Marzano

Semestre 2022-2

Nombre completo del alumno	Firma
Mendiola Lobera Eduardo	
Roa López Jonathan Raúl	
Fecha de entrega: 06/Junio/2022	Grupo: 02

Objetivo general:

Desarrollar un proyecto final en el que se apliquen de forma práctica los conceptos abordados en el curso.

Planteamiento del problema

Desarrollar una caja fuerte con un conteo interno de errores, al tener 3 errores el sistema emite una alarma que solo puede ser desactivada con un botón de reset. Al ingresar la combinación correcta se abre la caja fuerte emitiendo una señal de apertura.

Desarrollo




Figura 1. Caja Negra de la caja de seguridad

Primero se planteó nuestra entidad de la caja de seguridad. Para las entradas se tienen las variables S, R, X que son los botones que controlan al primer, segundo y tercer display respectivamente. Además de también nuestro reloj CLK y el botón de reset que reinicia el sistema en caso de exceder el número de intentos.

Para las salidas se tienen los 7 segmentos de los displays, el buzzer que indica la alarma cuando se excedió el número de errores y el led de apertura que indica que la clave ingresada es la correcta.

Una vez definidas nuestras salidas y entradas procedimos a hacer nuestro análisis desde el máximo nivel de abstracción. Para el desarrollo de esta caja fuerte utilizamos el diseño de tres contadores con la implementación de FF-JK que irán cambiando según el botón que se seleccione y del tiempo que se deje presionado, para ello procedimos a realizar el diseño de los contadores utilizando una máquina de estados, que se realizó como se observa en la figura 2:




Figura 2. Diagrama de estados de los contadores

Procedente a la máquina de estados se realizó la tabla de transición junto a la de excitación correspondiente a los Flip - Flop JK, en la figura 3 podemos ver dicho procedimiento.

9, 500000 0000 0000 0000 0000 0000 0000	K * 1 0
---	---------

Figura 3. Tablas de transición y excitación

Ya que se desarrollaron ambas tablas solo queda utilizar mapas de Karnaugh para obtener las conexiones en cada flip flop según sea el caso, dicho procedimiento se muestra en la figura 4.

Para J	5.				\			
500 00 C	000	001	011	010	110	111	101/100	
00	0	0	0	0	0	0	00	
01		0	0	0		0	90	
))	*	*	*	* (*	*	* *	
10	*	1	*	1	΄, γ	Ţ		
_								
$\sqrt{3} = ($	22Q, 1	2,5						

r- our u.	(3							
030° 0002	000	001	[011	010	110		101	100
0 0	*	×	*	X	*	*	K	*
01	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	*	<i>*</i>	*	*	*	*	*
	*	*	*	*	* /	X	1 * /	米
()	0	0	J		*/	×	¥	X
J	· · · · · · · · · · · · · · · · · · ·	· ·						
13 = d	5						,	

Para Jz:

			1				1	
Q3 Q2 Q0 S								
00) *	0	<i>(</i> /*	O 米	*	<i>O</i> *	○ *	*
1 /	*	*	*	*	ll l	米	*	*
10	0		0	0	*	¥	*	*

 $J_2 = Q_1 Q_0 S$

Para Ki

	I	1						١
a302,005	000							100
00	*	*	×	X	/K	×	*	*
0 1	*	0	0	0		0	0	-
1	*	*	*	*	*	*	*	*
10	*	*	¥	A		*	*	, \ *

 $k_2 = Q_1 Q_0 \overline{S}$

Para J.

Q3 Q2 (4)	000								
00	0	0	0		*	*	*	X	
1 0	*	* 0	*	*	*	*	*	X	_
ı	'								

 $J_1 = \overline{Q_3} Q_0 \overline{S}$

Para Ki

03 Q5/6 Z	000	00 1	011	010	110	111) 0 1	100
00	*	*	X	X	1	0	0	J
0 /	太	*		, , , , , , , , , , , , , , , , , , ,	'			
))	*	*	*	*	*	*	*	*
10	*	*	¥	X	*	*	*	*

K, = Q05

Para Jo 001/011/010 \bigcirc Jo = Q 5 000 001 011 010 110 111

Figura 4. Mapas de karnaugh

Este contador se diseñó para un solo display, ya que, se utilizaran tres de ellos, el proceso es el mismo para los otros dos restantes. Posteriormente para comprobar que el valor ingresado es el correcto, se diseñó un secuenciador mediante compuertas para cada salida Q del contador, el cual tendrán como salidas 1 cuando

la combinación es correcta. El armado en Quartus II se observa en la figura 5, figura 6 y figura 7:




Figura 5. Primer contador con secuenciador

Los contadores tienen una frecuencia de 1 Hz.




Figura 6. Segundo contador con secuenciador.




Figura 7. Tercer contador con secuenciador.

A continuación utilizamos multiplexaje para los displays, primero se utilizó un divisor de frecuencia a 100 Hz para poder multiplexar bien los displays. El programa se encuentra descrito en la figura 8:

```
LIBRARY IEEE;
1
     USE IEEE.STD LOGIC 1164.ALL;
2
3
    ENTITY DIV FREC IS
 4
5
    PORT (CLK: IN STD LOGIC;
             DIVF: OUT STD LOGIC;
 6
7
             DIVF2: OUT STD LOGIC);
8
9
     END ENTITY;
10 ■--Para la frecuencia de 1 Hz
     --Hay que contar (50,000,000)/2*1 (1/s) = 25,000,000
11
    --La mitad de ellos en "1" (12,500,000) y la otra mitad en "0"
12
     --Para la frecuencia de 30 Hz
13
     --Hay que contar (50,000,000)/2*100 (1/s) = 250,000
14
    --La mitad de ellos en "l" (125,000) y la otra mitad en "0"
15
16
17 MARCHITECTURE CLOCK OF DIV FREC IS
    SIGNAL AUX1: INTEGER RANGE 0 TO 25000000;
18
19
     SIGNAL AUXID: STD LOGIC:
     SIGNAL AUX2: INTEGER RANGE 0 TO 250000;
20
21
    SIGNAL AUX2D: STD LOGIC;
22 BEGIN
        PROCESS (CLK)
23
   24
         BEGIN
25 ■
             IF RISING EDGE (CLK) THEN
26 ■
                 IF AUX1=24999999 THEN
27
                    AUX1D<=NOT AUX1D;
28
                    AUX1<=0;
29
   ELSE
30
                    AUX1<=AUX1+1;
31
                    END IF:
32
                 END IF:
             END PROCESS;
33
34
                 DIVF<=AUX1D;
35 ■ PROCESS (CLK)
        BEGIN
36
             IF RISING EDGE(CLK) THEN
37 ■
38
                 IF AUX2=124999 THEN
39
                    AUX2D<=NOT AUX2D;
40
                    AUX2<=0;
41
    ELSE
42
                    AUX2<=AUX2+1;
43
                    END IF:
44
                 END IF:
45
             END PROCESS:
46
                 DIVF2<=AUX2D;
    END CLOCK;
47
```

Figura 8. Código en VHDL del divisor de frecuencia.

Para el proceso de multiplexado se utilizaron cuatro multiplexores 4 a 1, donde los bits menos significativos se agregarán a un multiplexor y así sucesivamente hasta llegar al bit más significativo, mostrandose en la figura 9:




Figura 9. Multiplexaje de las salidas de los contadores

Cabe recalcar que las entradas de los multiplexores (selectores) son las salidas de los contadores que van a 100Hz. Este contador se encuentra mostrados en la figura 10:




Figura 10. Contador para las entradas de selección

Posteriormente las salidas de cada multiplexor se conectan al decodificador BCD a 7 segmentos y también las selecciones se conectan al decodificador 2 a 4 para los habilitadores del display.





Figura 11. Multiplexaje de Display

Para que nuestra caja de seguridad funcione se necesita un botón que ingrese la clave al sistema. Para eso se utilizaron las salidas de cada secuenciador de cada contador, llevándolas a una AND, donde cuando todas las salidas sean uno, es decir, la contraseña es correcta, al ingresar a la AND de apertura, se tendrá uno igualmente dando como resultado la apertura. Si es cero, es decir, cuando no es correcta la contraseña, se ingresará a un secuenciador de errores, donde al llegar a 3 errores se detiene el funcionamiento del sistema. El contador de errores se explica en la figura 12:

contador de errores



	Ed	(0-Sig	Sex /	ida	
Elo Pr	O	l	0	1	E=00
Eo	3	٤٥	0	0	$\varepsilon_1 = 0$
د ا	Ez	ا کے	0	0	$\epsilon_z = 1$
£ 2		€2			$\mathcal{E}_3 = 10$
€3		€3			

	εDo	JP		E DO	SI	6	SA	اركم
				0			0	(
	Q,	Q o	Q.	Q o	Q ₁	Qo		
J.	0	0	0	T	0	0	0	0
EI	0	1			0	1	0	0
€ z	1	i		0	1		0	0
€3	1	0	10	0	(0		10




Figura 12. Contador de Errores

La AND de apertura y el secuenciador de errores armados en quartus se observan en la figura 13:




Figura 13. Implementación en Quartus

El reloj de nuestro secuenciador es el botón que ingresa la contraseña, es decir, Z.

Finalmente para poder detener el funcionamiento del sistema, la salida V del secuenciador de errores se manda a una nand para que junto a VCC de un cero y se mande al clear de los flip-flops para que se mantenga en cero, hasta que se presione el botón de reinicio, que en este caso, es el mismo de la tarjeta. Se utilizó una nand debido a que el clear de los flip-flops está negado.

La nand para detener el funcionamiento del sistema se observa en la figura 5.

Resultados

En cuanto a los resultados, el funcionamiento del sistema es correcto ya que abre al ingresar la clave correcta y si se ingresa una clave incorrecta 3 veces este si emite una señal de alerta conectada directamente al buzzer de la tarjeta, esto también hace que el diseño se detenga hasta que se haga reset del circuito en sí.

En cuanto a los errores obtuvimos dos en general, el primero fue que nuestro tercer display por alguna razón no marcaba los números que deseábamos, sin embargo, el funcionamiento en esa parte del display era correcto. El segundo error fue que el botón de reset no funcionó y el sistema se quedaba con su alarma siempre hasta que se apagara la tarjeta.

La lógica utilizada para este diseño era negada debido a que nuestra tarjeta se maneja de esa manera, principalmente para los botones, los displays y los leds.

Conclusiones

El desarrollo de este proyecto nos ayudó de forma práctica para la materia de diseño digital ya que se implementaron todas las cosas vistas en el curso, desde compuertas lógicas y mapas de Karnaugh, así como tambíen la implementación de decodificadores, multiplexores, contadores y flip flop según fuera el caso, prácticamente unimos todo lo visto en clase para obtener un proyecto más completo y con una operación más aplicable para la vida real.

En cuanto a las conclusiones en base a los resultados, podemos mencionar que para mejorar nuestro proyecto sería necesaria la correcta implementación del botón que resetea todo el programa y buscar de manera más minuciosa porque no funciona el display como debe ser.

Para mejorar el funcionamiento para un mejor proyecto y sea más accesible para el usuario solo se buscaría aumentar la frecuencia de los botones y que se muevan de manera más rápida.