

Instituto de Computação UNIVERSIDADE ESTADUAL DE CAMPINAS



Organização Básica de computadores e linguagem de montagem

Interrupções

Prof. Edson Borin


https://www.ic.unicamp.br/~edson

Institute of Computing - UNICAMP

Agenda


- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V


- Alguns eventos que ocorrem em periféricos exigem a atenção imediata da CPU.
- Para ilustrar este conceito, considere o seguinte sistema computacional:




Quando uma tecla é pressionada, o Keypad Controller registra o código da tecla no Data Reg.


correm em periféricos liata da CPU. eito, considere o seguinte









Estratégia: Assim que uma tecla for pressionada, fazer a CPU copiar o valor do Keypad Controller para um buffer na memória principal.




Estratégia: Assim que uma tecla for pressionada, fazer a CPU copiar o valor do Keypad Controller para um buffer na memória principal.




Estratégia: Assim que uma tecla for pressionada, fazer a CPU copiar o valor do Keypad Controller para um buffer na memória principal.



Estratégia: Assim que uma tecla for pressionada, fazer a CPU copiar o valor do Keypad Controller para um buffer na memória principal.



Estratégia: Assim que uma tecla for pressionada, fazer a CPU copiar o valor do Keypad Controller para um buffer na memória principal.



Importante: A atenção da CPU deve ser direcionada para tratar o evento do periférico.

Duas abordagens:

- Polling
- Interrupções Externas

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V

Polling

Polling é um método no qual o programa é projetado para checar os periféricos periodicamente.

Tratamento de periféricos com polling

Polling

Polling é um método no qual o programa é projetado para checar os periféricos periodicamente.

Exemplo com o teclado numérico

```
Algorithm 4: Handling the keypad with polling.
```

```
1 while True do2 | if keypadPressed() then3 | k \leftarrow getKey();4 | pushKeyOnQueue(k);5 | end6 | Compute();7 end
```

Polling

Polling é um método no qual o programa é projetado para checar os periféricos periodicamente.

• Exemplo com o teclado numérico

Algorithm 4: Handling the keypad with polling.

```
1 while True do2 | if keypadPressed() then3 | k \leftarrow getKey();4 | pushKeyOnQueue(k);5 | end6 | Compute();7 end
```


Quantidade de trabalho realizado pela rotina Compute() afeta a frequência com que a CPU verifica o teclado!

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V

- Interrupções Externas são sinais enviados por dispositivos externos à CPU (periféricos) para informar que eles precisam de atenção!
- Exemplo:
 - Quando o teclado é pressionado, o controlador do teclado envia um sinal de interrupção para a CPU;
 - A CPU pára o que está fazendo para atender o teclado;
 - Após tratar a interrupção (p.ex: ler o dado do periférico), a CPU continua com o que estava fazendo.

 Interrupções Externas são sinais enviados por dispositivos externos à CPU (periféricos) para informar que eles precisam de atenção!



A CPU pára o que está fazendo para atender o teclado;

 O que acontece com o programa que estava sendo executado pela CPU?

A CPU pára o que está fazendo para atender o teclado;

 O que acontece com o programa que estava sendo executado pela CPU?

```
# programa faça algo útil 1000 vezes
main:
   li a4, 1000
loop:
   jal algo_util
   addi a4, a4, -1
   bnez a4, loop
   ...
```

A CPU pára o que está fazendo para atender o teclado;

 O que acontece com o programa que estava sendo executado pela CPU?

```
# programa faça algo útil 1000 vezes
main:
    li a4, 1000
loop:
    jal algo_util
    addi a4, a4, -1
    bnez a4, loop
    ...
    Interrupção
```

A CPU pára o que está fazendo para atender o teclado;

- O que acontece com o programa que estava sendo executado pela CPU?
 - Antes de tratar a interrupção, é importante salvar todo o "contexto" do programa que está executando
 - Ex: Valores em registradores, preservar a pilha do programa, ...

```
# programa faça algo útil 1000 vezes
main:
 li a4, 1000
loop:
 jal algo util
 addi a4, a4, -1
 bnez a4, loop
int service routine:
  # salva contexto
  # trata a interrupção
  # restaura o contexto
```

```
# programa faça algo útil 1000 vezes
main:
                          Interrupção acontece
 li a4, 1000
loop:
  jal algo_util
 addi a4, a4, -1
 bnez a4, loop
int service routine:
  # salva contexto
  # trata a interrupção
  # restaura o contexto
```

```
# programa faça algo útil 1000 vezes
main:
                          Interrupção acontece
  li a4, 1000
loop:
                             Fluxo de controle é
  jal algo_util
                          desviado para a ISR
  addi a4, a4, -1
  bnez a4, loop
int service routine:
    salva contexto
  # trata a interrupção
  # restaura o contexto
```

```
# programa faça algo útil 1000 vezes
main:
  li a4, 1000
loop:
  jal algo_util
  addi a4, a4, -1
  bnez a4, loop
int service routine:
```

salva contexto

trata a interrupção

restaura o contexto

- Interrupção acontece
- Fluxo de controle é desviado para a ISR

ISR, ou interrupt service routine, é a rotina que trata a interrupção!

```
# programa faça algo útil 1000 vezes
main:
                          Interrupção acontece
  li a4, 1000
loop:
                             Fluxo de controle é
  jal algo_util
                             desviado para a ISR
  addi a4, a4, -1
  bnez a4, loop
                          3 Contexto é salvo
int service routine:
   3 salva contexto
  # trata a interrupção
  # restaura o contexto
```

```
# programa faça algo útil 1000 vezes
main:
                          Interrupção acontece
  li a4, 1000
loop:
                             Fluxo de controle é
  jal algo util
                          desviado para a ISR
  addi a4, a4, -1
  bnez a4, loop
                          3 Contexto é salvo
                          4 A interrupção é tratada
int service routine:
   3 salva contexto
   4 trata a interrupção
    restaura o contexto
```

```
# programa faça algo útil 1000 vezes
main:
                          Interrupção acontece
 li a4, 1000
loop:
                            Fluxo de controle é
 jal algo util
                         desviado para a ISR
 addi a4, a4, -1
 bnez a4, loop
                         3 Contexto é salvo
                         4 A interrupção é tratada
int service routine:
  3 salva contexto
                          5 Contexto é recuperado
  4 trata a interrupção
  restaura o contexto
```

Detectando interrupções externas

- A CPU contém um ou mais pinos de entrada para receber sinais de interrupção.
- A unidade de controle da CPU monitora estes pinos. Exemplo:

Detectando interrupções externas

- A CPU contém um ou mais pinos de entrada para receber sinais de interrupção.
- A unidade de controle da CPU monitora estes pinos. Exemplo:

```
1 while True do
       // Check for interrupts
       if (interrupt_pin = '1') and (interrupts_enabled = '1') then
          // Invoke the ISR
          SAVED_PC \leftarrow PC;
          PC \leftarrow ISR\_ADDRESS;
 6
          interrupts_enabled \leftarrow '0';
      end
       // Fetch instruction and update PC
       IR \leftarrow MainMemory[PC];
10
      PC \leftarrow PC+4;
11
       ExecuteInstruction(IR);
12
13 end
```

- O sistema pode conter diversos periféricos que geram interrupções.
 - Cada um tem sua própria ISR
- Como (i) determinar qual periférico interrompeu a
 CPU e (ii) invocar a rotina de tratamento adequada?

- O sistema pode conter diversos periféricos que geram interrupções.
 - Cada um tem sua própria ISR
- Como (i) determinar qual periférico interrompeu a
 CPU e (ii) invocar a rotina de tratamento adequada?
 - Existem diversas abordagens.
 - Discutiremos 3 abordagens:
 - SW-only
 - HW/SW
 - HW-only

Abordagem **SW-only**

- A CPU invoca uma ISR genérica, que é responsável por (i) determinar qual periférico interrompeu a CPU e (ii) invocar a rotina de tratamento adequada.
- Como não tem suporte de HW, a ISR genérica interage com os periféricos para determinar qual periférico interrompeu a CPU
- Vantagem:
 - Simplifica o projeto do HW da CPU
- Desvantagem:
 - Desempenho do mecanismo de interrupções pode ser muito ruim (principalmente se houver muitos periféricos e se alguns deles forem lentos!)

Abordagem **SW-only**

Exemplo de implementação da lógica de controle da CPU

```
1 while True do
       // Check for interrupts
       if (interrupt_pin = '1') and (interrupts_enabled = '1') then
 3
          // Invoke the ISR
 4
          SAVED_PC \leftarrow PC;
 5
          PC \leftarrow ISR\_ADDRESS;
 6
           interrupts_enabled \leftarrow '0';
 7
       end
 8
       // Fetch instruction and update PC
       IR \leftarrow MainMemory[PC];
10
       PC \leftarrow PC+4;
11
       ExecuteInstruction(IR);
12
13 end
```

Abordagem HW/SW

- A CPU invoca uma ISR genérica, que é responsável por (i) determinar qual periférico interrompeu a CPU e (ii) invocar a rotina de tratamento adequada.
- O HW provê um suporte para a ISR genérica descobrir qual periférico interrompeu a CPU
 - P.ex: Escreve um número que identifica o periférico em um registrador
- Vantagem:
 - Desempenho do mecanismo de interrupções não depende do número de periféricos nem da velocidade deles.
- Desvantagem:
 - O HW da CPU precisa incluir mais funcionalidades

Abordagem **HW/SW**

Exemplo de implementação da lógica de controle da CPU

```
1 while True do
       // Check for interrupts
       if (interrupt_pin = '1') and (interrupts_enabled = '1') then
 3
           // Invoke the ISR
 4
           SAVED_PC \leftarrow PC;
 5
          INT\_CAUSE \leftarrow Peripheral ID ;
 6
          PC \leftarrow ISR\_ADDRESS;
           interrupts_enabled \leftarrow '0';
       end
 9
       // Fetch instruction and update PC
10
       IR \leftarrow MainMemory[PC];
11
       PC \leftarrow PC+4;
12
       ExecuteInstruction(IR);
13
14 end
```

Abordagem **HW-only**

- A CPU determina a causa da interrupção e invoca a ISR adequada automaticamente.
 - A ISR é invocada com a ajuda de uma tabela que é armazenada na memória principal (interrupt vector table)
- Vantagem:
 - Melhor desempenho entre as abordagens.
- Desvantagem:
 - o O HW da CPU se torna mais complexo.

Abordagem **HW-only**

Exemplo de implementação da lógica de controle da CPU


```
1 while True do
      // Check for interrupts
      if (interrupt_pin = '1') and (interrupts_enabled = '1') then
 3
          // Save the previous PC
          SAVED\_PC \leftarrow PC;
 5
             Retrieve the ISR address from the interrupt vector table and set PC
 6
          PC \leftarrow MainMemory[INT\_TABLE\_BASE + INTERRUPT\_ID \times 4];
          interrupts_enabled \leftarrow '0';
      end
      // Fetch instruction and update PC
10
      IR \leftarrow MainMemory[PC];
11
      PC \leftarrow PC+4;
12
      ExecuteInstruction(IR);
13
14 end
```

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V
 - Control and Status Registers (CSRs)
 - Fluxo de tratamento de interrupções na CPU
 - Implementação de ISRs
 - Configuração do mecanismo de interrupções

Além dos registradores de propósito geral (x0-x31), a ISA do RISC-V contém um conjunto de registradores especiais chamados *Control and Status Registers* (CSR).

- Permite que o software configure/controle a CPU e expõem estados internos da CPU para o software.
- No RV32 os CSRs possuem 32 bits.
- Exemplo: mstatus



Leitura e escritas nos CSRs são realizadas com instruções especiais: csrr, csrw, csrw.

Exemplo I: copiar o conteúdo do CSR mstatus para t0.

```
csrr t0, mstatus
```

• Exemplo 2: copiar o conteúdo em t0 para o CSR mstatus.


```
csrw mstatus, t0
```

• Exemplo 3: trocar o conteúdo de t0 com o conteúdo do CSR mscratch.

```
csrrw t0, mscratch, t0
```

Alguns CSRs são organizados em campos.

• Exemplo: mstatus




- Notação: mstatus.MIE = Campo MIE (bit 3) do registrador mstatus.
- Escrever 'l' em mstatus.MIE:

```
csrr t0, mstatus
ori t0, t0, 0x8
csrw mstatus, t0
```

li t0, 0x8
csrs mstatus, t0

Alguns CSRs são organizados em campos.

• Exemplo: mstatus




- Notação: mstatus.MIE = Campo MIE (bit 3) do registrador mstatus.
- Escrever '0' em mstatus.MIE:

```
csrr t0, mstatus
li t1, ~0x8
and t0, t0, t1
csrw mstatus, t0
```

```
li t0, 0x8
csrc mstatus, t0
```

Alguns CSRs são organizados em campos.

Exemplo: mstatus



 Notação: mstatus.MIE = Campo MIE (bit 3) do registrador mstatus

 $\sim 0 \times 8 = 0 \times FFFFFFFF7$

• Escrever '0' em mst

```
csrr t0, mstatus
li t1, ~0x8
and t0, t0, t1
csrw mstatus, t0
```

li t0, 0x8
csrc mstatus, t0

- mstatus: campos MIE, MPIE, e MPP
 - mstatus.MIE (bit 3): Habilita (1) ou desabilita (0) o tratamento de interrupções pela CPU. Ele é automaticamente setado com 0 quando a CPU trata uma interrupção.
 - mstatus.MPIE (bit 7): Salva o valor anterior de mstatus.MIE quando uma interrupção é tratada pela CPU.
 - mstatus.MPP (bits II-I2): Quando uma interrupção ocorre, o modo de operação pode ser modificado. Neste caso, o modo anterior é salvo neste campo.

- mcause: campos INTERRUPT e EXCCODE
 - mcause.INTERRUPT (bit 31): indica se a interrupção foi causada por uma interrupção (1) or por uma exceção (0).
 - mcause. EXCCODE (bits 0-30): indica a causa da interrupção. Interrupções externas são indicadas com o valor 0xB neste campo.

- mtvec: campos MODE e BASE
 - mtvec.BASE (bits 2-31): contém um endereço que será utilizado para invocar a ISR.
 - o mtvec.MODE (bits 0-1): indica a forma de se identificar o endereço da ISR.
 - Direct mode (MODE = 00): O endereço da ISR é determinado diretamente pelo valor em mtvec.BASE.
 - Vectored mode (MODE = 01): O endereço da ISR é determinado pela expressão mtvec.BASE + (4 x mcause.EXCCODE)

- mie: campo MEIE
 - o mie.MEIE (bit 11): habilita (1) ou desabilita (0) o tratamento de interrupções externas pela CPU.
- mip: campo MEIP

CSRs ligados ao mecanismo de interrupções externas no modo Machine.

 mepc: quando uma interrupção ocorre, a CPU salva o valor do registrador PC em mepc antes de setar PC com o endereço da ISR.

- mscratch: é um registrador auxiliar que pode ser usado para facilitar a implementação da ISR.
 - Discutiremos como utilizá-lo para salvar e recuperar o contexto.

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V
 - Control and Status Registers (CSRs)
 - Fluxo de tratamento de interrupções na CPU
 - Implementação de ISRs
 - Configuração do mecanismo de interrupções

```
repita
    IR <= MainMemory[PC]
    PC <= PC + 4
    ExecuteInstruction(IR)</pre>
```

```
repita
  se mstatus.MIE = `1' então
    se mip.MEIP = `1' e mie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
      mepc <= pc
      mcause.INTERRUPT <= `1'
      mcause.EXCCODE <= `0xB'
      se mtvec.MODE = '0' então
       | PC <= mtvec.BASE
      senão
       | PC <= mtvec.BASE + (4 x mcause.EXCCODE)
  IR <= MainMemory[PC]</pre>
 PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = `1' então
    se mip.MEIP = `1' e mpie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
      mepc <= pc
      mcause.interrupt <= `1'</pre>
      mcause.EXCCODE <= `0xB'</pre>
      se mtvec.MODE = '0' então
       | PC <= mtvec.BASE
      senão
       | PC <= mtvec.BASE + (4 x mcause.EXCCODE)
  IR <= MainMemory[PC]</pre>
  PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = 1' então
    se mip.MEIP = '1' e mpie.MEIE = '1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
      mepc <= pc
      mcause.interrupt <= `1'</pre>
      mcause.EXCCODE <= `0xB'</pre>
      se mtvec.MODE = '0' então
       | PC <= mtvec.BASE
      senão
       | PC <= mtvec.BASE + (4 x mcause.EXCCODE)
  IR <= MainMemory[PC]</pre>
  PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = `1' então
    se mip.MEIP = `1' e mpie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'</pre>
                                         Salva parte do
      mepc <= pc
                                            contexto!
      mcause.interrupt <= `1'</pre>
      mcause.EXCCODE <= `0xB'</pre>
      se mtvec.MODE = '0' então
        PC <= mtvec.BASE
      senão
        PC <= mtvec.BASE + (4 x mcause.EXCCODE)
  IR <= MainMemory[PC]</pre>
  PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = 1' então
    se mip.MEIP = `1' e mpie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
      mepc <= pc
                                      Registra a causa da
      mcause.interrupt <= `1'</pre>
                                          interrupção
      mcause.EXCCODE <= `0xB'</pre>
      se mtvec.MODE = '0' então
        PC <= mtvec.BASE
      senão
        PC <= mtvec.BASE + (4 x mcause.EXCCODE)
  IR <= MainMemory[PC]</pre>
  PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = 1' então
    se mip.MEIP = `1' e mpie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
      mepc <= pc
      mcause.interrupt <= `1'</pre>
      mcause.EXCCODE <= `0xB'</pre>
      se mtvec.MODE = '0' então
                                      Escreve o endereço
       PC <= mtvec.BASE
                                         da ISR em PC
      senão
        PC <= mtvec.BASE + (4 x mcause.EXCCODE)</pre>
  IR <= MainMemory[PC]</pre>
  PC <= PC + 4
 ExecuteInstruction(IR)
```

```
repita
  se mstatus.MIE = `1' então
    se mip.MEIP = `1' e mpie.MEIE = `1' então
      mstatus.MPIE <= mstatus.MIE</pre>
      mstatus.MIE <= `0'
                                       Prossegue com o
      mepc <= pc
      mcause.interrupt <= `1'</pre>
                                        ciclo normal de
      mcause.EXCCODE <= `0xB'</pre>
                                         execução de
      se mtvec.MODE = '0' então
                                          instruções.
        PC <= mtvec.BASE
      senão
        PC <= mtvec.BASE
                              (4 x mcause.EXCCODE)
  IR <= MainMemory[PC] /</pre>
  PC \leq PC + 4
  ExecuteInstruction(IR)
```

- Parte do contexto já foi salvo automaticamente pela CPU (Ex: PC e mstatus.MIE)
- O restante deve ser salvo pela ISR!

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V
 - Control and Status Registers (CSRs)
 - Fluxo de tratamento de interrupções na CPU
 - Implementação de ISRs
 - Configuração do mecanismo de interrupções

Exemplo de código com uma ISR (main_isr):

```
# Main Interrupt Service Routine
main isr:
 # Salva contexto
 # Trata interrupção
 # Recupera contexto
# Configuração do sistema durante a operação de reset
start:
 # Registrar a ISR
  la t0, main_isr # Grava o endereço da ISR principal
  csrw mtvec, t0 # no registrador mtvec
```

No início da rotina de tratamento de interrupção:

- O valor do PC anterior foi salvo em MEPC;
- No entanto, os registradores x1 a x31
 possuem valores do programa que estava
 executando e também devem ser preservados!
- Onde salvar estes valores?

No início da rotina de tratamento de interrupção:

- O valor do PC anterior foi salvo em MEPC;
- No entanto, os registradores x1 a x31
 possuem valores do programa que estava
 executando e também devem ser preservados!
- Onde salvar estes valores? Na memória!

No início da rotina de tratamento de interrupção:

- O valor do PC anterior foi salvo em MEPC;
- No entanto, os registradores x1 a x31
 possuem valores do programa que estava
 executando e também devem ser preservados!
- Onde salvar estes valores? Na memória!
 - No RISC-V, instruções de store precisam de um registrador com um endereço de memória.
 - Como iniciar um registrador com um endereço de memória sem perder dados?

Como iniciar um registrador com um endereço de memória sem perder dados?

- Na inicialização do sistema: Fazer mscratch apontar para uma posição de memória que possa ser usada pela ISR.
- Na ISR: Trocar o conteúdo de mscratch por um registrador de propósito geral no início e no final da ISR.
 - Em nosso exemplo suporemos que mscratch aponta para uma pilha dedicada às ISRs.

```
main isr:
  # Salvar o contexto
  csrrw sp, mscratch, sp # Troca sp com mscratch
  addi sp, sp, -64
                         # Aloca espaço na pilha da ISR
                         # Salva a0
  <u>sw a0, 0(sp)</u>
  sw a1, 4(sp)
                         # Salva a1
                                          Fazer SP apontar
  # Trata a interrupção
                                        para a pilha da ISR e
                                        salvar o contexto na
  # Recupera o contexto
                                            pilha da ISR!
  lw a1, 4(sp)
                      # Recupera a1
  lw a0, 0(sp)
                        # Recupera a0
  addi sp, sp, 64 # Desaloca espaço da pilha da ISR
  csrrw sp, mscratch, sp # Troca sp com mscratch novamente
                        # Retorna da interrupção
  mret
```

```
main isr:
 # Salvar o contexto
 csrrw sp, mscratch, sp # Troca sp com mscratch
  addi sp, sp, -64 # Aloca espaço na pilha da ISR
  sw a0, 0(sp)
                      # Salva a0
  sw a1, 4(sp)
                      # Salva a1
 # Trata a interrupção
                                      Tratar a interrupção.
  # Recupera o contexto
 lw a1, 4(sp) # Recupera a1
 lw a0, 0(sp)
                     # Recupera a0
  addi sp, sp, 64 # Desaloca espaço da pilha da ISR
  csrrw sp, mscratch, sp # Troca sp com mscratch novamente
                       # Retorna da interrupção
 mret
```

```
main isr:
  # Salvar o contexto
  csrrw sp, mscratch, sp # Troca sp com mscratch
  addi sp, sp, -64 # Alog
                          # Sal Recuperar o contexto do
  sw a0, 0(sp)
                          # Sal programa anterior:
  sw a1, 4(sp)
                                 I - Recuperar os registradores
  # Trata a interrupção
                                 de propósito geral e desalocar
                                 o espaço da pilha da ISR.
  # Recupera o contexto
  lw a1, 4(sp)
                         # Recupera a1
  lw a0, 0(sp)
                         # Recupera a0
  addi sp, sp, 64
                         # Desaloca espaço da pilha da ISR
  csrrw sp, mscratch, sp # Troca sp com mscratch novamente
                         # Retorna da interrupção
  mret
```

```
main isr:
  # Salvar o contexto
  csrrw sp, mscratch, sp # Troca sp com mscratch
  addi sp, sp, -64
                          # Alog
  sw a0, 0(sp)
                          # Sal
                                 Recuperar o contexto do
  sw a1, 4(sp)
                          # Sal
                                 programa anterior:
                                 2 - Recuperar o SP do
  # Trata a interrupção
                                 programa
  # Recupera o contexto
  lw a1, 4(sp)
                         # Recu
                            cupera a0
  lw a0, 0(sp)
  addi sp, sp, 64
                         # Desaloca espaço da pilha da ISR
  csrrw sp, mscratch, sp # Troca sp com mscratch novamente
                         # Retorna da interrupção
  mret
```

Usando o mscratch para auxiliar a ISR a salvar e recuperar o contexto

```
main isr:
  # Salvar o contexto
  csrrw sp, mscratch, sp # Troca sp com mscratch
  addi sp, sp, -64 # Alog
                          # Sal Recuperar o contexto do
  sw a0, 0(sp)
                          # Sal programa anterior:
  sw a1, 4(sp)
                                3 - Recuperar o contexto que
  # Trata a interrupção
                                foi salvo automaticamente pela
                                CPU (mstatus.MIE, pc, ...)
  # Recupera o contexto
  lw a1, 4(sp)
                         # Recupera a1
  lw a0, 0(sp)
                         # Recupera a0
  addi sp, p, 64
                         # Desaloca espaço da pilha da ISR
  csrrw p, mscratch, sp # Troca sp com mscratch novamente
                         # Retorna da interrupção
  mret
```

A instrução mret:

- Instrução especial utilizada para retornar de ISRs.
- Recupera o estado que foi salvo automaticamente pela CPU quando a interrupção foi tratada.

```
o pc <= mepc
o mstatus.MIE <= mstatus.MPIE</pre>
```

Tratando a interrupção

Uma vez que o contexto está salvo, é necessário identificar a causa da interrupção: valor no CSR meause

mcause		Dogorioão
INTERRUPT	EXCCODE	Descrição
1	1	Interrupção de software de supervisor
1	3	Interrupção de software da máquina
1	11	Interrupção externa da máquina
0	0	Endereço de instrução desalinhado
0	1	Falha de acesso à instrução
0	2	Instrução inválida
	•••	
0	5	Falha de leitura (load)
0	8	Chamada de sistema (ecall)

Tratando a interrupção

Uma vez que o contexto está salvo, é necessário identificar a causa da interrupção: valor no CSR meause

```
main isr:
 # Trata a interrupção
 csrr a1, mcause # lê a causa da interrupção
 bgez a1, handle_exc # Verifica se é exceção ou int.
 andi a1, a1, 0x3f # Isola a causa de interrupção
             # a2 = interrupção externa
 li a2, 11
 bne a1, a2, otherInt # desvia se não for interrupção
                      # externa
 # Trata interrupção externa
  jal external isr
```

Tratando a interrupção

Uma vez que o contexto está salvo, é necessário identificar a causa da interrupção: valor no CSR meause

 Podemos colocar os endereços da ISRs em uma tabela indexada pelo EXCCODE.

```
interrup_isr_table:
.word user_sw_int  # EXCCODE = 0
.word supervisor_sw_isr # EXCCODE = 1
.word unimp_isr  # EXCCODE = 2
.word unimp_isr  # EXCCODE = 3
...
.word external_isr  # EXCCODE = 11
```

Tratando a interrupção

Uma vez que o contexto está salvo, é necessário identificar a causa da interrupção: valor no CSR meause

```
main isr:
 csrr a1, mcause # lê a causa da interrupção
 bgez a1, handle exc # Verifica se é exceção ou int.
 andi a1, a1, 0x3f # Isola EXCCODE
 slli a1, a1, 2 \# a1 = EXCCODE x 4
  la a0, interrup isr table
 add a0, a0, a1
 lw a0, (a0)
                     # a0 = interrupt isr table[EXCODE]
 jalr a0
                     # Invoca o tratador correto
```

Fluxo de tratamento de interrupções na CPU

Em suma, quando uma interrupção é tratada:

- O hardware (CPU) automaticamente
 - o salva parte do contexto em registradores especiais
 (mepc, mstatus.MPIE, . . .);
 - desvia o fluxo de execução de acordo com o modo de operação em mtvec.MODE e o endereço em mtvec.BASE
- O software (código da ISR) deve
 - salvar o restante do contexto;
 - tratar a interrupção;
 - recuperar o contexto.
 - Contexto salvo pela CPU é recuperado com a instrução mret!

Agenda

- Motivação
- Polling
- Interrupções Externas
- Interrupções Externas no RISC-V
 - Control and Status Registers (CSRs)
 - Fluxo de tratamento de interrupções na CPU
 - Implementação de ISRs
 - Configuração do mecanismo de interrupções

Durante a inicialização do sistema (*boot*), o mecanismo de interrupções deve ser configurado. Para isso, o código da rotina de inicialização precisa:

- 1. Registrar a ISR;
- 2. Configurar o registrador mscratch para apontar para a pilha da ISR;
- 3. Configurar os periféricos; e
- 4. Habilitar as interrupções.

Registrando a ISR (direct mode)

- Para registrar a ISR no modo direct, basta escrever o endereço da ISR no registrador mtvec.
 - Como o código da ISR começa em um endereço múltiplo de 4, os dois últimos bits do endereço são zero (00). Logo, mtvec.MODE = 00

```
la t0, main_isr # Carrega o endereço da main_isr csrw mtvec, t0 # em mtvec
```

Registrando a ISR (vectored mode)

Para registrar a ISR no modo vectored,
 carregamos o endereço da tabela em um
 registrador, setamos o bit menos significativo com
 l e gravamos o valor no registrador mtvec.

```
o mtvec.MODE = 0
```

```
la t0, ivt  # Carrega o endereço da tabela em t0 ori t0, t0, 0x1  # t0[1:0] <= 01 (vectored mode) csrw mtvec, t0  # mtvec <= t0
```

Configurando o mscratch

• Em nosso exemplo faremos o mscratch apontar para uma pilha alocada especialmente para as ISRs.

```
.section .bss
.aliqn 4
isr stack: # Final da pilha das ISRs
.skip 1024
              # Aloca 1024 bytes para a pilha
isr stack end:
               # Base da pilha das ISRs
.section .text
.align 2
start:
# Configura mscratch com o topo da pilha das ISRs.
la t0, isr stack end # t0 <= base da pilha
csrw mscratch, t0 # mscratch <= t0
```

Configurando os periféricos

- Antes de habilitar as interrupções, o código de inicialização do sistema deve configurar os periféricos
 - OBS: Em alguns sistemas, periféricos não configurados podem gerar interrupções não desejadas.
- Cada periférico deve ser configurado de acordo com sua especificação. A configuração é geralmente realizada através da escrita em registradores do periférico.
 - No caso do RISC-V, isso é feito com método MMIO.

Habilitando as interrupções

- O registrador mie deve ser configurado para habilitar as interrupções específicas.
 - P. Ex: bit II habilita interrupções externas.
- O campo mstatus.MIE deve ser setado com l para habilitar interrupções de forma global