

Министерство науки и высшего образования Российской Федерации
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ «МЭИ»
Институт Радиотехники и электроники им. В.А. Котельникова
Кафедра Электроники и наноэлектроники

Типовой расчет

Дисциплина: Основы цифрового синтеза

Тема: Проектирование HDL-описания компонента интегральной схемы

Студент гр. ЭР-05-20

(подпись)

Волчков Д.Н.

Преподаватель, к.т.н., доцент

(оценка/зачёт, подпись)

Баринов А.Д.

Москва

2023

Содержание

Задание:	3
1. Функциональная схема устройства	4
2. Временная диаграмма	6
3. HDL – описание модулей	7
4. Модули тестирования HDL – описаний.....	7
5. Моделирование полной схемы.....	8
6. RTL – представление.....	8
7. Gate – level – моделирование	8
8. Ресурсы ПЛИС.....	9
Приложение А.....	10
Приложение Б	11
Приложение В.....	26
Приложение Г	46
Приложение Д.....	57
Приложение Е	69

Задание:

1. Для разрабатываемого устройства приведите *функциональную* или *структурную* схему устройства и *описание* принципа его работы. Здесь же приведите *таблицу*, описывающую входные и выходные сигналы, а также их активных уровней на основе примера, приведённого ниже (пример разработан для суммирующего счётчика с предустановкой его начального значения).
2. Приведите пример временной диаграммы, демонстрирующей работоспособность устройства во всех (или типичных) режимах его работы из предыдущего семестра. Прокомментируйте диаграмму.
3. Приведите поведенческое HDL-описание модулей, составляющих устройство.
4. Для каждого модуля приведите его модуль тестирования (testbench) с демонстрацией работоспособности модуля и описанием того, на что читатель должен обратить внимание при просмотре временной диаграммы.
5. Для полной схемы приведите её модуль тестирования и также продемонстрируйте её работоспособность с описанием того, на что читатель должен обратить внимание при просмотре временной диаграммы.
6. Для каждого модуля в пп. 4-5 приведите его RTL-представление и технологическое отображение для ПЛИС семейства Cyclone IV EP4CE6E22C8.
7. Приведите результат моделирования для RTL-моделирования и Gate-level-моделирования. Покажите, что оно совпадает с моделированием RTL-уровня.
8. Укажите, сколько комбинационной логики и регистров использовано в качестве ресурсов ПЛИС.

1. Функциональная схема устройства




Рисунок 1 – Функциональная схема устройства

Таблица 1. Входные и выходные сигналы

Сигнал	Направление	Функционал	Примечание
gen_in	Вход	Тактируемый сигнал	Работает по переднему фронту
Priem_in	Вход	Сигнал приема inp<1:8>	Передний фронт передает сигнал на дальнейшие блоки
inp<1:8>	Вход	Сигнал для записи в регистр	Сигнал с клавиши в кодировке ASCII
Disp<1:4>	Выход	Сигнал на дисплей	Сигнал BCD кодировки на семисегментный индикатор
Reset_<1:4>	Вход	Сброс значения регистров	Работает по переднему фронту
clear_disp	Вход	Сброс дисплея	Работает по переднему фронту
VSS	Вход	Контакт «земли» для ядра микросхемы	Напряжение 2.5 В
VDD	Вход	Контакт «питания» для ядра микросхемы	Напряжение 0 В

2. Временная диаграмма

Промоделируем поведение схемы из курсовой работы (Приложение А). Тактовый генератор является входом `gen_in` к которому подключается тактирующий сигнал. Четыре последующих входа являются сигналами `Reset_<1:4>` для сброса сигналов в регистре в режиме отладки схемы. Восьмибитный сигнал является сигналом `inr` со входа схемы. Последующие четыре четырехбитных сигнала являются сигналами `Disp<1:4>`, которые подаются на дисплей и через преобразователь BCD сигнала идут на семисегментный индикатор. Предпоследний сигнал является сигналом `Priem_in`, с помощью которого подается сигнал передачи входного сигнала `inr` на вход схемы и его обработки. Последний сигнал является сигналом очистки дисплея `clear_disp` и используется для отладки схемы.

Рассмотрим диаграмму моделирования. Сначала вводится символ «3», который является как обычным символом, так и символом управляющей последовательности. В данном случае схема распознает его как символ обычный символ, поскольку в памяти регистров нет предыдущих символов управляющей последовательности.

Затем подается череда сигналов управляющей последовательности «курсор вправо», что сдвигает курсор на одну ячейку вперед, после чего подается управляющий сигнал «пробел», что также сдвигает курсор на ячейку вперед.

Затем вводится символ «7», который выводится на 4-ой ячейке дисплея.

Тем самым мы подтвердили работоспособность схемы согласно функциональной схеме в полной мере.

3. HDL – описание модулей

Разделим устройство на отдельные модули, согласно разделению в курсовой работе и зададим для каждого HDL – описание. Всего модулей будет 12. Из них 10 являются модулями из курсовой работы, один является модулем старшего уровня, а последний является регистром на 8 бит. Описания модулей приведены в приложении Б.

4. Модули тестирования HDL – описаний

Составим модули тестирования для каждого модуля HDL – описания, чтобы протестировать их соответствие модулям из курсовой работы. Описания модулей тестирования приведены в приложении В. Отдельно разберем временные диаграммы тестирований (Приложение Г):

Рассмотрим первый рисунок временной диаграммы модуля `del_par`. Как можно заметить, блок выдает единицу на выходе при получении пятого сигнала согласно параметру `Delay` блока. Сигнал `prtem` сбрасывает счетчик сигналов, при этом сигнал с выхода не попадает на выход (Рисунок 1).

Следующий рисунок временной диаграммы `gate`. Сигнал попадает на выход только при положительных сигналах `sig` и `clk`. Сигнал `right_cursor` подает сигнал на перемещение курсора через 3 тактирующих импульса (Рисунок 2).

В временной диаграмме `to_save` сигналы `YP` и `YC` меняются в зависимости от того является символ символом управляющей последовательности, управляющим символом или обычным символом.

В временной диаграмме `Cont_seq` в зависимости от значений запомненных символов переключаются значения сигналов `ESC` (Рисунок 3).

Временная диаграмма модуля `register` не приведена, поскольку модуль является обычным 8-ми битным регистром (Рисунок 4).

В временной диаграмме `Comands` выходные сигналы зависят от того, какая последовательность управляющих символов запомнена (Рисунок 5).

В временной диаграмме `obrabotka` в зависимости от входных сигналов запоминаются управляющие символы и на основе запомненных символов выводятся определённые сигналы команд (Рисунок 6).

В временной диаграмме `generator` выводятся шесть тактирующих сигналов и далее ожидается очистка символов сигналом `priem_in` (Рисунок 7).

В временной диаграмме `regist` в зависимости от поданного сигнала переключаются сигналы SET, при этом сигналы не выходят дальше положений SET1 и SET4 (Рисунок 8).

В временной диаграмме `Display` в зависимости от положения курсора (сигналы SET) записывается значение для дисплея, при этом присутствует защита от перезаписи в одну ячейку значения, значение можно только удалить и записать новое (Рисунок 9).

В предпоследней временной диаграмме `ascii_to_bcd` сигнал на выходе выводится только при правильной ASCII – кодировке символа числа. Иначе выводятся все единицы что воспринимается дешифратором сигнала BCD в сигналы семисегментного индикатора как отсутствие сигнала (Рисунок 10).

Последняя временная диаграмма `main` повторяет временную диаграмму из приложения А, что подтверждает что RTL – моделирование задания курсового проекта является верным (Рисунок 11).

5. Моделирование полной схемы

Моделирование полной схемы также представлено в приложениях Г и Д (Рисунок 11 и 12).

6. RTL – представление

RTL – представления модулей представлено в приложении Д.

7. Gate – level – моделирование

RTL – моделирования и Gate – level – моделирования совпадают, их временные диаграммы представлены в приложении Е.

8. Ресурсы ПЛИС


Рассмотрим какие ресурсы требуются от ПЛИС для моделирования поведения данной схемы (Рисунок 2):

Flow Status	Successful - Tue Dec 12 23:30:36 2023
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	Cursed
Top-level Entity Name	main
Family	Cyclone IV E
Device	EP4CE6E22C8
Timing Models	Final
Total logic elements	234
Total registers	93
Total pins	31
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0

Рисунок 2 – Отчет моделирования

Согласно отчету моделирования, проект потребует 234 логических элемента и 93 регистра.

Приложение А



Приложение Б

HDL – описание модулей

Описание модуля del_par

```
module delay_par #(parameter delay = 1) (clk, priem, del);
```

```
input logic clk, priem;
```

```
output logic del;
```

```
logic clear;
```

```
logic [2:0] Q = 0;
```

```
always_ff @(posedge clk, posedge clear)
```

```
    if (clear) Q <= 0;
```

```
    else if (clk && Q < delay) Q <= Q + 1;
```

```
    else Q <= Q;
```

```
assign del = (Q < delay) ? 0 : 1;
```

```
assign clear = (Q == delay && priem) ? 1 : 0;
```

```
endmodule
```

```

module gate (clk, sig, inp, priem, res, right_cursor);

input logic clk, sig, priem;
input logic [7:0] inp;
output logic [7:0] res;
output logic right_cursor;

logic w;
logic [3:0] s;

assign w = (clk & sig) ? 1 : 0;

assign res[7] = (w) ? inp[7] : 0;
assign res[6] = (w) ? inp[6] : 0;
assign res[5] = (w) ? inp[5] : 0;
assign res[4] = (w) ? inp[4] : 0;
assign res[3] = (w) ? inp[3] : 0;
assign res[2] = (w) ? inp[2] : 0;
assign res[1] = (w) ? inp[1] : 0;
assign res[0] = (w) ? inp[0] : 0;

delay_par #(.delay(3)) U1 (.clk(clk), .priem(priem), .del(s[2]));
delay_par #(.delay(4)) U2 (.clk(clk), .priem(priem), .del(s[1]));

assign s[3] = ~s[1];
and(right_cursor, s[2], s[3], sig);

endmodule

```

```
module to_save(inp, ESC1, ESC2, ESC3, YP, YC);
```

```
input logic ESC1, ESC2, ESC3;
```

```
input logic [7:0] inp;
```

```
output logic YP, YC;
```

```
logic ESC, CSI, cur_left, cur_right, Delete1, Delete2, Space, BackSpace, Enter;
```

```
or(YP, ~YC, ESC, CSI, cur_left, cur_right, Delete1, Delete2);
```

```
nor(YC, Space, BackSpace, Enter);
```

```
assign ESC = (inp == 8'b00011011) ? 1 : 0;
```

```
assign CSI = (inp == 8'b01011011 & ESC1) ? 1 : 0;
```

```
assign cur_left = (inp == 8'b01000100 & ESC2) ? 1 : 0;
```

```
assign cur_right = (inp == 8'b01000001 & ESC2) ? 1 : 0;
```

```
assign Delete1 = (inp == 8'b00110011 & ESC2) ? 1 : 0;
```

```
assign Delete2 = (inp == 8'b01111110 & ESC3) ? 1 : 0;
```

```
assign Space = (inp == 8'b00100000) ? 1 : 0;
```

```
assign BackSpace = (inp == 8'b00001000) ? 1 : 0;
```

```
assign Enter = (inp == 8'b00001101) ? 1 : 0;
```

```
endmodule
```

```

module Cont_seq (Trig_1, Trig_2, Trig_3, clk, priem, ESC1, ESC2, ESC3);

input logic clk, priem;
input logic [7:0] Trig_1, Trig_2, Trig_3;
output logic ESC1, ESC2, ESC3;

// enum logic [7:0] {ESC=8'b00011011, CSI=8'b01011011, left_cursor=8'b01000100,
right_cursor=8'b01000001, Delete1=8'd00110011, Delete2=8'b01111110,
Space=8'b00100000, BackSpace=8'b00001000, Enter=8'b00001101} help;

logic s;
logic [2:0] set, reset;

delay_par #(.delay(5)) U1 (.clk(clk), .priem(priem), .del(s));

assign set[0] = (s & Trig_1 == 8'b00011011) ? 1 : 0;
assign set[1] = (s & Trig_1 == 8'b01011011 & Trig_2 == 8'b00011011) ? 1 : 0;
assign set[2] = (s & Trig_1 == 8'b00110011 & Trig_2 == 8'b01011011 & Trig_3 ==
8'b00011011) ? 1 : 0;

assign reset[0] = (s & ((Trig_1 == 8'b01011011 & Trig_2 == 8'b00011011) | (Trig_1
== 8'b00110011 & Trig_2 == 8'b01011011 & Trig_3 == 8'b00011011) | !(Trig_1 ==
8'b00011011 | (Trig_1 == 8'b01011011 & Trig_2 == 8'b00011011) | (Trig_1 ==
8'b00110011 & Trig_2 == 8'b01011011 & Trig_3 == 8'b00011011) ))) ? 1 : 0;
assign reset[1] = (s & (Trig_1 == 8'b00011011 | (Trig_1 == 8'b00110011 & Trig_2
== 8'b01011011 & Trig_3 == 8'b00011011) | !(Trig_1 == 8'b00011011 | (Trig_1 ==
8'b01011011 & Trig_2 == 8'b00011011) | (Trig_1 == 8'b00110011 & Trig_2 ==
8'b01011011 & Trig_3 == 8'b00011011) ))) ? 1 : 0;

```

```
assign reset[2] = (s & (Trig_1 == 8'b00011011 | (Trig_1 == 8'b01011011 & Trig_2
== 8'b00011011) | !(Trig_1 == 8'b00011011 | (Trig_1 == 8'b01011011 & Trig_2 ==
8'b00011011) | (Trig_1 == 8'b00110011 & Trig_2 == 8'b01011011 & Trig_3 ==
8'b00011011) ))) ? 1 : 0;
```

```
always_ff @(posedge set[0], posedge reset[0])
    if (set[0]) ESC1 <= 1;
    else if (reset[0]) ESC1 <= 0;
    else ESC1 <= ESC1;
```

```
always_ff @(posedge set[1], posedge reset[1])
    if (set[1]) ESC2 <= 1;
    else if (reset[1]) ESC2 <= 0;
    else ESC2 <= ESC2;
```

```
always_ff @(posedge set[2], posedge reset[2])
    if (set[2]) ESC3 <= 1;
    else if (reset[2]) ESC3 <= 0;
    else ESC3 <= ESC3;
```

```
endmodule
```

```

module Comands (Trig_1, Trig_2, Trig_3, Trig_4, right_from_gate, clk, priem,
left_cursor, right_cursor, Delete, Enter);

input logic [7:0] Trig_1, Trig_2, Trig_3, Trig_4;
input logic right_from_gate, clk, priem;
output logic left_cursor, right_cursor, Delete, Enter;

logic s[2:0];
logic delete;

and(s[2], s[1], !s[0]);

delay_par #(.delay(3)) U1 (.clk(clk), .priem(priem), .del(s[1]));
delay_par #(.delay(4)) U2 (.clk(clk), .priem(priem), .del(s[0]));

assign Enter = (s[1] & Trig_1 == 8'b00001101) ? 1 : 0;
assign Delete = (s[0] & (Trig_1 == 8'b00001000 | (Trig_1 == 8'b01111110 & Trig_2
== 8'd00110011 & Trig_3 == 8'b01011011 & Trig_4 == 8'b00011011))) ? 1 : 0;
assign right_cursor = (s[2] & (right_from_gate | Trig_1 == 8'b00100000 | (Trig_1 ==
8'b01000001 & Trig_2 == 8'b01011011 & Trig_3 == 8'b00011011))) ? 1 : 0;
assign left_cursor = (s[2] & (Trig_1 == 8'b00001000 | (Trig_1 == 8'b01000100 &
Trig_2 == 8'b01011011 & Trig_3 == 8'b00011011))) ? 1 : 0;

endmodule

```



```
module register (Q, D, clk, rst);  
  
    input logic clk, rst;  
    input logic [7:0] D;  
    output logic [7:0] Q = 0;  
  
    always_ff @(posedge rst, posedge clk)  
        if (rst) Q <= 0;  
        else if (clk) Q <= D;  
        else Q <= Q;  
  
endmodule
```

```
module obrabotka (inp, clk, priem, Reset_1, Reset_2, Reset_3, Reset_4, res,
left_cursor, right_cursor, Delete, Enter);
```

```
input logic clk, priem, Reset_1, Reset_2, Reset_3, Reset_4;
```

```
input logic [7:0] inp;
```

```
output logic [7:0] res;
```

```
output logic left_cursor, right_cursor, Delete, Enter;
```

```
logic ESC1, ESC2, ESC3;
```

```
logic nclk, res0, res1, res2, res3, res4, right_from_gate, sig, YC, YP, zero;
```

```
logic [2:0] s;
```

```
logic [7:0] Trig_1, Trig_2, Trig_3, Trig_4;
```

```
assign zero = (inp == 8'b00000000) ? 0 : 1;
```

```
register reg_1 (.Q(Trig_1), .D(inp), .clk(nclk), .rst(res1));
```

```
register reg_2 (.Q(Trig_2), .D(Trig_1), .clk(nclk), .rst(res2));
```

```
register reg_3 (.Q(Trig_3), .D(Trig_2), .clk(nclk), .rst(res3));
```

```
register reg_4 (.Q(Trig_4), .D(Trig_3), .clk(nclk), .rst(res4));
```

```
delay_par #(.delay(1)) U1 (.clk(clk), .priem(priem), .del(s[0]));
```

```
delay_par #(.delay(2)) U2 (.clk(clk), .priem(priem), .del(s[1]));
```

```
assign s[2] = (~s[1] & s[0]) ? 1 : 0;
```

```
assign sig = (YC & ~YP & zero) ? 1 : 0;
```

```
gate gate_1 (.clk(clk), .sig(sig), .inp(inp), .priem(priem), .res(res),
.right_cursor(right_from_gate));
```

```

Comands comands_1 (.Trig_1(Trig_1), .Trig_2(Trig_2), .Trig_3(Trig_3),
.Trig_4(Trig_4), .right_from_gate(right_from_gate), .clk(clk), .priem(priem),
.left_cursor(left_cursor), .right_cursor(right_cursor), .Delete(Delete), .Enter(Enter));
Cont_seq Cont_seq_1 (.Trig_1(Trig_1), .Trig_2(Trig_2), .Trig_3(Trig_3), .clk(clk),
.priem(priem), .ESC1(ESC1), .ESC2(ESC2), .ESC3(ESC3));
to_save to_save_1 (.inp(inp), .ESC1(ESC1), .ESC2(ESC2), .ESC3(ESC3), .YP(YP),
.YC(YC));

```

```

assign res0 = (!YP & s[2] & clk);
assign res1 = (res0 | Reset_1) ? 1 : 0;
assign res2 = (res0 | Reset_2) ? 1 : 0;
assign res3 = (res0 | Reset_3) ? 1 : 0;
assign res4 = (res0 | Reset_4) ? 1 : 0;
assign nclk = (s[2] & zero & YP) ? 1 : 0;

```

```

endmodule

```

```
module generator (gen_in, priem_in, clk, priem_out);

input logic gen_in, priem_in;
output logic clk, priem_out;
logic [2:0] Q;
logic nclk;

always_ff @(posedge priem_out, posedge nclk)
    if(priem_out) Q <= 0;
    else if (nclk) Q <= Q + 1;
    else Q <= Q;

assign priem_out = ~priem_in;
assign nclk = (Q <= 3'd6 & gen_in ) ? 1 : 0;
assign clk = (gen_in & priem_in & Q <= 3'd6) ? 1 : 0;

endmodule
```

```
module regist (left, right, first_pos, SET1, SET2, SET3, SET4);

input logic left, right, first_pos;
output logic SET1, SET2, SET3, SET4;
logic [2:0] Q = 1;
logic left_, right_;

always_ff @(posedge first_pos, posedge left_, posedge right_)
    if (first_pos) Q <= 1;
    else if (left_) Q <= Q - 1;
    else if (right_) Q <= Q + 1;
    else Q <= Q;

assign left_ = (left & Q > 1) ? 1 : 0;
assign right_ = (right & Q < 4) ? 1 : 0;

assign SET1 = (Q == 3'd1) ? 1 : 0;
assign SET2 = (Q == 3'd2) ? 1 : 0;
assign SET3 = (Q == 3'd3) ? 1 : 0;
assign SET4 = (Q == 3'd4) ? 1 : 0;

endmodule
```

```
module Display (inp, clk, priem, SET1, SET2, SET3, SET4, Reset_1, Reset_2,
Reset_3, Reset_4, Disp1, Disp2, Disp3, Disp4);
```

```
input logic clk, priem, SET1, SET2, SET3, SET4, Reset_1, Reset_2, Reset_3,
Reset_4;
```

```
output logic [7:0] Disp1=8'd0, Disp2=8'd0, Disp3=8'd0, Disp4=8'd0;
```

```
input logic [7:0] inp;
```

```
logic [1:0] s;
```

```
logic zero, nclk, clk1, clk2, clk3, clk4;
```

```
register reg_1 ( .Q(Disp1), .D(inp), .clk(clk1), .rst(Reset_1));
```

```
register reg_2 ( .Q(Disp2), .D(inp), .clk(clk2), .rst(Reset_2));
```

```
register reg_3 ( .Q(Disp3), .D(inp), .clk(clk3), .rst(Reset_3));
```

```
register reg_4 ( .Q(Disp4), .D(inp), .clk(clk4), .rst(Reset_4));
```

```
delay_par #(.delay(2)) U1 (.clk(clk), .priem(priem), .del(s[0]));
```

```
delay_par #(.delay(3)) U2 (.clk(clk), .priem(priem), .del(s[1]));
```

```
assign zero = (inp == 8'd0) ? 0 : 1;
```

```
assign nclk = (zero & s[0] & ~s[1]) ? 1 : 0;
```

```
assign clk1 = (nclk & SET1 & Disp1 == 8'd0) ? 1 : 0;
```

```
assign clk2 = (nclk & SET2 & Disp2 == 8'd0) ? 1 : 0;
```

```
assign clk3 = (nclk & SET3 & Disp3 == 8'd0) ? 1 : 0;
```

```
assign clk4 = (nclk & SET4 & Disp4 == 8'd0) ? 1 : 0;
```

```
endmodule
```

```
module ascii_to_bcd (ASCII, BCD);  
  
input logic [7:0] ASCII;  
output logic [3:0] BCD;  
  
assign BCD = (ASCII[7:4] == 4'b0011) ? ASCII[3:0] : 4'b1111;  
  
endmodule
```

```
module main (inp, Reset_1, Reset_2, Reset_3, Reset_4, gen_in, priem_in, clear_disp,
Disp1, Disp2, Disp3, Disp4);
```

```
input logic Reset_1, Reset_2, Reset_3, Reset_4, gen_in, priem_in, clear_disp;
```

```
input logic [7:0] inp;
```

```
output logic [3:0] Disp1, Disp2, Disp3, Disp4;
```

```
logic nclk, priem_out, left_cursor, right_cursor, Delete, Enter, first_pos, res1 , res2,
res3, res4, SET1, SET2, SET3, SET4;
```

```
logic [7:0] res, dis1, dis2, dis3, dis4;
```

```
obrabotka obrabotka_1 (.inp(inp), .clk(nclk), .priem(priem_out), .Reset_1(Reset_1),
.Reset_2(Reset_2), .Reset_3(Reset_3), .Reset_4(Reset_4), .res(res),
.left_cursor(left_cursor), .right_cursor(right_cursor), .Delete(Delete), .Enter(Enter));
generator generator_1 (.gen_in(gen_in), .priem_in(priem_in), .clk(nclk),
.priem_out(priem_out));
```

```
regist regist_1 (.left(left_cursor), .right(right_cursor), .first_pos(first_pos),
.SET1(SET1), .SET2(SET2), .SET3(SET3), .SET4(SET4));
```

```
Display Display_1 (.inp(res), .clk(nclk), .priem(priem_out), .SET1(SET1),
.SET2(SET2), .SET3(SET3), .SET4(SET4), .Reset_1(res1), .Reset_2(res2),
.Reset_3(res3), .Reset_4(res4), .Disp1(dis1), .Disp2(dis2), .Disp3(dis3),
.Disp4(dis4));
```

```
ascii_to_bcd ascii_to_bcd_1 (.ASCII(dis1), .BCD(Disp1));
```

```
ascii_to_bcd ascii_to_bcd_2 (.ASCII(dis2), .BCD(Disp2));
```

```
ascii_to_bcd ascii_to_bcd_3 (.ASCII(dis3), .BCD(Disp3));
```

```
ascii_to_bcd ascii_to_bcd_4 (.ASCII(dis4), .BCD(Disp4));
```



```
assign first_pos = (clear_disp | Enter) ? 1 : 0;
```

```
assign res1 = ((Delete & SET1) | (clear_disp | Enter)) ? 1 : 0;
```

```
assign res2 = ((Delete & SET2) | (clear_disp | Enter)) ? 1 : 0;
```

```
assign res3 = ((Delete & SET3) | (clear_disp | Enter)) ? 1 : 0;
```

```
assign res4 = ((Delete & SET4) | (clear_disp | Enter)) ? 1 : 0;
```

```
endmodule
```

Приложение В

Модули тестирования HDL – описаний

Модуль тестирования delay_par

```
`timescale 1ns/1ns
```

```
module tb1;
```

```
logic clk, priem, s;
```

```
delay_par #(.delay(5)) U1 (.clk(clk), .priem(priem), .del(s));
```

```
initial begin
```

```
clk = 0;
```

```
priem = 0;
```

```
#20 priem = 1;
```

```
#20 priem = 0;
```

```
#20 priem = 1;
```

```
end
```

```
always #1 clk = !clk;
```

```
initial #100 $stop;
```

```
endmodule
```

```

`timescale 1ns/1ns

module tb2;

logic clk, sig, priem, right_cursor;
logic [7:0] inp, res;

gate gate_1(.clk(clk), .sig(sig), .inp(inp), .priem(priem), .res(res),
.right_cursor(right_cursor));

initial begin
clk = 0;
sig = 0;
priem = 0;
inp = 8'b11101111;
#20 priem = 1;
#20 priem = 0;
#20 sig = 1;
#20 priem = 1;
end

always #1 clk = !clk;

initial #100 $stop;

endmodule

```

```
`timescale 1ns/1ns
```

```
module tb3;
```

```
logic ESC1, ESC2, ESC3, YP, YC;
```

```
logic [7:0] inp;
```

```
to_save save(.inp(inp), .ESC1(ESC1), .ESC2(ESC2), .ESC3(ESC3), .YP(YP),  
.YC(YC));
```

```
initial begin
```

```
ESC1=0;
```

```
ESC2=0;
```

```
ESC3=0;
```

```
inp = 8'b00001000;
```

```
#5 ESC1 = 1;
```

```
#5 ESC2 = 1;
```

```
#5 ESC3 = 1;
```

```
#5 ESC1 = 0;
```

```
#5 ESC2 = 0;
```

```
#5 ESC3 = 0;
```

```
#1 inp = 8'b01111110;
```

```
#5 ESC3 = 1;
```

```
#5 ESC3 = 0;
```

```
#1 inp = 8'b01000001;
```

```
#5 ESC2 = 1;
```

```
#5 ESC2 = 0;
```

```
#1 inp = 8'b01011011;
```

```
#5 ESC1 = 1;
#5 ESC1 = 0;
#1 inp = 8'b00011011;
#5 ESC1 = 1;
#5 ESC2 = 1;
#5 ESC3 = 1;
#5 ESC1 = 0;
#5 ESC2 = 0;
#5 ESC3 = 0;
#1 inp = 8'b11111111;
end
```

```
//always #1 clk = !clk;
```

```
initial #300 $stop;
```

```
endmodule
```

```
`timescale 1ns/1ns

module tb4;

logic clk, priem, ESC1, ESC2, ESC3;
logic [7:0] Trig_1, Trig_2, Trig_3;

Cont_seq seq(.Trig_1(Trig_1), .Trig_2(Trig_2), .Trig_3(Trig_3), .clk(clk),
.priem(priem), .ESC1(ESC1), .ESC2(ESC2), .ESC3(ESC3));

initial begin
Trig_1 = 8'b00011011;
Trig_2 = 0;
Trig_3 = 0;
clk = 0;
priem = 0;
#20 priem = 1;
Trig_1 = 8'b01011011;
Trig_2 = 8'b00011011;
Trig_3 = 0;
#1 priem = 0;
#20 priem = 1;
Trig_1 = 8'b00110011;
Trig_2 = 8'b01011011;
Trig_3 = 8'b00011011;
#1 priem = 0;
end
```

```
always #1 clk = !clk;
```

```
initial #300 $stop;
```

```
endmodule
```

```

`timescale 1ns/1ns

module tb5;

logic clk, priem, right_from_gate, left_cursor, right_cursor, Delete, Enter;
logic [7:0] Trig_1, Trig_2, Trig_3, Trig_4;
Comands comands(.Trig_1(Trig_1), .Trig_2(Trig_2), .Trig_3(Trig_3),
.Trig_4(Trig_4), .right_from_gate(right_from_gate), .clk(clk), .priem(priem),
.left_cursor(left_cursor), .right_cursor(right_cursor), .Delete(Delete), .Enter(Enter));
initial begin
Trig_1 = 8'b00001000;
Trig_2 = 8'd0;
Trig_3 = 8'd0;
Trig_4 = 8'd0;
right_from_gate = 0;
clk = 0;
priem = 1;
#10 priem = 0;
#40 priem = 1;
#5 Trig_1 = 8'b01111110;
Trig_2 = 8'd00110011;
Trig_3 = 8'b01011011;
Trig_4 = 8'b00011011;
#10 priem = 0;
#10 priem = 1;
#5 Trig_1 = 8'b01000100;
Trig_2 = 8'b01011011;
Trig_3 = 8'b00011011;

```



```
Trig_4 = 8'd0;  
#1 priem = 0;  
#10 priem = 1;  
#5 Trig_1 = 8'b01000001;  
Trig_2 = 8'b01011011;  
Trig_3 = 8'b00011011;  
Trig_4 = 8'd0;  
#1 priem = 0;  
end
```

```
always #1 clk = !clk;
```

```
initial #300 $stop;
```

```
endmodule
```

```
`timescale 1ns/1ns

module tb6;

    logic clk, rst;
    logic [7:0] Q, D;
    register register(.Q, .D, .clk, .rst);
    initial begin
        clk = 0;
        rst = 1;
        D = 8'd100;
        #10 rst = 0;
        #15 D = 8'd45;

        end

    always #1 clk = !clk;

    initial #300 $stop;

endmodule
```

```

`timescale 1ns/1ns

module tb7;

logic clk, priem, Reset_1, Reset_2, Reset_3, Reset_4, left_cursor, right_cursor,
Delete, Enter;
logic [7:0] inp, res;
obrabotka obrabotka_1(.inp(inp), .clk(clk), .priem(priem), .Reset_1(Reset_1),
.Reset_2(Reset_2), .Reset_3(Reset_3), .Reset_4(Reset_4), .res(res),
.left_cursor(left_cursor), .right_cursor(right_cursor), .Delete(Delete), .Enter(Enter));
initial begin
clk = 0;
priem = 1;
#50 priem = 0;
Reset_1 = 0;
Reset_2 = 0;
Reset_3 = 0;
Reset_4 = 0;
inp = 8'b11111111;
#50 priem = 1;
#4 priem = 0;
inp = 8'b00011011;
#50 priem = 1;
#4 priem = 0;
inp = 8'b01011011;
#50 priem = 1;
#4 priem = 0;
inp = 8'd00110011;

```

```
#50 priem = 1;
#4 priem = 0;
inp = 8'b01111110;
#50 priem = 1;
#4 priem = 0;
inp = 8'b11111111;
#50 priem = 1;
#4 priem = 0;
inp = 8'd0;
#50 priem = 1;
#4 priem = 0;
inp = 8'b00001000;
#50 priem = 1;
#4 priem = 0;
inp = 8'b01111111;
#50 priem = 1;
#4 priem = 0;
inp = 8'd0;
#50 priem = 1;
#4 priem = 0;
inp = 8'b00001000;
#50 priem = 1;
#4 priem = 0;
inp = 8'b01111111;
#50 priem = 1;
#4 priem = 0;
inp = 8'b00000000;

end
```

```
always #1 clk = !clk;
```

```
initial #1000 $stop;
```

```
endmodule
```

```
`timescale 1ns/1ns

module tb8;

logic gen_in, priem_in, clk, priem_out;

generator gen(.gen_in(gen_in), .priem_in(priem_in), .clk(clk),
.priem_out(priem_out));

initial begin
gen_in = 0;
priem_in = 0;
#20 priem_in = 1;
#6 priem_in = 0;
#6 priem_in = 1;
end

always #1 gen_in = !gen_in;

initial #100 $stop;

endmodule
```

```
`timescale 1ns/1ns
```

```
module tb9;
```

```
logic left, right, first_pos, SET1, SET2, SET3, SET4;
```

```
regist regist(.left(left), .right(right), .first_pos(first_pos), .SET1(SET1), .SET2(SET2),  
.SET3(SET3), .SET4(SET4));
```

```
initial begin
```

```
left = 0;
```

```
right = 0;
```

```
first_pos = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 first_pos = 1;
```

```
#1 first_pos = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
```

```
#1 right = 1;
```

```
#1 right = 0;
#1 right = 1;
#1 right = 0;
#1 left = 1;
#1 left = 0;
#1 left = 1;
#1 left = 0;
#1 left = 1;
#1 left = 0;
#1 left = 1;
#1 left = 0;
#1 left = 1;
#1 left = 0;
end

//always #1 gen_in = !gen_in;

initial #30 $stop;

endmodule
```



```
`timescale 1ns/1ns
```

```
module tb10;
```

```
logic clk, priem, SET1, SET2, SET3, SET4, Reset_1, Reset_2, Reset_3, Reset_4;
```

```
logic [7:0] inp, Disp1, Disp2, Disp3, Disp4;
```

```
Display display(.inp(inp), .clk(clk), .priem(priem), .SET1(SET1), .SET2(SET2),  
.SET3(SET3), .SET4(SET4), .Reset_1(Reset_1), .Reset_2(Reset_2),  
.Reset_3(Reset_3), .Reset_4(Reset_4), .Disp1(Disp1), .Disp2(Disp2), .Disp3(Disp3),  
.Disp4(Disp4));
```

```
initial begin
```

```
inp = 8'd46;
```

```
clk = 0;
```

```
priem = 0;
```

```
SET1 = 0;
```

```
SET2 = 0;
```

```
SET3 = 0;
```

```
SET4 = 0;
```

```
Reset_1 = 0;
```

```
Reset_2 = 0;
```

```
Reset_3 = 0;
```

```
Reset_4 = 0;
```

```
#2 SET1 = 1;
```

```
SET2 = 1;
```

```
priem = 1;
```

```
#20 priem = 0;
```

```
#30 Reset_1 = 1;  
#1 Reset_1 = 0;  
end
```

```
always #1 clk = !clk;
```

```
initial #100 $stop;
```

```
endmodule
```

Модуль тестирования ascii_to_bcd

```
`timescale 1ns/1ns
```

```
module tb11;
```

```
logic [7:0] ASCII;
```

```
logic [3:0] BCD;
```

```
ascii_to_bcd ascii(.ASCII(ASCII), .BCD(BCD));
```

```
initial begin
```

```
ASCII = 8'd0;
```

```
#5 ASCII = 8'b00001000;
```

```
#5 ASCII = 8'b00111000;
```

```
#5 ASCII = 8'b00111001;
```

```
#5 ASCII = 8'b00111010;
```

```
end
```

```
//always #1 clk = !clk;
```

```
initial #100 $stop;
```

```
endmodule
```

```
`timescale 1ns/1ns
```

```
module tb12;
```

```
logic [7:0] inp;
```

```
logic [3:0] Disp1, Disp2, Disp3, Disp4;
```

```
logic Reset_1, Reset_2, Reset_3, Reset_4, gen_in, priem_in, clear_disp;
```

```
main main(inp, Reset_1, Reset_2, Reset_3, Reset_4, gen_in, priem_in, clear_disp,  
Disp1, Disp2, Disp3, Disp4);
```

```
initial begin
```

```
inp = 0;
```

```
Reset_1 = 0;
```

```
Reset_2 = 0;
```

```
Reset_3 = 0;
```

```
Reset_4 = 0;
```

```
gen_in = 0;
```

```
priem_in = 0;
```

```
clear_disp = 0;
```

```
#10 priem_in = 1;
```

```
#20 priem_in = 0;
```

```
#10 inp = 8'b00110011;
```

```
priem_in = 1;
```

```
#20 priem_in = 0;
```

```
#10 inp = 8'b00011011;
```

```
priem_in = 1;
```

```
#20 priem_in = 0;
```

```
#10 inp = 8'b01011011;
priem_in = 1;
#20 priem_in = 0;
#10 inp = 8'b01000001;
priem_in = 1;
#20 priem_in = 0;
#10 inp = 8'b00100000;
priem_in = 1;
#20 priem_in = 0;
#10 inp = 8'b00110111;
priem_in = 1;
#20 priem_in = 0;

end

always #1 gen_in = !gen_in;

initial #1000 $stop;

endmodule
```

Приложение Г




Рисунок 1 – Временная диаграмма модуля `del_par`




Рисунок 2 – Временная диаграмма модуля gate




Рисунок 3 – Временная диаграмма модуля `to_save`




Рисунок 4 – Временная диаграмма модуля Cont_seq




Рисунок 5 – Временная диаграмма модуля Comands




Рисунок 6 – Временная диаграмма модуля obrabotka




Рисунок 7 – Временная диаграмма модуля generator




Рисунок 8 – Временная диаграмма модуля regist




Рисунок 9 – Временная диаграмма модуля Display




Рисунок 10 – Временная диаграмма модуля `ascii_to_bcd`




Рисунок 11 – Временная диаграмма модуля main

Приложение Д




Рисунок 1 – RTL – представление модуля del_par




Рисунок 12 – RTL – представление модуля gate




Рисунок 13 – RTL – представление модуля `to_save`




Рисунок 14 – RTL – представление модуля Cont_seq




Рисунок 15 – RTL – представление модуля Comands




Рисунок 16 – RTL – представление модуля обработка




Рисунок 18 – RTL – представление модуля register




Рисунок 19 – RTL – представление модуля regist




Рисунок 20 – RTL – представление модуля Display




Рисунок 21 – RTL – представление модуля `ascii_to_bcd`




Рисунок 22 – RTL – представление модуля main

Приложение Е




Рисунок 1 – RTL – моделирование




Рисунок 2 – Gate – level – моделирование