Национальный исследовательский университет «МЭИ» Институт радиотехники и электроники им. В.А. Котельникова Кафедра электроники и наноэлектроники

Лабораторная работа № <u>5</u> по курсу

«Автоматизация анализа электронных схем»

<u>Анализ электронных схем с активными элементами (МДП-транзистор)</u>

Группа: _	<u> </u>
Студент:	Волчков Д. Н.
Преподаватель:	<u>Баринов А. Д.</u>
Оценка:	

Задание 1:

Проведем моделирование МОП-транзистора (Рисунки 1 - 3):

```
Title stattement

*M<name> <drain> <gate> <source> <bulk> <model name>

M1 drain gate source 0 2SJ56

V1 gate source 5

V2 source drain 5
.DC LIN V1 -10 10 .01
.TEMP 27
.PLOT DC ID(M1)
```

Рисунок 1 – Листинг программы




Рисунок 2 – Передаточная характеристика МОП-транзистора




Рисунок 3 — Выходная характеристика МОП-транзистора (От красного к бирюзовому напряжение затвор-исток растет от -10 B к 0 B с шагом 2 B)

По рисункам 2 и 3 приходим к выводу, что переходная характеристика соответствуют МОП-транзистору, однако выходная характеристика выглядит очень растянуто, однако законы ее изменения подтверждают, что она принадлежит МОП-транзистору.

Задание 2:

Для того, чтобы построить переходную характеристику при значениях напряжения затвор-исток равных 1,5 VTO и 3 VTO, обратимся к SPICE-характеристикам МОП-транзистора (Рисунок 4):

```
Title stattement

*M<name> <drain> <gate> <source> <bulk> <model name>

M1 drain gate source 0 2SJ56
.model 2SJ56 PMOS (VTO=1 UO=600 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u)

V1 gate source 5
V2 drain source 5
.DC LIN V2 0 5 .1 V1 LIST 1.5 3
.TEMP 27
.STEP LIN M1 1 3 1 ;$MCE LEVEL;DC Analysis
.PLOT DC ID(M1)
```

Рисунок 4 – Листинг программы

Рассчитаем значения напряжения затвор-исток:

$$1.5 \cdot VTO = 1.5 \cdot 1 = 1.5$$

 $3 \cdot VTO = 3 \cdot 1 = 3$

Построим переходную и выходную характеристику при значениях напряжения затвор-исток равных 1,5 VTO и 3 VTO (Рисунки 5-6):



Рисунок 5 – Переходная характеристика МОП-транзистора в режиме насыщения




Рисунок 6 — Выходная характеристика МОП-транзистора при различных уровнях модели (Красный и зеленый при первом уровне и напряжениях 1.5 и 3 VTO соответственно; синий и розовый при втором уровне и напряжениях 1.5 и 3 VTO соответственно; оранжевый и бирюзовый при третьем уровне и напряжениях 1.5 и 3 VTO соответственно)

Как можно увидеть по рисунку 6, 1 и 2 модель дали одинаковые результаты, их прямые находятся одна над другой, третий уровень модели изменил значения для характеристики.

Задание 3:

```
R1 1 drain 1k
C1 drain gate 10p
R2 1 gate 80k
C2 gate plus 1u
R3 gate 0 40k
V2 plus 0 DC 0 AC 1 0 SIN(0 5 1G 0 0 0)
V1 1 0 10
M2 drain2 gate2 0 0 $GENERIC_N1
R1 11 drain2 1k
*C1 drain gate 10p
R2 11 gate2 80k
C2 gate2 plus2 1u
R3 gate2 0 40k
V22 plus2 0 DC 0 AC 1 0 SIN(0 5 1G 0 0 0)
V11 11 0 10
.AC DEC 125 10 1G
.TEMP 27
.PLOT AC (V(DRAIN)/V(V2)) (V(DRAIN2)/V(V2))
```

Рисунок 7 – Листинг программы




Рисунок 8 – Коэффициент усиления схемы (Красным – с конденсатором C2, синим – без конденсатора)

Конденсатор C2 способствует более медленному падению коэффициента усиления схемы.

Задание 4:




Рисунок 9 –

Для транзистора из первого задания зададим комплиментарную пару на основе стандартной модели, с учетом необходимости равенства крутизны. Для этого возьмем модель 2N6568. Получим передаточную характеристику простого инвертора в КМОП-базисе (Рисунок 10):




Рисунок 10 — Передаточная характеристика простого инвертора в КМОП-базисе По рисунку 10 видно, что напряжением переключения является 3.125 В.

Задание 5:

```
Title stattement
M1 1 out out 0 $GENERIC_N
M2 out 2 0 0 $GENERIC_N1
.model $GENERIC_N NMOS(VTO=-2 UO=600 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u W=25u)
.model $GENERIC_N1 NMOS(VTO=1 UO=1000 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u W=25u)
V1 1 0 5
V2 2 0 5
.DC LIN V2 0 5 .01
.TEMP 27
.PLOT DC V(OUT)
```

Рисунок 11 – Листинг программы




Рисунок 12 – Передаточная характеристика при одинаковых пороговых напряжениях




Рисунок 12 — Передаточная характеристика при увеличении порогового напряжения нагрузочного транзистора в 2 раза

Задание 6:

```
Title stattement
V1 1 0 4
V2 2 0 Pulse 0 2 0 0 0 200n 1u
M1 1 1 out 0 $GENERIC_N
.model $GENERIC_N NMOS(VTO=1 UO=600 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u)
M2 out 2 0 0 $GENERIC_N
.TRAN 2e-008 1U 0
.TEMP 27
.PLOT TRAN V(OUT) V(V2)
```

Рисунок 13 – Листинг программы для первой схемы




Рисунок 14 – Реакция на импульс первой схемы

```
Title stattement
V1 1 0 4
V2 2 0 Pulse 0 2 0 0 0 200n 1u
V3 3 0 Pulse 0 2 0 0 0 200n 1u
M1 1 1 out 0 $GENERIC_N
.model $GENERIC_N NMOS(VTO=1 UO=600 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u)
M2 out 2 4 0 $GENERIC_N
M3 4 3 0 0 $GENERIC_N
.TRAN 2e-008 1U 0
.TEMP 27
.PLOT TRAN V(OUT) V(V2)
```

Рисунок 15 – Листинг программы для второй схемы




Рисунок 16 – Реакция на импульс второй схемы

```
Title stattement
V1 1 0 4
V2 2 0 Pulse 0 2 0 0 0 200n 1u
V3 3 0 Pulse 0 2 0 0 0 200n 1u
M1 1 1 out 0 $GENERIC_N
.model $GENERIC_N NMOS(VTO=1 UO=600 VMAX=2E5 L=2.5u LAMBDA=20m KP=25u)
M2 out 2 0 0 $GENERIC_N
M3 out 3 0 0 $GENERIC_N
.TRAN 2e-008 1U 0
.TEMP 27
.PLOT TRAN V(OUT) V(V2)
```

Рисунок 17 – Листинг программы для третьей схемы




Рисунок 18 – Реакция на импульс третьей схемы