

Student's name and surname: Paweł Bałbatun

ID: 193652

Cycle of studies: bachelor's degree studies

Mode of study: full-time studies

Field of study: Automatic Control, Cybernetics and Robotics

Profile: Automation Systems

ENGINEERING DIPLOMA THESIS

Title of the thesis: Design of a measurement card for a laboratory stand for measuring physical quantities in HVAC systems, based on a selected design kit with a TFT graphic display.

Title of the thesis (in Polish): Projekt stanowiska pomiarowego podstawowych wielkości fizycznych wykorzystywanych w systemach HVAC w oparciu o wybrany zestaw uruchomieniowy wyposażony w wyświetlacz graficzny TFT

Supervisor: mgr inż. Piotr Darski

SPIS TREŚCI

1 WSTĘP	5
2 STAN WIEDZY I ZAŁOŻENIA PROJEKTOWE	6
2.1 Sygnał 0–10 V i sterowanie HVAC	6
2.2 Regulacja PI/PID i sekwencje pracy central HVAC	6
2.3 Sterowniki HVAC na mikrokontrolerach i RTOS	6
2.4 Ramy projektowania PCB dla układów mieszanych	7
3 WYMAGANIA PROJEKTU	8
3.0.1 Wymagania funkcjonalne	8
3.0.2 Wymagania niefunkcjonalne	9
4 PROJEKT CZĘŚCI SPRZĘTOWEJ	10
4.1 Wymagania sprzętowe — przegląd	10
4.2 Moduł zasilania	11
4.3 Tor wyjściowy 0–10 V: przetwornik DAC + wzmacniacze operacyjne	13
4.4 Tor wejściowy 0–10 V: interfejs pomiarowy	14
4.5 Projekt PCB i separacja stref	16
5 FIRMWARE	18
5.1 Wybór środowiska uruchomieniowego	18
5.1.1 Dlaczego Zephyr + LVGL?	18
5.2 Struktura projektu firmware	19
5.3 Model konfiguracji HVAC i format JSON	20
5.3.1 Próby wczytywania konfiguracji z karty SD	23
5.4 Algorytm regulacji PI i sekwencja pracy układu	23
5.5 Interfejs użytkownika (HMI)	25
5.6 Konfiguracja systemu Zephyr	28
5.7 Wątki systemu czasu rzeczywistego i harmonogram zadań	30
5.8 Abstrakcja wejść/wyjść analogowych i integracja z przetwornikami	31
5.9 Diagnostyka i logowanie	31
5.10 Testy i walidacja działania firmware'u	32
5.11 Ograniczenia obecnej implementacji i kierunki rozwoju	33
5.12 Walidacja	34
5.12.1 Metodyka	34
5.12.2 Wyniki	34
5.12.3 Dyskusja	34

Streszczenie

Praca przedstawia projekt oraz weryfikację stanowiska pomiarowego dla wybranych wielkości fizycznych typowych w systemach HVAC (temperatura, wilgotność, ciśnienie, przepływ oraz sygnały sterujące 0 – 10 V). Rozwiązanie bazuje na zestawie uruchomieniowym STM32F746G-Discovery z wyświetlaczem TFT oraz na dedykowanej karcie pomiarowo-wyjściowej 0 – 10 V zaprojektowanej w KiCad. Oprogramowanie wykonano w środowisku Zephyr RTOS z wykorzystaniem sterowników peryferiów i biblioteki LVGL do obsługi interfejsu graficznego. Przedstawiono wymagania funkcjonalne, projekt części analogowej (tory wejściowe z ochroną i skalowaniem, tor wyjściowy 0 – 10 V), architekturę oprogramowania (wątki RTOS, kolejki, sterowniki), a także wyniki validacji dokładności i powtarzalności pomiarów na podstawie wzorców i porównania z przyrządami referencyjnymi.

Wykaz skrótów i oznaczeń

Skrót	Znaczenie
HVAC	Heating, Ventilation and Air Conditioning – układy ogrzewania, wentylacji i klimatyzacji budynków, główny obszar zastosowań projektowanego stanowiska.
TFT	Thin Film Transistor – matryca ciekłokrystaliczna z tranzystorami cienkowarstwowymi, typ wyświetlacza zastosowany w zestawie STM32F746G_DISCO.
PCB	Printed Circuit Board – płytka drukowana z obwodami miedzianymi, na której zrealizowano tor 0–10 V i moduł zasilania.
DC	Direct Current – prąd stały (np. instalacyjne zasilanie 24 V DC).
PLC	Programmable Logic Controller – programowalny sterownik logiczny stosowany w automatyce przemysłowej i budynkowej.
BMS	Building Management System – nadzędny system zarządzania instalacjami w budynku (HVAC, oświetlenie, bezpieczeństwo).
PI	Proportional–Integral – regulator z członem proporcjonalnym i całkującym, zastosowany w projekcie do regulacji temperatury.
PID	Proportional–Integral–Derivative – regulator z członem proporcjonalnym, całkującym i różniczkującym; w pracy rozważany jako rozszerzenie regułatora PI.
ADC	Analog to Digital Converter (A/C) – przetwornik analogowo–cyfrowy zamieniający sygnał napięciowy na kod cyfrowy (układ ADS8688).
DAC	Digital to Analog Converter (C/A) – przetwornik cyfrowo–analogowy generujący sygnał napięciowy z kodu cyfrowego (układ DAC7568).
RTOS	Real Time Operating System – system operacyjny czasu rzeczywistego, w pracy wykorzystano Zephyr RTOS.
MCU	Microcontroller Unit – mikrokontroler pełniący rolę jednostki centralnej (STM32F746NG na płytce STM32F746G_DISCO).
CPU	Central Processing Unit – rdzeń obliczeniowy mikrokontrolera.
STM32F746G_DISCO	Zestaw uruchomieniowy firmy STMicroelectronics z mikrokontrolerem STM32F746NG i wyświetlaczem TFT, pełniący rolę jednostki centralnej stanowiska.
SPI	Serial Peripheral Interface – szeregowy interfejs komunikacyjny typu master-slave użyty do połączenia z przetwornikami ADC i DAC.
I2C	Inter/Integrated Circuit – dwukierunkowa magistrala szeregowa wykorzystywana w Zephyrze jako jedno ze standardowych peryferiów (w projekcie nie używana bezpośrednio, ale wspominana w opisie środowiska).
GPIO	General Purpose Input/Output – uniwersalne linie wejścia/wyjścia cyfrowego mikrokontrolera, wykorzystywane m.in. jako sygnały CS.
DMA	Direct Memory Access – mechanizm bezpośredniego dostępu do pamięci.
UART	Universal Asynchronous Receiver/Transmitter – asynchroniczny interfejs szeregowy używany w projekcie jako kanał logowania.
HMI	Human–Machine Interface – warstwa interfejsu człowiek–maszyna, ekranów, przycisków i elementów graficznych.

UI	User Interface – interfejs użytkownika; w pracy używany zamiennie z HMI.
GUI	Graphical User Interface – graficzny interfejs użytkownika oparty na ikonach, przyciskach i wykresach na ekranie TFT.
LVGL	Light and Versatile Graphics Library – biblioteka graficzna dla systemów wbudowanych użyta do budowy interfejsu HMI.
DeviceTree	Opis sprzętu w postaci drzewa urządzeń używany w Zephyrze do deklarowania peryferiów (magistrale SPI, wyświetlacz, karta SD itp.).
CMake	System budowania projektów C i C++, wykorzystywany przez Zephyra.
NVS	Non/Volatile Storage – warstwa trwałego przechowywania ustawień w Zephyrze.
FAT	File Allocation Table – klasyczny system plików wykorzystywany m.in. na kartach SD.
LittleFS	Lekki system plików dla pamięci typu flash, obsługiwany przez Zephyra.
BLE	Bluetooth Low Energy – energooszczędny standard komunikacji radiowej dostępny w stosach sieciowych Zephyra.
IP	Internet Protocol – protokół sieciowy obsługiwany przez stosy sieciowe Zephyra (Ethernet, BLE IP).
JSON	JavaScript Object Notation – tekstowy format opisu danych użyty do zapisu konfiguracji HVAC.
SD	Secure Digital – karta pamięci SD planowana jako nośnik zewnętrznych plików JSON.
CNC	Computer Numerical Control – obrabiarki sterowane numerycznie; w pracy przywoływane jako przykład urządzeń wczytujących pliki z karty SD.
G/code	Język poleceń sterujących ruchem maszyn CNC i drukarek 3D, przywołyany jako analogia do plików konfiguracji HVAC.
AI	Analog Input – kanał wejścia analogowego (0–10 V) na projektowanej płytce.
AO	Analog Output – kanał wyjścia analogowego (0–10 V) na projektowanej płytce.
GNDA	Ground Analog – masa analogowa wykorzystywana w torach 0–10 V, wydzielona geometrycznie na PCB.
GND	Ground – wspólna masa układu, odniesienie dla części cyfrowej i zasilania.
SG	Signal Ground – lokalny powrót sygnałowy dla danego kanału wejściowego/wyjściowego 0–10 V.
SHIELD	Ekran przewodu, podłączany do wspólnego ekranu na płytce w celu poprawy odporności na zakłócenia.
VFD	Variable Frequency Drive – falownik wentylatora (oznaczenie „Fan VFD” przy jednym z wyjść 0–10 V).
EMC	Electromagnetic Compatibility – kompatybilność elektromagnetyczna; w pracy wspomniana przy omawianiu ograniczeń projektu PCB.
PPTC	Polymeric Positive Temperature Coefficient – polimerowy bezpiecznik samoresetujący stosowany w torze zasilania (oznaczenie F1, F2).
TVS	Transient Voltage Suppressor – dioda zabezpieczająca przed przepięciami w torze zasilania (np. SMBJ33A).
MOSFET	Metal–Oxide–Semiconductor Field Effect Transistor – tranzystor polowy, w projekcie P/MOSFET użyty do ochrony przed odwrotną polaryzacją.

LED	Light Emitting Diode – dioda świecąca sygnalizująca obecność napięcia zasilania.
FPGA	Field Programmable Gate Array – programowalna macierz bramek, występująca w tytule cytowanej pracy o szybkim strojeniu regulatora PID.

1. WSTĘP

Celem pracy jest zaprojektowanie i weryfikacja stanowiska pomiarowego dla podstawowych wielkości fizycznych spotykanych w HVAC oraz interfejsu sterującego 0–10 V, z wykorzystaniem zestawu STM32F746G-Discovery (STM32F746NG, Cortex-M7) i dedykowanego modułu pomiarowego PCB. Motywacją jest potrzeba ekonomicznego, dydaktycznego stanowiska do testów i demonstracji algorytmów sterowania.

Omówiono kontekst przemysłowy sygnałów 0–10 V, przegląd czujników oraz wymagania co do dokładności i izolacji torów.

2. STAN WIEDZY I ZAŁOŻENIA PROJEKTOWE

Celem projektu jest przede wszystkim zaprojektowanie i uruchomienie stanowiska laboratoryjnego, a nie opracowanie nowego modelu teoretycznego. Z tego powodu przegląd literatury ma charakter praktyczny i koncentruje się na zagadnieniach, które były wykorzystane w projekcie: sygnał w standardzie 0-10 V używany w automatyce przemysłowej, podstawowych algorytmach regulacji oraz ogólnych zasadach projektowania płyt PCP dla układów mieszanych analogowo-cyfrowych.

2.1. Sygnał 0–10 V i sterowanie HVAC

W automatyce budynkowej i innych układach automatyki jednym z najczęściej spotykanych sygnałów sterujących jest sygnał napięciowy 0–10 V lub sygnał prądowy 4–20 mA. W materiałach producentów czujników, przetworników oraz w opracowaniach dotyczących automatyki budynkowej podkreśla się, że sygnał 0–10 V jest powszechnie używany do sterowania siłownikami przepustnic i zaworów, falownikami oraz różnymi czujnikami stosowanymi w instalacjach HVAC[4, 14, 15]. Główna zaleta takiego sygnału to prostota: praktycznie każdy sterownik PLC lub system BMS potrafi wygenerować albo zmierzyć napięcie 0–10 V, a jego interpretacja jest intuicyjna (0–100 % odpowiada 0–10 V).

W literaturze naukowej dotyczącej sterowania HVAC większość uwagi poświęca się modelom cieplnym i algorytmom regulacji, natomiast warstwa sprzętowa jest zwykle opisywana dość ogólnie. W artykułach dotyczących energooszczędnego sterowania HVAC stosuje się klasyczne sygnały analogowe (napięciowe lub prądowe)[3, 16]. W niniejszej pracy ten tor został celowo „wyciągnięty na wierzch” w postaci osobnej płytki dydaktycznej, tak aby można było go obserwować i modyfikować podczas zajęć laboratoryjnych.

2.2. Regulacja PI/PID i sekwencje pracy central HVAC

W publikacjach dotyczących sterowania HVAC najczęściej stosuje się regulatory PI lub PID. Do ich strojenia wykorzystuje się zarówno proste metody (np. Ziegler–Nichols), ale również bardziej zaawansowane algorytmy optymalizacyjne[3, 12, 22]. Przykładowo Almabrok i in. prezentują szybką metodę strojenia regulatora PID dla systemu HVAC z użyciem algorytmu optymalizacyjnego[3]. Zminy termodynamiczne w budynkach są na ogół procesem powolnym, dlatego algorytmy przyspieszające optymalne strojenie regulatorów są głównym motywem przewodnim prac badawczo–naukowych w tej dziedzinie.

W przypadku logiki działania całych central wentylacyjnych, często odwołuje się do ustalonych sekwencji pracy opisanych w wytycznych ASHRAE, w szczególności w dokumencie Guideline 36[7]. Wytyczne te definiują gotowe sekwencje sterowania nagrzewnicą, chłodnicą, odzyskiem ciepła i bypassem, uwzględniając pasmo martwe oraz warunki bezpieczeństwa. W projekcie zastosowano uproszczony wariant takiej sekwencji: pojedynczy regulator PI temperatury, którego wyjście jest podzielone na przedziały odpowiadające grzaniu, chłodzeniu, odzyskowi ciepła oraz pasmowi martwemu.

2.3. Sterowniki HVAC na mikrokontrolerach i RTOS

W literaturze można znaleźć przykłady implementacji sterowania HVAC z użyciem mikrokontrolerów oraz prostych systemów operacyjnych czasu rzeczywistego. W pracy Fernandesa opisano regulator PID przepływu powietrza w instalacji wentylacyjnej, zaimplementowany na mikrokontrolerze, z lokalnym pomiarem oraz sterowaniem pracą wentylatora[12]. Układ ten jest zbliżony koncepcyjnie do niniejszego projektu, obejmuje jedną pętlę regulacji, czujnik, element wykonawczy i prosty interfejs użytkownika.

W projekcie jako środowisko firmware'u wykorzystano Zephyr RTOS, lekki system operacyjny czasu rzeczywistego przeznaczony do układów wbudowanych, obsługujący wiele architektur i posiadający rozbudowany zestaw sterowników[27, 28]. Dokumentacja Zephyra pokazuje typowe podejście do struktury aplikacji: logika jest podzielona na wątki, natomiast sprzęt (np. magistrale SPI, wyświetlacze) opisuje się w drzewie urządzeń (Devicetree). Do realizacji interfejsu HMI wykorzystano bibliotekę LVGL, czyli popularną otwartą bibliotekę graficzną dla mikrokontrolerów[20, 26]. LVGL udostępnia gotowe widżety (przyciski, wykresy, listy), dzięki czemu można skupić się na logice HVAC, zamiast implementować od podstaw warstwę graficzną.

2.4. Ramy projektowania PCB dla układów mieszanych

Istotnym elementem projektu jest płytka PCB zawierająca zarówno sygnały analogowe 0–10 V, jak i cyfrowe interfejsy SPI. W literaturze dotyczącej projektowania układów mieszanych powtarza się kilka podstawowych zaleceń: logiczny podział płytka na część analogową i cyfrową, kontrola powrotu prądów w masie oraz rozsądne prowadzenie zasilania[9, 10, 21]. Ott [21] zwraca uwagę, że zamiast dzielić masę na dwie osobne płaszczyzny, korzystniej jest utrzymać jedną wspólną masę i wydzielić część analogową oraz cyfrową głównie geometrycznie oraz odpowiednim prowadzeniem ścieżek.

W notach aplikacyjnych firm Analog Devices i Microchip przedstawiono przykładowe projekty płyt dla układów mieszanych, gdzie pokazano m.in. sposób umieszczania przetworników ADC na granicy stref analog/digital, prowadzenia linii SPI oraz stosowania przelotek łączących pola masy[9, 10]. W niniejszym projekcie przyjęto podobne podejście: sygnały 0–10 V znajdują się w wydzielonych częściach płytka z osobnym polem masy analogowej GNDA, interfejsy SPI umieszczone bliżej złącza do płytka STM32F746G-DISCO, natomiast przetworniki cyfrowo/analogowe i analogowo/cyfrowe pełnią rolę „mostu” pomiędzy częścią analogową a cyfrową[2, 11].

3. WYMAGANIA PROJEKTU

Przed opisaniem szczegółowych informacji dotyczących sprzętu i oprogramowania, należaałoby zdefiniować wymagania dla projektowanego stanowiska. Wymagania mają tutaj dwa poziomy: funkcjonalny (co stanowisko ma potrafić) oraz niefunkcjonalny (z jaką dokładnością, w jaki sposób i przy jakiej wygodzie użytkowania). Poniższy zestaw założeń był punktem odniesienia przy projektowaniu zarówno płytki PCB, jak i firmware'u opisanych w kolejnych rozdziałach.

3.0.1. Wymagania funkcjonalne

Podstawowym celem jest budowa stanowiska, które pozwala na wygodny pomiar i generację sygnałów 0–10 V typowych dla instalacji HVAC oraz na rozszerzenie działania prostego układu regulacji temperatury. W praktyce sprowadza się to do spełnienia następujących wymagań:

- Płytkę powinna umożliwiać pomiar napięć wejściowych w zakresie 0–10 V z efektywną rozdzielczością nie gorszą niż 10 mV na kanał, tak aby możliwe było rejestrowanie zmian wielkości fizycznych z dokładnością wystarczającą do ćwiczeń laboratoryjnych.
- Układ ma generować na każdym z ośmiu wyjść sygnał 0–10 V o obciążalności co najmniej 5 mA, co pozwala na sterowanie typowymi układami wykonawczymi w systemach HVAC (zawory, przepustnice, falowniki itp.).
- Do dyspozycji użytkownika powinno być co najmniej osiem wejść i osiem wyjść analogowych, tak aby dało się równolegle podłączyć kilka czujników i elementów wykonawczych oraz odtworzyć uproszczony schemat układu sterowania małej centrali wentylacyjnej.
- Każdy kanał wejściowy ma udostępniać, oprócz samego sygnału, także dedykowaną masę sygnałową oraz zasilanie +24 V, co umożliwia bezpośrednie podłączenie aktywnych czujników pomiarowych bez dodatkowych zasilaczy pomocniczych.
- Na wyświetlaczu TFT powinny być pokazywane aktualne wartości napięć na wejściach i wyjściach 0–10 V, wraz z ich opisem funkcjonalnym (np. „T supply”, „T extract”, „Heater”, „Cooler”), tak aby z poziomu GUI dało się zorientować, jaką rolę pełni dany kanał w danej konfiguracji.
- Interfejs użytkownika ma umożliwiać ustawienie zadanej temperatury oraz granic pasm sekwencji (grzanie, chłodzenie, odzysk ciepła, pasmo martwe), a następnie obserwację wynikowych sygnałów wyjściowych 0–10 V.
- Oprogramowanie powinno realizować co najmniej jedną pętlę regulacji temperatury (regulator PI-/PID w zależności od wybranej konfiguracji) z wyjściem wyrażonym w procentach, które są następnie rozdzielane na wyjścia odpowiadające nagrzewnicy, chłodnicy, odzyskowi ciepła i wentylatorowi zgodnie z wybraną sekwencją pracy.
- Użytkownik powinien mieć możliwość przełączania się pomiędzy co najmniej dwiema kompletnymi konfiguracjami stanowiska (różne nastawy, parametry regulatora, mapowanie kanałów, progi sekwencji) bez konieczności rekompilacji oprogramowania – konfiguracja ma być wczytywana z opisu tekstowego (JSON) w czasie działania systemu.

Realizacja powyższych punktów oznacza, że stanowisko może zostać wykorzystane jako prosty, ale dość elastyczny w dalszym rozwoju testowy zestaw laboratoryjny, pozwalające zarówno na pomiary statyczne, jak i na podstawowe eksperymenty z regulacją temperatury i sekwencjami działania układu HVAC.

3.0.2. Wymagania niefunkcjonalne

Drugą grupę stanowią wymagania niefunkcjonalne, związane z dokładnością, bezpieczeństwem, czynnością dydaktyczną oraz możliwością dalszego rozwijania projektu. W pracy przyjęto w szczególności następujące założenia:

- Tor pomiarowy 0–10 V powinien zapewniać rozdzielcość co najmniej 10 mV oraz błąd podstawowy rzędu pojedynczych dziesiątek miliwoltów w całym zakresie, tak aby wyniki pomiarów były powtarzalne i nadawały się do prostych zadań obliczeniowych (np. wyznaczanie charakterystyk statycznych czujników).
- Układ ma być odporny na typowe błędy popełniane w laboratorium: odwrotną polaryzację zasilania, przypadkowe zwarcia oraz krótkotrwałe przekroczenia dopuszczalnego napięcia na wejściach/wyjściach. Wymusza to zastosowanie zabezpieczeń w torze zasilania, ochrony przeciwprzepięciowej oraz podstawowych środków ochrony ESD.
- Projekt PCB powinien uwzględnić dobre praktyki dla układów mieszanych: wydzielenie stref analogowej i cyfrowej, kontrolowany sposób łączenia mas, sensowne prowadzenie ścieżek zasilania i linii szybkich (SPI). Dzięki temu stanowisko ma zachowywać się stabilnie także przy jednoczesnej pracy kilku kanałów i podczas dynamicznych zmian sygnałów.
- Zarówno schemat, jak i sam układ na płytce powinny być czytelne dla studenta. Przepływ sygnału (wejścia 0–10 V – przetwornik A/C – mikrokontroler – przetwornik C/A – wyjście 0–10 V) powinien dać się łatwo prześledzić wzrokowo, a opisy na warstwie nadruku i w GUI mają pomagać w zrozumieniu roli poszczególnych bloków.
- Oprogramowanie powinno być oparte na otwartych, powszechnie stosowanych narzędziach (w tym przypadku: Zephyr RTOS, LVGL) i napisane w sposób umożliwiający dalszy rozwój: dołożenie kolejnych ekranów HMI, nowych algorytmów regulacji lub innego sposobu wczytywania konfiguracji (np. z karty SD) bez konieczności radykalnej przebudowy kodu.
- Projekt nie zakłada pełnej certyfikacji pod kątem EMC, ale sposób prowadzenia mas, filtracja zasilania i zastosowane zabezpieczenia mają ograniczać podatność na zakłócenia do poziomu akceptowalnego w warunkach laboratorium dydaktycznego.

Tak zdefiniowany zestaw wymagań wyznacza ramy dalszej części pracy. Rozdział dotyczący projektu części sprzętowej pokazuje, w jaki sposób spełniono założenia związane z torami 0–10 V, zasilaniem i PCB, natomiast rozdział o firmware opisuje realizację wymagań dotyczących regulacji, interfejsu użytkownika oraz mechanizmu wczytywania konfiguracji.


4. PROJEKT CZĘŚCI SPRZĘTOWEJ

4.1. Wymagania sprzętowe — przegląd


Projektowana płytka stanowi jedną, spójną platformę do pomiaru i generacji sygnałów 0–10 V w aplikacjach HVAC[6], współpracującą z zestawem uruchomieniowym STM32F746G-DISCO wyposażonym m.in. w mikrokontroler STM32F7 i panel TFT[23, 24]. Rozwiążanie to ma pełnić rolę uniwersalnego „frontendu” analogowego dla laboratoryjnego sterownika HVAC: umożliwia zarówno rejestrację sygnałów z czujników i przetworników 0–10 V, jak i generację ośmiu niezależnych sygnałów 0–10 V do sterowania elementami wykonawczymi (siłowniki przepustnic, zawory mieszające, przetwornice wentylatorów itp.).

Od strony zasilania przewidziano instalacyjne wejście DC (nominalnie 24 V) zabezpieczeniem (odwrotna polaryzacja, przepięcia, wstępna filtracja), a następnie podział zasilania na osobne gałęzie dla części cyfrowej, analogowej i elementów interfejsowych. Taki układ zmniejsza wpływ zakłóceń na pomiary i stabilizuje pracę wyjść analogowych. Interfejs pomiarowy obejmuje osiem wejść 0–10 V przygotowanych do bezpiecznego próbkowania przez przetwornik A/C oraz osiem wyjść 0–10 V realizowanych przez przetwornik C/A i wzmacniacze operacyjne.

Istotnym założeniem projektowym było zachowanie kompatybilności elektrycznej i mechanicznej z płytą STM32F746G-DISCO. W centralnej części PCB przewidziano złącze typu goldpin (standard Dupont), którego raster i położenie odpowiada złączu rozszerzeń zestawu uruchomieniowego. Dzięki temu całość tworzy układ piętrowy: płytka z analogowym interfejsem pełni funkcję karty pomiarowej, a zestaw uruchomieniowy zapewnia moc obliczeniową oraz interfejs użytkownika (TFT z panelem dotykowym).



Rysunek 4.1: Widok płytki PCB z zaprojektowanym rozmieszczeniem elementów i złącz. W centralnej części znajduje się obszar montażu płytki STM32F746G-DISCO.



Rysunek 4.2: Schemat blokowy głównych modułów funkcjonalnych płytki z interfejsem 0–10 V.

4.2. Moduł zasilania

Układ zasilania płytki został zaprojektowany tak, aby bezpiecznie przyjąć instalacyjne napięcie stałe (do ok. 24 V) i rozdzielić je na dwa napięcia pomocnicze: +5 V oraz +3,3 V. Schemat modułu zasilania przedstawiono na rysunku 4.3.

Na wejściu zastosowano gniazdo J1 (DC jack 5,5×2,1 mm), do którego doprowadzane jest napięcie z zewnętrznego zasilacza. Bezpośrednio za złączem znajduje się polimerowy bezpiecznik samoresetujący F1 (PPTC 1,1 A/30 V), pełniący rolę zabezpieczenia nadprądowego w przypadku zwarcia na płytce lub błędnego podłączenia odbiorników. Równolegle do wejścia umieszczono diodę TVS D3 (SMBJ33A) tłumiącą przepięcia.

Ochronę przed odwrotną polaryzacją zasilania zrealizowano w oparciu o tranzystor P-MOSFET mocy Q1 (AO4407A w obudowie SO-8 lub równoważny)[5]. Tranzystor włączono w konfiguracji „idealnej diody”: jego źródło jest połączone z wejściem zasilania, dren z resztą układu, a bramka sterowana jest poprzez rezistor R4 i diodę Zenera D4 (1N4742A)[1]. Przy poprawnej polaryzacji tranzystor przewodzi z minimalnym spadkiem napięcia na kanale, a w przypadku odwrotnego podłączenia zasilacza blokuje przepływ prądu i chroni dalsze stopnie zasilania.

Za sekcją ochronną pracuje wyłącznik SW1 odcinający cały moduł zasilania. Dioda LED D5 z rezystorem szeregowym R14 sygnalizuje obecność napięcia po stronie wejściowej; pozwala to na szybką kontrolę stanu zasilania przed przetwornicami.

Kolejnym etapem jest wstępna filtracja C-L-C napięcia wejściowego. Dławik L3 (33 µH) oraz kondensatory C15 (100 µF/63 V), C26 (100 nF), C27 (47 µF) i C16 (1 µF) tworzą filtr typu PI, ograniczający wahanie napięcia oraz szpilki napięciowe związane z pracą przetwornic impulsowych. Dodatkowy koralik ferrytowy FB1, włączony szeregowo w linii 24 V, poprawia tłumienie zakłóceń o wyższych częstotliwościach, które mogłyby przenikać do dalszych części instalacji.

Konwersję napięcia na poziomy logiczne realizują dwie niezależne przetwornice buck z rodziną LM2596S[18]. Układ U1 (LM2596S-5) generuje linię +5 V. W jego torze znajdują się dławik L2 (33 µH), dioda Schottky'ego D1 (SK56) oraz kondensatory wejściowe C2 (100 µF/63 V) i C1 (470 nF) oraz wyjściowe C4 i C3. Analogicznie układ U2 (LM2596S-3,3) dostarcza linię +3,3 V z użyciem dławika L1 (68 µH), diody D2 (SK56) oraz zestawu kondensatorów C5, C6 po stronie wejściowej i C7, C8 po stronie wyjściowej. Elementy zostały dobrane zgodnie z zaleceniami producenta, tak aby zapewnić stabilność pętli regulacji dla zakładanych obciążzeń oraz odpowiednio niski poziom tętnień.

Zastosowanie dwóch niezależnych przetwornic zamiast jednego źródła z liniowymi stabilizatorami wtórnymi ma kluczowe znaczenie w kontekście sprawności i wydzielania ciepła. Przy typowych prądach pobieranych przez mikrokontroler, przetwornik A/C i przetwornik C/A, bezpośrednia konwersja z 24 V na 5 V/3,3 V w stabilizatorach liniowych skutkowałaby znaczącym poborem mocy. Przetwornice impulsowe LM2596S pozwalają ograniczyć straty do pojedynczych watów nawet przy pełnym obciążeniu linii 5 V i 3,3 V.

Analogicznie do sygnalizacji obecności napięcia na linii 24 V, stan szyn wyjściowych jest sygnalizowany diodami LED: D7 (dla linii +5 V) z rezystorem R16 oraz D6 (dla linii +3,3 V) z rezystorem R15.


Dodatkowo, w bezpośrednim sąsiedztwie przetwornic zasilających przewidziano punkty testowe dla linii +5 V oraz +3,3 V. Każdy punkt testowy ma obok wyrowadzoną również masę, co umożliwia wygodny pomiar napięć roboczych sondą oscyloskopową lub multimetrem podczas uruchamiania i diagnostyki układu. Lokalizacja tych punktów przy samych przetwornicach pozwala na obserwację rzeczywistych tężnień i zachowania regulatorów bez dodatkowego wpływu rezystancji i indukcyjności ścieżek zasilających.

Całość tworzy spójny tor: *wejście i zabezpieczenia → filtracja wstępna → konwersja 24 V na +5 V/+3,3 V → dystrybucja i sygnalizacja*, co przekłada się na stabilną pracę układu.

Na poziomie PCB cały moduł zasilania został umieszczony w górnej części płytki (rysunek 4.1), możliwie blisko gniazda wejściowego oraz oddalony od wrażliwych części analogowych. Ścieżki prowadzące prądy impulsowe z przetwornic LM2596S zaprojektowano jako szerokie i możliwie krótkie, z lokalnymi polami masy minimalizującymi powierzchnię pętli prądowych. Dzięki temu ograniczono emisję zakłóceń przewodzonych i promieniowanych oraz uproszczono separację pomiędzy strefą mocy a strefą pomiarową.

Zastosowanie przetwornic impulsowych LM2596S zamiast stabilizatorów liniowych (np. serii 78xx[17] lub LM317[19]) wynika bezpośrednio z warunków pracy projektowanej płytki. Przy typowym napięciu wejściowym 24 V oraz konieczności zasilenia mikrokontrolera, przetworników A/C i C/A oraz interfejsu użytkownika, stabilizatory liniowe musiałyby rozproszyć znaczną moc na elementach półprzewodnikowych, co prowadziłoby do dużego nagrzewania, wymagało dodatkowych radiatorów i groziło poparzeniu przy dłuższej pracy. Przetwornice obniżające napięcie LM2596S pozwalają uzyskać te same poziomy napięć 5 V i 3,3 V przy znacznie wyższej sprawności, co przekłada się na mniejsze straty mocy i niższą temperaturę pracy. Dodatkowo rodzina LM2596 jest dobrze udokumentowana i szeroko stosowana w aplikacjach laboratoryjnych, co ułatwia dobór elementów zewnętrznych oraz przewidywalne zachowanie układu przy różnych konfiguracjach obciążenia.


Z punktu widzenia generacji sygnału 0–10 V istotne są również pozostałe parametry rodziny TLV9304. Są to wzmacniacze niskoszumowe, o wyjściu typu rail-to-rail i szerokim zakresie napięcia zasilania (od ok. 4,5 V do 40 V)[25]. Przy zasilaniu z instalacyjnych 24 V pozwala to uzyskać użyteczny zakres wyjściowy bardzo blisko szyn zasilania, co zmniejsza błąd przy skrajnych poziomach napięcia 0 V i 10 V bez konieczności stosowania dodatkowych przetwornic. Niewielkie napięcie niezrównoważenia oraz mały dryft temperaturowy są w pełni wystarczające dla typowych aplikacji HVAC, gdzie ważniejsza od absolutnej precyzji jest stabilność i powtarzalność sygnału sterującego. Dodatkowo wzmacniacze te potrafią dostarczyć prąd wyjściowy rzędu kilkudziesięciu miliamperów, co upraszcza współpracę z typowymi wejściami 0–10 V przetwornic częstotliwości i sterowników automatyki budynkowej, obciążających wyjście stosunkowo niską rezystancją.



Rysunek 4.3: Moduł zasilania płytki z wejściem instalacyjnym 24 V, torem ochrony przed przepięciami i odwrotną polaryzacją oraz przetwornicami step-down LM2596 generującymi linie +5 V i +3,3 V.

4.3. Tor wyjściowy 0–10 V: przetwornik DAC + wzmacniacze operacyjne

Tor wyjściowy generujący sygnały 0–10 V oparto na ośmiokanałowym przetworniku cyfrowo-analogowym U3 (DAC7568IAPW)[11] współpracującym z dwoma czterokanałowymi wzmacniaczami operacyjnymi U5 i U6 (TLV9304xPW)[25]. Dzięki temu możliwe jest niezależne sterowanie wszystkimi ośmioma wyjściami analogowymi. Schemat toru wyjściowego przedstawiono na rysunku 4.4.



Rysunek 4.4: Schemat toru wyjściowego 0–10 V wraz z wzmacniaczami operacyjnymi.

Przetwornik DAC7568 jest zasilany z linii +3,3 V. Komunikację z płytą STM32F746G-DISCO realizuje poprzez magistralę SPI: linie NSS_OUT, MOSI_OUT i SCK_OUT zostały wyprowadzone z MCU i doprowadzone do odpowiednich pinów układu U3. Z uwagi na charakter przetwornika (układ typu „write-only”) nie przewidziano linii MISO; konfiguracja rejestrów i aktualizacja wyjść odbywa się wyłącznie poprzez wysyłanie ramek danych z mikrokontrolera.

Wyprowadzenie VREFIN/VREFOUT służy do ustalenia napięcia referencyjnego. W projekcie wykorzystano wewnętrzne źródło odniesienia przetwornika, dlatego pin został odsprzęgnięty kondensatorem C17 (150 nF) umieszczonym możliwie blisko wyprowadzeń, zgodnie z zaleceniami producenta[11]. Masę części analogowej doprowadzono do masy analogowej GNDA, która na PCB prowadzona jest jako wydzielona wyspa z kontrolowanym połączeniem do wspólnej masy GND poprzez elementy R2/C11

(opisane szerzej w podrozdziale o torze wejściowym).

Każdy z ośmiu kanałów wyjściowych DAC (VOUTA–VOUTH) jest dalej kształtowany przez prosty filtr dolnoprzepustowy RC na wejściu wzmacniacza: rezystor szeregowy (R_6 – R_{13} , typowo $3,3\text{ k}\Omega$) oraz kondensator do masy (C_{18} , C_{21} – C_{25} , $1\text{ }\mu\text{F}$). Wyznacza to częstotliwość odcięcia rzędu

$$f_c \approx \frac{1}{2\pi RC} \approx \frac{1}{2\pi \cdot 3,3\text{ k}\Omega \cdot 1\text{ }\mu\text{F}} \approx 48\text{ Hz}, \quad (4.1)$$

co skutecznie tłumie sygnały pochodzące z aktualizacji DAC, a jednocześnie jest w pełni wystarczające dla powolnych procesów w systemach HVAC.

Wzmacniacze U5A–U5D oraz U6A–U6D pracują w konfiguracji nieodwracającej i są zasilane z linii +24 V (wg producenta maksymalne napięcie zasilania to 40 V DC). W ramach zabezpieczenia na torze zasilającym idącym do wzmacniaczy znajduje się bezpiecznik polimerowy samoresetujący F2 oraz filtr dolnoprzepustowy C-R-C składający się z rezystora R_{17} , kondensatorów elektrolitycznych C_{29} i C_{31} oraz kondensatorów ceramicznych C_{28} i C_{30} . Filtr usuwa wszelkie niepożądane zakłócenia, które mogą występować w torze zasilania.

Zastosowanie wzmacniaczy o szerokim zakresie napięć zasilania pozwala uzyskać odpowiedni zapas napięciowy dla wyjść 0–10 V bez konieczności stosowania dodatkowych przetwornic podwyższających. Dla każdego kanału zastosowano identyczną sieć sprzężenia zwrotnego: rezystor do masy R_G ($10\text{ k}\Omega$) oraz rezystor w pętli sprzężenia RF ($30\text{ k}\Omega$). Wzmocnienie napięciowe pojedynczego toru wynosi więc

$$A_v = 1 + \frac{R_F}{R_G} = 1 + \frac{30\text{ k}\Omega}{10\text{ k}\Omega} = 4. \quad (4.2)$$

Przy referencji DAC rzędu 2,5 V umożliwia to uzyskanie pełnego zakresu 0–10 V na wyjściu wzmacniacza, z zapasem na niewielkie tolerancje i błędy kalibracji.

Wyjścia poszczególnych wzmacniaczy są wyprowadzone na uniwersalne złącza J21–J28. Każde złącze udostępnia linię sygnałową 0–10 V, odniesienie SG (signal ground) oraz pin SHIELD przeznaczony do ekranowania przewodów.

Na płytce PCB (rysunek 4.1) złącza wyjściowe zostały rozmieszczone wzdłuż prawej krawędzi w regularnym rastrze, co ułatwia prowadzenie przewodów i daje gwarancję „przepływu” sygnałów przez sterownik (od lewej do prawej). Ścieżki sygnałowe pomiędzy wzmacniaczami a złączami są możliwie krótkie i prowadzone nad ciągłą płaszczyzną masy, co redukuje indukcyjność pętli i przesłuchy pomiędzy kanałami.


Podsumowując, tor wyjściowy ma strukturę: $STM32 \rightarrow DAC7568 \rightarrow filtr RC \rightarrow wzmacniacz nie-odwracający o wzmocnieniu 4 \rightarrow złącze sygnałowe z ekranem i zasilaniem pola$, co zapewnia zarówno elastyczność sterowania, jak i zgodność z powszechnie stosowanym standardem 0–10 V.

4.4. Tor wejściowy 0–10 V: interfejs pomiarowy

Tor wejściowy odpowiada za obsługę czujników pomiarowych (pasywnych i aktywnych) oraz bezpieczne doprowadzenie sygnałów 0–10 V do wielokanałowego przetwornika A/C ADS8688[2]. Schemat tej części układu przedstawiono na rysunku 4.5. Przetwornik ten integruje w sobie przełączany multiplekser wejściowy, programowalne zakresy napięciowe oraz wewnętrzny front-end zabezpieczający, co pozwala uprościć zewnętrzny tor analogowy.

Po lewej stronie schematu rozmieszczeno osiem identycznych złączy wejściowych (oznaczonych jako Signal_connector, J2–J9). Na każdym złączu wyprowadzono cztery piny:

- SIG — linia sygnałowa 0–10 V,
- SG — dedykowany powrót sygnałowy (signal ground) dla danego kanału,



Rysunek 4.5: Schemat toru wejściowego 0–10 V wraz z przetwornikami ADC oraz połączenia do mikrokontrolera.

- SHIELD — ekran przewodu, przeznaczony do podłączenia oplotu lub ekranu kabla,
- +24 V — zasilanie czujnika/konwertera z instalacji 24 V.

Takie ustandaryzowane złącza pozwalają na łatwą zamianę czujników pomiędzy kanałami oraz ograniczają liczbę pomyłek przy okablowaniu.

Linia SIG każdego złącza jest prowadzona bezpośrednio do odpowiedniego pinu wejściowego przetwornika (AIN_xP), natomiast powrót SG trafia do przypisanego ujemnego wejścia odniesienia kanału (AIN_xGND). W ten sposób tworzony jest układ wejściowy o charakterze pseudo-różnicowym, w którym każdy kanał ma swój lokalny powrót odniesiony do tej samej masy analogowej GNDA. Taka topologia kompensuje spadki napięć i przesłuchy na przewodzie powrotnym oraz poprawia odporność na zakłócenia wspólne przy dłuższych odcinkach okablowania, co jest kluczowe w instalacjach HVAC rozproszonych na dużej przestrzeni.

W torze wejściowym nie stosuje się dodatkowych dzielników ani zewnętrznych filtrów antyaliasingowych; skalowanie i zabezpieczenie wejść realizuje wewnętrzny front-end przetwornika ADS8688[2], który oferuje kilka przełączanych zakresów pomiarowych oraz obwody ograniczające prądy przy przepięciach.

Piny SHIELD wszystkich wejść są połączone do wspólnego ekranu wylanego pod ścieżkami sygnału i dołączonego względem masy przez filtr RC: rezystor R2 (1 MΩ) równolegle z kondensatorem C11 (10 nF) pomiędzy GNDA i GND. Zapewnia to upływ ładunków statycznych oraz tłumienie składowych o wysokiej częstotliwości, a jednocześnie ogranicza stałoprądowe prądy pętli masy i chroni ekran przed „przeciąganiem” potencjału przez inne urządzenia podłączone do tej samej instalacji. Rozwiązanie to stanowi jednocześnie kontrolowany punkt połączenia masy analogowej i cyfrowej — GNDA jest używana w torach wejściowych i wyjściowych, natomiast GND stanowi referencję dla logiki cyfrowej i

zasilania 3,3 V.

Część analogowa przetwornika ADS8688[2] jest zasilana z linii +5 V (kondensator C9 1 µF blisko pinów AVDD/AGND), natomiast część cyfrowa z linii +3,3 V (kondensator C10 10 µF przy DVDD/DGND). Linia RST/PD jest podcięgnięta rezystorem 10 kΩ do +3,3 V i może być sterowana z mikrokontrolera, co umożliwia programowe resetowanie przetwornika oraz przechodzenie w tryb uśpienia w stanie bezczynności.

Odniesienie napięciowe przetwornika realizowane jest wewnętrznie; piny REFCAP, REFIO i REFGND są odsprzęgnięte kondensatorami klasy X7R (C12 i C13 po 1 µF) umieszczonymi możliwie blisko wyprowadzeń, zgodnie z zaleceniami producenta[2]. Zapewnia to niskoszumowe, stabilne napięcie odniesienia, co bezpośrednio przekłada się na rozdzielcość efektywną przetwornika.

Na schemacie przewidziano również dodatkowe złącze J18 w postaci listwy goldpin z możliwością założenia zworek. Złącze to służy do konfigurowania połączenia pomiędzy masą sygnałową (SG), wykorzystywaną jako powrót dla wejść 0–10 V, a ogólną masą układu (GND). Poprzez odpowiednie ustawienie zworek użytkownik może zdecydować, czy masa sygnałowa ma pozostać możliwie bez szumu i odniesiona głównie do GNDA (praca z czujnikami pasywnymi), czy też powinna zostać zwarta z masą zasilania w celu zasilania czujników aktywnych, wymagających wspólnego potencjału odniesienia dla toru zasilania i sygnału.

Takie rozwiązanie ma kilka zalet:

- umożliwia elastyczną konfigurację toru wejściowego w zależności od typu podłączonych czujników (pasywne z odseparowaną masą sygnałową vs. aktywne wymagające wspólnego potencjału zasilania i sygnału),
- poprawia kompatybilność z typowymi przetwornikami 0–10 V, które zakładają wspólną masę zasilania i wyjścia napięciowego,
- pozwala na łatwe eksperymentowanie i diagnostykę w warunkach laboratoryjnych — zmiana konfiguracji sprowadza się do przełożenia zworek, bez konieczności modyfikacji PCB ani rozcinania ścieżek.

Komunikacja z mikrokontrolerem odbywa się po magistrali SPI: linie SDI, SDO, SCLK i CS zostały połączone z odpowiednimi pinami MCU. Zestaw STM32F746G-DISCO wyposażony jest w dwa oddzielne interfejsy SPI. Dzięki temu oba przetworniki (ADS8688 i DAC7568) mogą komunikować się z MCU niezależnie od siebie; każdy z nich korzysta z własnej magistrali, co upraszcza konfigurację sprzętową.

Na poziomie PCB (rysunek 4.1) przetwornik ADS8688 oraz złącza wejściowe zostały umieszczone w lewej części płytki, w niewielkiej odległości od siebie. Ścieżki sygnałowe SIG/SIG prowadzone są nad pełną płaszczyzną masy GNDA, z zachowaniem odstępów pomiędzy kanałami, co ogranicza pojemnościowe sprzężenia krzyżowe. Ekrany SHIELD tworzą osobną, częściowo wylaną strefę połączoną z GNDA poprzez elementy R2/C11.

4.5. Projekt PCB i separacja stref

Widok płytki PCB przedstawiono na rysunku wygenerowanym z narzędzia CAD (rysunek 4.1). Płytki została zaprojektowana jako dwuwarstwowa, z rozległymi polami masy w obu warstwach. Główna powierzchnia zajmowana jest przez prostokątny obrys odpowiadający formatowi płytki STM32F746G-DISCO, w którego obrębie przewidziano wycięty obszar (strefę bez elementów i ścieżek) stanowiący miejsce

montażu zestawu uruchomieniowego. W czterech narożach oraz w pobliżu złączy umieszczono otwory montażowe umożliwiające sztywne zamocowanie całości do płyty bazowej lub obudowy.

Pod względem funkcjonalnym płytę można podzielić na trzy główne strefy:

1. **Strefa zasilania** — w górnej części, obejmująca gniazdo zasilania J1, układ ochrony (F1, D3, D4, Q1, L3, FB1) oraz przetwornice LM2596S. Ścieżki o dużych prądach i impulsowych zmianach prądu prowadzone są lokalnie, nad fragmentarycznymi polami masy, co ogranicza emisję zakłóceń.
2. **Strefa analogowa** — przy lewej i prawej krawędzi, obejmująca przetwornik ADS8688, przetwornik DAC7568, wzmacniacze TLV9304 oraz złącza wejściowe i wyjściowe. W tych częściach płytki zastosowano wydzieloną masę GNDA, która jest łączona z ogólną masą GND w jednym punkcie poprzez elementy R2/C11.
3. **Strefa cyfrowa** — w centralnej części, wokół rastru GPIO mikrokontrolera, gdzie prowadzone są linie SPI. Tutaj masa GND jest wylana jako osobna wyspa, a przejścia do masy analogowej są kontrolowane.

Istotnym elementem projektu PCB jest częste uwspólnianie potencjałów masy pomiędzy warstwami i strefami. W torach zasilania oraz w części cyfrowej zastosowano gęsto rozmieszczone przelotki łączące pola GND na obu warstwach, co skraca ścieżkę powrotu prądu i zmniejsza indukcyjność pętli. Analogicznie, w obszarach torów analogowych rozmieszczone zostały przelotki spinające pola GNDA, dzięki czemu masa analogowa tworzy zwartą, dobrze przewodzącą referencję dla sygnałów pomiarowych i wyjściowych. Połączenie GNDA z GND pozostaje jednak zrealizowane w jednym, kontrolowanym punkcie (R2/C11), co łączy zalety wspólnego potencjału odniesienia z ograniczeniem pętli mas i przesłuchów pomiędzy strefą analogową a cyfrową.

Rozdzielenie tych stref w przestrzeni płytki ogranicza przesłuchy pomiędzy torami, a jednocześnie pozwala na intuicyjną analizę układu podczas uruchamiania i diagnostyki. Szerokości ścieżek dobrano zgodnie z przewidywanymi prądami (najszerzsze dla linii 24 V, 5 V i 3,3 V, węższe dla linii sygnałowych). Przy przejściach pomiędzy warstwami stosowane są przelotki w „gęstych” grupach, tak aby zapewnić zwarty powrót prądu między płaszczyznami masy.

Dodatkowym elementem ułatwiającym pracę z płytą jest rozbudowana warstwa opisowa (silkscreen), na której zaznaczono nazwy złączy, kierunki numeracji pinów, oznaczenia kanałów wejściowych i wyjściowych oraz podstawowe kierunki przepływu sygnału (strzałki). Dzięki temu użytkownik może korzystać z płytki w warunkach laboratoryjnych praktycznie bez konieczności sięgania do schematu.

Opisany w niniejszym rozdziale projekt części sprzętowej stanowi bazę dla dalszych rozważań dotyczących implementacji algorytmów sterowania i architektury oprogramowania w rozdziałach poświęconych części programowej pracy.

5. FIRMWARE

Część programowa projektu pełni rolę interfejsu pomiędzy opracowaną platformą sprzętową a docelowym użytkownikiem - studentem realizującym ćwiczenia. Jej zadaniem jest nie tylko poprawne sterowanie wyjściami analogowymi i akwizycja sygnałów 0–10 V z przetworników, ale również prezentacja stanu układu w czytelnej formie graficznej, umożliwienie zmiany parametrów regulatora oraz wygodne przełączanie konfiguracji laboratoryjnych bez konieczności rekompilacji oprogramowania.

Z tego powodu firmware nie został zbudowany jako prosta aplikacja „bare–metal” ani w oparciu o szablony generatora STM32CubeMX, lecz jako aplikacja systemu Zephyr RTOS, z wykorzystaniem biblioteki LVGL do budowy interfejsu użytkownika. W kolejnych podrozdziałach opisano motywację tego wyboru, strukturę aplikacji, opis modelu konfiguracji systemu HVAC w oparciu o JSON, logikę regulacji oraz działanie interfejsu HMI.

5.1. Wybór środowiska uruchomieniowego

Projekt wymaga równoległego i deterministycznego wykonywania kilku zadań: odświeżania HMI na wyświetlaczu TFT, generacji sygnałów 0–10 V (komunikacja SPI z przetwornicą DAC) oraz obsługa drugiej magistrali SPI do komunikacji z przetwornicą ADC. Wszystkie te funkcje muszą być realizowane przy zachowaniu powtarzalnych czasów reakcji. Z tych powodów jako środowisko uruchomieniowe wybrano Zephyr RTOS zintegrowany z biblioteką graficzną LVGL.

Zastosowanie systemu czasu rzeczywistego zamiast prostego „bare–metal” pozwala w prosty sposób rozdzielić zadania i przypisać je do osobnych wątków: wątku interfejsu użytkownika, wątków akwizycji i przetwarzania danych oraz wątków odpowiedzialnych za komunikację ze sprzętem. Dzięki temu możliwe jest jednoczesne utrzymanie płynnego odświeżania UI, bezpiecznej obsługi przerwań z przetworników oraz terminowego odświeżania wyjść analogowych sterujących urządzeniami HVAC.

5.1.1. Dlaczego Zephyr + LVGL?

Zephyr udostępnia deterministyczny kernel o prostym, ale wystarczająco elastycznym modelem współprzeźności. Wątki o priorytetach, kolejki *workqueue*, przerwania oraz timery wysokiej rozdzielczości umożliwiają zdefiniowanie jasnego podziału zadań i ich wzajemnych zależności. W projekcie wykorzystano tę możliwość do wydzielenia ścieżki krytycznej czasowo (akwizycja i generacja sygnałów) od zadań mniej wrażliwych na opóźnienia (obsługa UI, diagnostyka, ładowanie konfiguracji). Tryb *tickless* ogranicza narzuć związany z tykaniem systemowym, a jednocześnie pozwala zachować stałe okresy odświeżania UI oraz stabilne czasy próbowania.

Istotną zaletą Zephyra jest spójny ekosystem sterowników oraz wspólna warstwa konfiguracji sprzętu. Standardowe API dla interfejsów SPI, I²C, ADC, DAC/PWM, GPIO czy DMA, uzupełnione mechanizmami DeviceTree i Kconfig, redukuje do minimum ilość kodu „klejącego” między aplikacją a warstwą sprzętową. Dla mikrokontrolerów z rodziny STM32 dostępne są gotowe drivery oraz integracja z biblioteką HAL producenta, co znacząco przyspiesza uruchomienie periferii, takich jak kontroler SPI współpracujący z zewnętrznymi przetwornikami A/C i C/A. Zmiana konfiguracji sprzętu (np. inny pin CS, dodatkowy kanał) sprowadza się najczęściej do modyfikacji pliku *.overlay* DeviceTree, bez ingerencji w logikę aplikacyjną.

Zephyr dostarcza ponadto oficjalny subsystem LVGL, odpowiedzialny za integrację biblioteki graficznej z systemem operacyjnym. W praktyce oznacza to gotową obsługę zegara *tick*, wątku renderują-

cego, przydziału pamięci oraz sterowników wyświetlaczy i urządzeń wejściowych. Konfiguracja odbywa się poprzez parę Kconfig+DeviceTree, gdzie określa się m.in. rozmiary buforów ekranu, sposób odświeżania (*flush callback*) oraz mapowanie wejścia dotyковego. Dzięki temu warstwa HMI może zostać zaimplementowana w całości w LVGL, bez konieczności ręcznego "sklejania" sterownika wyświetlacza, sterownika dotyku i logiki zadań systemowych.

Wybór Zephyra jest również uzasadniony dostępnością narzędzi deweloperskich oraz ekosystemu okołosystemowego. Jednolity system budowania oparty na CMake i menedżerze west, wbudowany logger, konsola shell, obsługa trwałych ustawień (NVS), różne systemy plików (FAT, LittleFS) oraz zintegrowany framework testowy (twister) ułatwiają utrzymanie projektu oraz jego automatyzację. W kontekście pracy inżynierskiej ważna jest także skalowalność: Zephyr oferuje stony sieciowe (Ethernet, BLE, IP), jak również bootloader MCUboot, co otwiera drogę do przyszłego rozszerzenia urządzenia o zdalne aktualizacje czy komunikację sieciową bez zmiany fundamentów projektu.

Biblioteka LVGL, wykorzystana jako warstwa HMI, jest naturalnym wyborem dla mikrokontrolerów klasy STM32F7 z kolorowym TFT. Zapewnia rozbudowany zestaw widżetów (przyciski, suwaki, listy rozwijane, wykresy) oraz mechanizmy układu obiektów (flex, grid), co pozwala zbudować zarówno ekran diagnostyczny, jak i bardziej złożony panel sterowania. LVGL jest aktywnie rozwijana, dobrze udokumentowana i szeroko stosowana w systemach wbudowanych, a jej integracja z Zephyrem jest oficjalnie wspierana. Użycie powszechnie znanego stosu Zephyr+LVGL zmniejsza ryzyko problemów z utrzymaniem projektu w przyszłości.

Nie bez znaczenia pozostaje kwestia licencjonowania i wsparcia społeczności. Zephyr jest projektem rozwijanym pod licencją Apache-2.0, a LVGL pod licencją MIT. Obie licencje są permisywne i sprzyjają wykorzystaniu w projektach komercyjnych oraz akademickich. Aktywne społeczności użytkowników oraz profesjonalne wsparcie firm współtworzących te projekty ułatwiają rozwiązywanie problemów oraz zapewniają długoterminową stabilność stosu programowego.

5.2. Struktura projektu firmware

Kod aplikacji został zorganizowany w możliwie prosty sposób, z myślą o łatwym uruchomieniu i debogowaniu na płytce STM32F746G-DISCO. Zasadnicza część logiki znajduje się w pojedynczym pliku main.c, natomiast zasoby graficzne (ikony używane w interfejsie) są przechowywane w osobnych plikach źródłowych wygenerowanych przez konwerter obrazów LVGL. Taka organizacja jest w pełni wystarczająca na etapie prototypu stanowiska laboratoryjnego.

Wejściem do aplikacji jest funkcja main, w której inicjalizowany jest sterownik wyświetlacza oraz uruchamiany jest stos LVGL. W tym samym miejscu tworzone są wszystkie ekrany interfejsu: ekran główny (dashboard), wizualizator I/O, ekran wczytywania konfiguracji oraz ekran podglądu sekwencji. Po utworzeniu obiektów HMI wybierany jest ekran startowy, a wyświetlacz zostaje odblokowany.

Pętla główna ma dwie podstawowe odpowiedzialności. Po pierwsze, cyklicznie wywołuje mechanizmy odświeżania LVGL, dzięki czemu interfejs użytkownika reaguje na zdarzenia i jest dostatecznie płynny. Po drugie, w zadany okresie (w aktualnej implementacji co około 1 s) wykonywana jest aktualizacja wartości kanałów analogowych prezentowanych na ekranie wizualizatora I/O. Do odmierzania czasu wykorzystywany jest systemowy licznik czasu rzeczywistego, a pętla została uzupełniona krótkim opóźnieniem, tak aby nie obciążać niepotrzebnie rdzenia CPU i pozostawić zapas mocy obliczeniowej na dalszy rozwój funkcjonalności.

Niezależnie od pętli głównej działa również oddzielny wątek odpowiedzialny za regulator PI. Wątek ten pracuje z krótszym okresem (około 100 ms), na bieżąco oblicza przyrost czasu między kolejnymi iteracjami i na tej podstawie wykonuje krok algorytmu regulacji. Rozdzielenie obsługi HMI (wątek główny)

od pętli sterowania (osobny wątek RTOS) zapewnia dobrą responsywność interfejsu nawet wtedy, gdy w przyszłości logika regulacji lub komunikacja z przetwornikami zostaną znacząco rozbudowane.

Na początku pliku `main.c` zdefiniowano globalne struktury i zmienne opisujące stan regulatora oraz konfigurację stanowiska. Kluczową rolę pełni struktura konfiguracji HVAC, która zawiera nastawę temperatury, parametry regulatora PI, mapowanie analogowych kanałów wejść i wyjść oraz opis sekwencji grzania i chłodzenia (progi podziału na strefy: chłodzenie, martwą strefę, grzanie, ewentualnie odzysk ciepła/chłodu). Dodatkowe pole tekstowe przechowuje nazwę wariantu sekwencji wykorzystywanej m.in. do powiązania konfiguracji z odpowiednią prezentacją graficzną. Aktualnie obowiązująca konfiguracja jest przechowywana w jednej globalnej strukturze, a stan wewnętrzny regulatora w osobnej. Wczytanie nowej konfiguracji polega na skopiowaniu jej do struktury globalnej, zresetowaniu stanu regulatora oraz odświeżeniu odpowiednich elementów interfejsu (dashboard, wizualizator I/O, podgląd sekwencji).

Istotnym elementem są również funkcje abstrakcyjne I/O, które odpowiadają za odczyt napięć z wejść analogowych oraz zapis wartości na wyjściach 0–10 V. Zaprojektowano je jako cienką warstwę pośrednią pomiędzy logiką sterowania a sprzętem, tak aby można było w jednym miejscu przeliczać napięcia na wielkości fizyczne (np. temperaturę czy przepływ) oraz odwrotnie. W docelowej wersji projektu te same funkcje opakowują obsługę przetworników A/C i C/A sterowanych magistralami SPI, zachowując prosty, czytelny interfejs od strony regulatora i warstwy HMI.

Cała warstwa HMI oparta jest na obiektach LVGL. W kodzie zadeklarowano zestaw wskaźników na potrzeby poszczególnych ekranów: dashboardu, wizualizatora I/O, ekranu wyboru konfiguracji oraz podglądu sekwencji. Dodatkowe tablice wskaźników na etykiety przechowują obiekty tekstowe reprezentujące kolejne kanały wejść i wyjść analogowych na ekranie wizualizatora. Ekran dashboardu korzysta z etykiety wyświetlającej bieżącą nastawę oraz z obiektów reprezentujących pasma sekwencji, którym przypisane są odpowiednie ikony i przyciski do zmiany progów. Ekran „Sequence Viewer” korzysta z osobnego kontenera, w którym rysowany jest prosty wykres liniowy odzwierciedlający aktualne pasma sekwencji. Współrzędne punktów charakterystycznych (granice martwej strefy, początku i końca pasm grzania, chłodzenia i ewentualnego odzysku) są każdorazowo przeliczane na współrzędne ekranu na podstawie bieżącej konfiguracji, a następnie przekazywane do obiektu LVGL odpowiedzialnego za rysowanie linii. Dzięki temu kształt wykresu zmienia się natychmiast po modyfikacji progów na dashboardzie.

Zasoby graficzne wygenerowane za pomocą konwertera LVGL obejmują przede wszystkim ikony wykorzystywane na dashboardzie: ikonę nastawy temperatury, ikonę płatka śniegu symbolizującą chłodzenie, ikonę grzałki oraz ikonę wymiennika ciepła (odzysku). Każdy z tych plików definiuje strukturę opisu obrazu oraz tablicę danych w formacie wymaganym przez LVGL. W `main.c` obrazy są jedynie deklarowane i związane z obiektami interfejsu; logika HMI operuje więc na wskaźnikach do gotowych zasobów graficznych, a same bitmapy pozostają w osobnych modułach. Wykres sekwencji jest natomiast generowany programowo, dzięki czemu nie wymaga utrzymywania osobnych bitmap dla każdego wariantu pracy.

5.3. Model konfiguracji HVAC i format JSON

Aby umożliwić wygodne przełączanie konfiguracji układu sterowanego bez ponownej komplikacji programu, przygotowano prosty model systemu HVAC zapisany w formacie JSON. Opis ten obejmuje przede wszystkim nastawę temperatury, wzmacnienia regulatora PI, mapowanie kanałów wejść/wyjść analogowych oraz granice pasm sekwencji grzania, chłodzenia, odzysku ciepła i martwej strefy (dead-band). Dzięki temu jedna, tekstowa definicja konfiguracji w pliku JSON wystarcza do pełnego opisania sposobu pracy stanowiska.

```

static char hvac_config1_json[] =
{
    "setpoint": 21,
    "pid": {
        "kp": 10,
        "ki": 2,
        "kd": 1
    },
    "seq": {
        "cooling": {
            "from_percent": -100,
            "to_percent": -30
        },
        "deadband": {
            "from_percent": -30,
            "to_percent": 30
        },
        "heating": {
            "from_percent": 30,
            "to_percent": 100
        },
        "heat_recovery": {
            "from_percent": 0,
            "to_percent": 0
        }
    },
    "sequence_type": "cool_dead_heat",
    "io": {
        "t_supply_ai": 0,
        "t_extract_ai": 1,
        "t_exhaust_ai": 2,
        "t_outdoor_ai": 3,
        "frost_ao": -1,
        "bypass_ao": -1,
        "fan_vfd_ao": 1,
        "heater_ao": 2,
        "cooler_ao": 3
    }
};

```

Przykładowa deklaracja kodu JSON opisującego konfigurację HVAC

W przytoczonym przykładzie struktura zawiera komplet informacji potrzebnych do uruchomienia prostej centrali nawiewno-wywiewnej: nastawę temperatury komfortu (21°C), parametry regulatora PI ($\text{kp}, \text{ki}, \text{kd}$), opis pasm sekwencji (`cooling`, `heating`, `heat_recovery`, `deadband`) oraz mapowanie kanałów analogowych. Poszczególne pasma sekwencji są zdefiniowane jako przedziały `from_percent/to_percent` w zakresie od -100 % do 100 %, wyrażające fragment skali wyjścia regulatora, w którym dane urządzenie ma być aktywne. Mapowanie I/O wskazuje, które fizyczne kanały wejściowe odpowiadają temperaturom nawiewu, wyciągu, wyrzutu i czerpni (`t_supply_ai`, `t_extract_ai`, `t_exhaust_ai`, `t_outdoor_ai`), a także które kanały wyjściowe sterują nagrzewnicą, chłodnicą, falownikiem wentylatora czy ewentualnym bypassem. Wartość -1 oznacza, że dane wejście lub wyjście jest w danej konfiguracji nieużywane.

Po stronie firmware'u wszystkie te informacje są zebrane w jednej nadzędnej strukturze konfiguracji, która grupuje nastawę, parametry regulatora, mapowanie I/O, granice pasm sekwencji oraz łańcuch znaków określający wariant sekwencji. Jej uproszczony fragment pokazano poniżej:

```
struct hvac_config {
    int32_t           setpoint;
    struct hvac_pid_cfg pid;
    struct hvac_io_cfg io;
    struct hvac_seq_cfg seq;
    const char        *sequence_type;
};
```

Fragment struktury opisującej konfigurację HVAC w firmware

Parametry regulatora PI ($\text{kp}, \text{ki}, \text{kd}$) są przechowywane w strukturze konfiguracji jako liczby całkowite. Przy obliczeniach są one rzutowane na typ zmiennoprzecinkowy, co upraszcza implementację i jest w pełni wystarczające w zastosowaniach laboratoryjnych. W aktualnej wersji wykorzystuje się jedynie członny proporcjonalny i całkujący (regulator PI), natomiast pole odpowiadające `kd` pozostaje zarezerwowane na ewentualną późniejszą rozbudowę do pełnego regulatora PID.

Analogicznie, część odpowiedzialna za mapowanie kanałów analogowych wykorzystuje te same nazwy, które pojawiają się w konfiguracji JSON. Dzięki temu łatwo powiązać zapis tekstowy (np. "t_supply_ai": 0) z interpretacją w programie, a jeden firmware może obsługiwać wiele wariantów okablowania stanowiska. Zmiana przypisania kanału sprowadza się do edycji odpowiedniej liczby w pliku JSON, bez konieczności ingerencji w kod.

Dekodowaniem konfiguracji zapisanej w formacie JSON zajmuje się dedykowana funkcja pomocnicza, której interfejs przedstawiono na listingu ???. Funkcja otrzymuje wskaźnik na łańcuch JSON, jego długość oraz wskaźnik na strukturę konfiguracji, którą należy wypełnić.

```
int hvac_load_config_from_json(const char *json,
                               size_t json_len,
                               struct hvac_config *out_cfg);
```

Interfejs funkcji wczytującej konfigurację z JSON

Wewnątrz funkcji wykorzystywana jest biblioteka JSON dostępna w Zephyr RTOS. Najpierw łańcuch z konfiguracją jest kopowany do lokalnego bufora o ustalonej długości, a następnie parser JSON mapuje poszczególne pola na elementy struktury konfiguracji. Odczytywane są m.in. nastawa temperatury, parametry regulatora PI, opis pasm sekwencji oraz mapowanie kanałów wejść i wyjść ana-

logowych. Funkcja zwraca 0 w przypadku powodzenia, natomiast wartość ujemną w razie błędu (np. gdy przekazany JSON jest zbyt długi lub niekompletny).

Na potrzeby testów i demonstracji przygotowano dwie gotowe konfiguracje, zapisane obecnie jako stałe łańcuchy JSON w pliku `main.c`. Pierwsza z nich (pokazana na [listingu ??](#)) ustawia nastawę na 21 °C, definiuje wyraźne pasmo martwej strefy w okolicach zera oraz szerokie pasma dla grzania i chłodzenia. Druga konfiguracja wykorzystuje inną nastawę (23 °C) oraz zmienione granice pasm i wzmacnienia regulatora, co pozwala studentowi porównać zachowanie dwóch różnych nastaw bez wgrywania nowego firmware'u.

Po udanym zdekodowaniu JSON-a tymczasowa struktura konfiguracji jest przekazywana do funkcji, która aktualnia globalne parametry sterownika, resetuje stan regulatora PI oraz odświeża odpowiednie elementy interfejsu graficznego. W przypadku błędu użytkownik otrzymuje czytelny komunikat na ekranie: „Error loading configuration [nr]”. Sam mechanizm pozostaje jednak taki sam: logika sterowania i UI korzystają z jednej, spójnej struktury konfiguracji, natomiast sposób jej wprowadzania (bezpośrednio w kodzie czy z zewnętrznej pamięci) można w przyszłości zmieniać bez potrzeby modyfikowania pozostałych części programu. W dalszej części pracy omówiono próby przeniesienia plików JSON na kartę SD oraz potencjalne kierunki rozwoju tego rozwiązania.

5.3.1. Próby wczytywania konfiguracji z karty SD

Naturalnym uzupełnieniem modelu konfiguracji opartego na JSON było przeniesienie tych plików z kodu programu do zewnętrznej pamięci, tak aby można było dodawać nowe scenariusze ćwiczeń bez rekomplikacji firmware'u. Najprostszym rozwiązaniem jest karta SD, do której użytkownik może łatwo wgrać kolejne pliki `.json` z poziomu komputera. Przykładem takiego podejścia są drukarki 3D i maszyny CNC, które korzystają z kart SD do przechowywania plików G-code opisujących zadania do wykonania.

Na potrzeby pracy przygotowano wstępную konfigurację takiego rozwiązania. Koncepcja zakłada wykorzystanie kontrolera karty SD dostępnego na płytce STM32F746G-DISCO i jego opis w DeviceTree, tak aby Zephyr mógł zainicjalizować urządzenie przy starcie systemu. W warstwie aplikacyjnej przewidziano prostą procedurę montowania systemu plików FAT na karcie oraz funkcje, które otwierają pliki JSON o z góry ustalonych nazwach, wczytują ich zawartość do bufora i przekazują ją do istniejącej funkcji dekodującej konfigurację. Z punktu widzenia interfejsu HMI ekran „Config Loader” miałby zyskać dodatkowe przyciski pozwalające na wybór pliku z listy dostępnych konfiguracji.

Szczegółowy status realizacji tej funkcjonalności oraz planowane dalsze prace opisano w podrozdziale 5.11.

5.4. Algorytm regulacji PI i sekwencja pracy układu

Logika sterowania w projekcie jest podzielona na dwie warstwy. Pierwsza to prosty regulator PI, który na podstawie błędu temperatury wylicza sygnał sterujący w postaci wartości procentowej z zakresu od -100 % do 100 %. Druga warstwa to sekwencja grzanie/chłodzenie/odzysk, która zamienia ten sygnał na trzy osobne „kanały” procentowe, przypisane do grzałki, chłodniczy i obiegu odzysku ciepła. Dopiero te wartości są skalowane do napięć 0–10 V i wysyłane na wyjścia analogowe.

Parametry regulatora PI są przechowywane w strukturze konfiguracji (wzmocnienia `kp`, `ki` oraz obecnie niewykorzystywane `kd`), natomiast stan całki jest zapamiętywany w osobnej strukturze stanu. Przy starcie sterowania stan całkujący jest zerowany, a w każdej iteracji pętli regulatora obliczany jest nowy sygnał sterujący na podstawie aktualnego błędu i upływu czasu od poprzedniego kroku. Całkowanie błędu zrealizowano w najprostszej postaci dyskretnej: w każdym kroku do stanu całki dodawany jest iloczyn `ki · error · Δt`, co odpowiada aproksymacji całki metodą prostokątów (metodą Eulera w

przód)[13]. Implementacja jako całość odpowiada klasycznemu regulatorowi PI w formie równoległej, z ograniczeniem sygnału do przedziału -100 %-100 %, zgodnie z typowymi zaleceniami literaturowymi dla regulatorów cyfrowych[8].

Ograniczenie tej wartości do zakresu -100 %-100 %, zapobiega narastaniu całki w sytuacji, gdy wyjście regulatora osiągnęło już fizyczne nasycenie i błąd utrzymuje się przez dłuższy czas. Taki prosty „clamping” stanu całkującego jest najczęściej spotykana, elementarną formą mechanizmu anti-windup w regulatorach PI implementowanych programowo[8]. Dzięki temu po powrocie układu do obszaru, w którym sygnał sterujący nie jest już ograniczany, regulator nie musi przez długi czas „odrabiać” przeintegrowanego błędu.

Błąd regulacji zdefiniowano jako różnicę między zadaną temperaturą a temperaturą wyciągu:

$$\text{error} = \text{setpoint} - \text{T_extract}$$

Na potrzeby implementacji przyjęto uproszczony model czujnika: napięcie na wejściu analogowym jest liniowo przeliczane na temperaturę (1 V odpowiada 5 °C). Taki model jest wystarczający do uruchomienia i przetestowania algorytmu sterowania oraz do realizacji ćwiczeń laboratoryjnych, a w razie potrzeby może zostać zastąpiony charakterystyką konkretnego przetwornika lub czujnika temperatury stosowanego w rzeczywistej instalacji HVAC.

Wyjście regulatora PI w postaci wartości procentowej trafia następnie do bloku sekwencji. Granice poszczególnych pasm (chłodzenie, grzanie, odzysk ciepła, martwa strefa) są zdefiniowane w konfiguracji jako przedziały `from_percent/to_percent`. Algorytm sekwencji najpierw sprawdza martwą strefę: jeżeli wyjście regulatora mieści się w tym zakresie, wszystkie trzy kanały (grzanie, chłodzenie, odzysk) są wyłączone. Zapobiega to oscylowaniu układu w pobliżu punktu pracy i ogranicza liczbę przełączeń urządzeń.

Jeżeli sygnał wyjdzie poza deadband, sprawdzane są kolejno pozostałe pasma. Dla pasma grzania im bliżej górnego końca przedziału, tym większy procentowy sygnał sterujący kierowany na nagrzewnicę; dla pasma chłodzenia zależność jest analogiczna, ale z przeciwniej strony skali (największe wysterowanie przy najbardziej ujemnych wartościach wyjścia PI). Pasmo odzysku ciepła wykorzystuje wartość bezwzględną sygnału: istotne jest wyłącznie odchylenie od nastawy. Pozwala to traktować odzysk jako funkcję „siły” odzysku, niezależnie czy jest to odzysk ciepła czy chłodu.

W ostatnim etapie logiki sterowania każdy z trzech kanałów sekwencji jest przeliczany z procentów na napięcie 0–10 V zgodnie ze wzorem:

$$V = (\text{pct} / 100) * 10 \text{ V}$$


z dodatkowymi ograniczeniami do zakresu 0-10 V. Jeżeli w konfiguracji dane wyjście jest oznaczone jako nieużywane (np. wartością -1) albo jego numer wykracza poza zakres dostępnych kanałów, sygnał nie jest w ogóle wysyłany na przetwornik C/A. nastawa sterowania falowników wentylatorów jest niezależna od sygnałów sterujących sekwencjami grzania i chłodzenia. Dobierana jest na podstawie wymagań ilości wymiany powietrza w obiekcie przy znajomości wydatku nominalnego centrali wentylacyjnej.

Cały opisany łańcuch obliczeń jest okresowo wykonywany w osobnym wątku systemu czasu rzeczywistego. Wątek mierzy odstęp czasu między kolejnymi iteracjami, tak aby krok regulacji wykonywać co około 100 ms. Pomiędzy obliczeniami dodano krótkie uśpienie, dzięki czemu procesor ma czas na obsługę innych zadań, w szczególności odświeżanie interfejsu graficznego. Taki prosty harmonogram jest w pełni wystarczający dla stanowiska laboratoryjnego, a jednocześnie na tyle czytelny, że studenci mogą na jego podstawie prześledzić cały przepływ informacji: od pomiaru temperatury, przez regulator PI i sekwencję, aż po napięcia 0–10 V na wyjściach.


5.5. Interfejs użytkownika (HMI)

Interfejs użytkownika został zbudowany w całości w bibliotece LVGL i podzielony na kilka logicznych ekranów: dashboard z nastawami i pasmami sekwencji, wizualizator wejść/wyjść analogowych, prosty „loader” konfiguracji oraz ekran z wykresem aktualnej sekwencji. Wszystkie ekranы mają wspólny pasek nawigacyjny u góry z przyciskami „Dashboard”, „I/O”, „Sequence” oraz „Config Loader”. Niezależnie od tego, który ekran jest aktualnie widoczny, użytkownik zawsze ma do dyspozycji ten sam układ przycisków służących do przełączania widoków.


Najważniejszym ekranem z punktu widzenia ćwiczenia jest dashboard. W jego górnej części umieszczono wiersz z przyciskami „Screen 1” i „Screen 2”, które przełączają widok między dwiema podstronami. Pierwsza prezentuje nastawę temperatury oraz pasma sekwencji dla chłodzenia i grzania, druga – pasma martwej strefy i, jeżeli jest w konfiguracji, odzysku ciepła. Przykładowe widoki dashboardu dla dwóch konfiguracji pokazano na rysunkach 5.1 i 5.2, natomiast rysunek 5.3 obrazuje drugi ekran z ustawieniami martwej strefy i odzysku.



Rysunek 5.1: Ekran „Dashboard” (Screen 1) dla pierwszej konfiguracji: nastawa 21 °C oraz pasma grzania i chłodzenia zgodne z konfiguracją JSON nr 1.



Rysunek 5.2: Ekran „Dashboard” (Screen 1) dla drugiej konfiguracji: nastawa 23 °C oraz zmienione granice pasm grzania i chłodzenia.



Rysunek 5.3: Ekran „Dashboard” (Screen 2): edycja martwej strefy oraz, w razie potrzeby, pasma odzysku ciepła.

Nastawa temperatury jest prezentowana w postaci wyraźnej etykiety, poprzedzonej ikoną symbolizującą parametr komfortu cieplnego. Po jej bokach znajdują się przyciski „-” i „+”, którymi użytkownik może zmniejszać lub zwiększać wartość zadanej temperatury. Zmiana wykonana na ekranie jest od razu zapisywana w aktualnej konfiguracji i wykorzystywana przez regulator PI, dzięki czemu wartości widoczne na dashboardzie odpowiadają rzeczywiście używanym parametrom sterowania.

Poniżej nastawy znajdują się wiersze opisujące poszczególne pasma sekwencji. Każdy wiersz składa się z ikony (np. płatka śniegu dla chłodzenia, symbolu grzałki dla ogrzewania czy wymiennika ciepła dla odzysku) oraz kontrolek pozwalających na zmianę progów from i to w danym paśmie. Progi te są edytowane bezpośrednio z poziomu interfejsu za pomocą przycisków „-” i „+”, a informacje o tym, który przycisk zmienia jaki próg i w jakim paśmie, przechowywane są w małej strukturze kontekstu powiązanej z danym przyciskiem. Algorytm modyfikujący wartości pilnuje, aby progi nie wyszły poza zakres -100 %-100 % i aby dolna granica nie przekraczała górnej. Po każdej zmianie odświeżane są etykiety z wartościami progów, co dobrze widać na porównaniu rysunków 5.1 i 5.2.

Kolejny ekran to wizualizator wejść i wyjść układu. W jego górnym wierszu znajdują się przyciski „Inputs (AI)” i „Outputs (AO)”, które przełączają widoczność dwóch kontenerów z danymi. Widok wejść pokazuje listę kanałów analogowych 0–7, każdy w osobnym wierszu z numerem kanału, aktualną wartością napięcia oraz opisem roli wynikającym z konfiguracji (np. „T supply”, „T extract” albo „Unused”). Odpowiada temu zrzut ekranu na rysunku 5.4. Widok wyjść jest zbudowany podobnie, lecz dla lepszej czytelności wyjścia podzielono na dwie kolumny, tak aby wszystkie osiem kanałów zmieściło się jednocześnie na ekranie (rysunek 5.5). Aktualne napięcia na wejściach i wyjściach są odświeżane cyklicznie (co około sekundy), dzięki czemu wizualizator pełni rolę prostego, graficznego miernika pracy przetworników A/C i C/A. Po zmianie konfiguracji role kanałów aktualizują się automatycznie, ponieważ opisy są wyznaczane na podstawie bieżącego mapowania z modelu konfiguracji.

Trzeci ekran, oznaczony w interfejsie jako „Config Loader”, służy do szybkiego przełączania się między przygotowanymi wcześniej konfiguracjami JSON. W centralnej części ekranu umieszczono dwa duże przyciski, odpowiadające dwóm przykładowym konfiguracjom, oraz etykietę z tekstem statusu (rysunek 5.6). Naciśnięcie przycisku powoduje wywołanie procedury wczytującej konfigurację w formacie JSON i zastosowanie nowego zestawu parametrów w globalnej strukturze konfiguracji. Jeżeli operacja się powiedzie, etykieta statusu informuje użytkownika, że dana konfiguracja została załadowana pomyślnie; w przeciwnym razie pojawia się komunikat o błędzie parsowania. W ten sposób student może


Dashboard	I/O	Sequence	Config Loader
I/O Visualiser			
Inputs (AI)		Outputs (AO)	
AI1 0.00 V Extract		AI5 0.00 V Frost protect	
AI2 0.00 V T supply		AI6 0.00 V Unused	
AI3 0.00 V T exhaust		AI7 0.00 V Unused	
AI4 0.00 V T outdoor		AI8 0.00 V Unused	

Rysunek 5.4: Ekran „I/O Visualiser” – podgląd kanałów wejściowych AI wraz z opisami ról przypisanych w konfiguracji.

Dashboard	I/O	Sequence	Config Loader
I/O Visualiser			
Inputs (AI)		Outputs (AO)	
AO1 0.00 V Bypass		AO5 0.00 V Unused	
AO2 0.00 V Fan VFD		AO6 0.00 V Unused	
AO3 0.00 V Heater		AO7 0.00 V Unused	
AO4 0.00 V Cooler		AO8 0.00 V Unused	

Rysunek 5.5: Ekran „I/O Visualiser” – podgląd kanałów wyjściowych AO w dwóch kolumnach.

w trakcie ćwiczenia łatwo przełączyć się między dwoma scenariuszami bez ponownego programowania mikrokontrolera.



Rysunek 5.6: Ekran „Config Loader” z przyciskami wczytującymi dwie przykładowe konfiguracje JSON oraz etykietą statusu.


Ostatni ekran to „Sequence Viewer”. Jego zadaniem jest graficzna prezentacja sekwencji pracy układu na podstawie aktualnych progów zapisanych w konfiguracji. W odróżnieniu od pierwotnej wersji, w której wykorzystywano statyczne bitmapy LVGL, obecna implementacja rysuje wykres liniowy dynamicznie: po każdej zmianie progów na dashboardzie obliczane są nowe współrzędne punktów podziału skali -100 %-100 % i aktualizowany jest zestaw linii reprezentujących pasma chłodzenia, martwej strefy, odzysku i grzania. Przykładowe przebiegi dla dwóch wariantów konfiguracji pokazano na rysunkach 5.7 i 5.9. Pierwszy odpowiada prostej sekwencji typu cool_dead_heat z wyraźnym pasmem martwej strefy między obszarem chłodzenia i grzania, drugi – sekwencji z odzyskiem, w której dochodzą dodatkowe ramiona odpowiadające pracy wymiennika.

Ekran ten skupia się na zależności pomiędzy parametrami sekwencji a zachowaniem bloków grzania, chłodzenia i odzysku: zmiana progów na dashboardzie natychmiast przekłada się na zmianę kształtu wykresu w „Sequence Viewerze”, co dobrze ilustruje sposób podziału skali od -100 % do 100 % na poszczególne pasma.


5.6. Konfiguracja systemu Zephyr

Oprócz samej logiki sterowania istotnym elementem projektu jest konfiguracja środowiska Zephyr, która decyduje o tym, jakie komponenty systemu operacyjnego są w ogóle dostępne dla aplikacji. W praktyce sprowadza się to do dwóch warstw: pliku `prj.conf`, w którym włącza się odpowiednie moduły i ustawia ich parametry, oraz plików `DeviceTree`, które opisują sprzęt dostępny na płytce STM32F746G-DISCO i sposób jego podłączenia.


W pliku `prj.conf` aktywowano przede wszystkim podsystem graficzny LVGL oraz mechanizmy niezbędne do jego poprawnej pracy: zegar systemowy, obsługę przerwań, wątki, kolejki zdarzeń i logger. Wybrano konfigurację z jądrem `tickless`, która zmniejsza liczbę przerwań od zegara, a jednocześnie pozwala precyzyjnie planować momenty wybudzania wątków. Dla wątku odpowiedzialnego za regulację PI oraz dla wątku obsługującego LVGL ustawiono większe rozmiary stosu niż wartości domyślne, tak aby uniknąć problemów z przepełnieniem przy bardziej złożonym interfejsie HMI. Włączono również system logowania umożliwiając diagnostykę działania programu podczas uruchamiania i testów na płytce.



Rysunek 5.7: Ekran „Sequence Viewer” dla konfiguracji typu cool_dead_heat.



Rysunek 5.8: Ekran „Sequence Viewer” dla konfiguracji z odzyskiem (cool_rec_dead_rec_heat) bez zmian



Rysunek 5.9: Ekran „Sequence Viewer” dla konfiguracji z odzyskiem (cool_rec_dead_rec_heat) ze zmienionym zakresem odzysku chłodu.

Drugim filarem konfiguracji jest DeviceTree. W przypadku STM32F746G-DISCO większość podstawowych peryferiów ma już gotowe opisy dostarczone przez społeczność Zephyra: kontroler wyświetlacza, magistrale SPI, linie GPIO czy kontroler pamięci. W projekcie wykorzystano tę bazową konfigurację i zostały podjęte próby rozszerzenia jej o obsługę karty SD. Przypisano również konkretną magistralę SPI do planowanego przetwornika C/A generującego sygnały 0–10 V oraz drugą magistralę do przetwornika A/C mierzącego napięcia wejściowe. W pliku overlay określono piny sygnałów MISO, MOSI, SCK oraz linie CS dla tych urządzeń, tak aby były zgodne ze schematem zaprojektowanej płytki.

Konfiguracja DeviceTree określa również parametry wyświetlacza oraz mapowanie wejścia dotykowego, jeżeli w danym wariantie sprzętowym jest ono dostępne. Dzięki temu kod aplikacji nie odwołuje się nigdzie do numerów pinów czy rejestrów; korzysta wyłącznie z nazw logicznych urządzeń, które Zephyr wiąże z odpowiednimi driverami na podstawie opisu w DeviceTree. Ewentualna zmiana sprzętu, na przykład przejście na inny przetwornik A/C lub zmianę linii CS, wymaga więc jedynie modyfikacji pliku `.overlay`, a nie przepisywania całej logiki regulacji czy interfejsu HMI.

Taki podział ról pomiędzy `prj.conf` a DeviceTree dobrze wpisuje się w charakter stanowiska laboratoryjnego. Z jednej strony konfiguracja systemu pozostaje zwięzła i daje się utrzymać w jednym repozytorium wraz z kodem aplikacji, z drugiej pozwala dość swobodnie eksperymentować z warstwą sprzętową bez ryzyka przypadkowego popuszczenia logiki programu.

5.7. Wątki systemu czasu rzeczywistego i harmonogram zadań

Użycie RTOS narzuca pewien sposób myślenia o aplikacji: zamiast jednej, monolitycznej pętli program składa się z kilku współbieżnych wątków, z których każdy ma własną odpowiedzialność. W projekcie stanowiska HVAC wykorzystano tę możliwość w dość oszczędnny sposób, ale z wyraźnym podziałem ról.

Podstawowym elementem jest wątek główny, który uruchamia się po starcie mikrokontrolera. To w nim wykonywana jest inicjalizacja wyświetlacza, start stasu LVGL, utworzenie wszystkich ekranów HMI oraz wybór ekranu startowego. Po zakończeniu konfiguracji interfejsu wątek główny przechodzi w prostą pętlę, w której cyklicznie wywoływane są funkcje odpowiedzialne za odświeżanie LVGL oraz aktualizację etykiet wizualizatora I/O. Aktualny okres odświeżania parametrów wejść/wyjść jest rzędu jednej sekundy, co zapewnia dobrą czytelność dla użytkownika, a jednocześnie nie obciąża niepotrzebnie procesora. Pomiędzy kolejnymi iteracjami pętli wątek główny usypia się na ustalony czas, pozostawiając rdzeń do dyspozycji innych zadań.

Równolegle działa drugi, osobny wątek, odpowiedzialny za pętlę regulacji PI i sekwencję grzania/chłodzenia. Wątek ten działa z krótszym okresem, rzędu 100 ms. Każde wywołanie rozpoczyna od odczytania aktualnego czasu systemowego i obliczenia odstępu od poprzedniej iteracji, tak aby krok całkowania w regulatorze był wykonywany z poprawnym *delta t*. Następnie wątek odczytuje zmierzona temperaturę z wybranego kanału wejściowego, przelicza ją na stopnie Celsjusza, wyznacza błąd względem nastawy, wykonuje krok regulacji PI oraz oblicza wynikowe sygnały sterujące dla grzania, chłodzenia i odzysku ciepła. Na końcu wątek skaluje te wartości do zakresu 0–10 V i, o ile dane wyjścia są aktywne w konfiguracji, przekazuje je do warstwy I/O odpowiedzialnej za docelowe przetworniki.

Priorytet wątku regulacji został ustawiony tak, aby miał on pierwszeństwo przed zadaniami mniej wrażliwymi na opóźnienia, takimi jak aktualizacja etykiet na ekranie. Dzięki temu nawet przy intensywniejszym korzystaniu z interfejsu graficznego, przewijaniu list czy zmianie konfiguracji, podstawowa logika sterowania zachowuje w miarę stabilny okres próbkowania. Z drugiej strony częstotliwości próbkowania dobrano świadomie na dość niskim poziomie, typowym dla układów HVAC, w których stałe czasowe są długie i nie ma potrzeby aktualizowania sterowania co kilka milisekund. Taki kompromis upraszcza

harmonogram zadań i ogranicza ryzyko problemów wynikających z niedoszacowania obciążzeń.

Architektura wątków została dobrana tak, aby logika sterowania mogła w prosty sposób zostać powiązana zarówno z docelowymi przetwornikami A/C i C/A, jak i ewentualnymi interfejsami komunikacyjnymi. W razie potrzeby Zephyr pozwala wydzielić obsługę dodatkowych urządzeń do osobnych zadań, nadać im odpowiednie priorytety i dodać mechanizmy synchronizacji, bez konieczności przebudowy istniejącego kodu regulatora.

5.8. Abstrakcja wejścia/wyjścia analogowych i integracja z przetwornikami

Jednym z założeń projektowych było rozdzielenie logiki sterowania od szczegółów sprzętowych związanych z przetwornikami A/C i C/A. Z punktu widzenia regulatora PI i warstwy HMI interesujące są jedynie wielkości fizyczne: temperatura, procent wysterowania grzałki, wartość napięcia na wyjściu sterującym falownikiem. To, czy odczyt temperatury pochodzi z konkretnego kanału przetwornika A/C konkretnego producenta, powinno pozostać ukryte w jednej, spójnej warstwie pośredniej.

W firmware przyjęto prosty model abstrakcji wejścia/wyjścia. W firmware przyjęto prosty model abstrakcji wejścia/wyjścia. Dla każdego kanału wejściowego AI dostępna jest funkcja zwracająca napięcie 0–10 V w postaci liczby zmiennoprzecinkowej, a dla każdego kanału wyjściowego AO funkcja przyjmująca żądane napięcie w tym samym zakresie. Kod regulatora posługuje się wyłącznie tymi prostymi interfejsami. Przeliczenie napięcia na temperaturę i odwrotnie jest zrealizowane w jednym miejscu, według przyjętego liniowego modelu (1 V odpowiada 5 °C). Zmiana typu czujnika temperatury w przyszłości, na przykład na przetwornik z wyjściem 0–10 V o innej charakterystyce, wymaga więc tylko modyfikacji tej funkcji, a nie całego algorytmu sterowania.

W docelowej wersji projektu implementacja warstwy I/O zostanie rozszerzona o wywołania driverów korzystających z magistral SPI skonfigurowanych w DeviceTree. Dla przetwornika A/C będzie to typowy schemat: rozpoczęcie konwersji, odczyt próbki, przeliczenie na napięcie oraz ewentualna filtracja; dla przetwornika C/A odpowiednio: przeskalowanie żadanego napięcia na kod cyfrowy i przesłanie go interfejsem SPI.

Takie podejście ma dwie zalety. Po pierwsze, studenci analizujący kod firmware'u nie są od razu konfrontowani z mało czytelnymi sekwencjami konfiguracji rejestrów przetwornika; mogą skupić się na logice HVAC, a warstwę niskopoziomową potraktować jako osobny, zamknięty moduł. Po drugie, ułatwia to utrzymanie projektu: ewentualna wymiana przetwornika na inny model, lepiej dostępny na rynku, będzie wymagała jedynie modyfikacji warstwy I/O, bez ingerencji w pozostałe części programu.

5.9. Diagnostyka i logowanie

Przy pracy nad oprogramowaniem na mikrokontroler równie ważne, co sama logika sterowania, jest możliwość sprawdzenia, co dokładnie dzieje się w środku. W projekcie wykorzystano w tym celu wbudowany system logowania Zephyra, który pozwala wysyłać komunikaty tekstowe z programu na interfejs konsoli (w tym przypadku przez UART).

Logowanie zostało włączone w `prj.conf`, a dla modułu aplikacji ustwiono poziom pozwalający na wyświetlanie komunikatów informacyjnych i ostrzeżeń. W kluczowych miejscach programu wstawiono komunikaty sygnalizujące między innymi start i zakończenie inicjalizacji, załadowanie konfiguracji JSON, treść aktualnie wczytanej konfiguracji (nastawa, wzmacnienia regulatora, granice pasm sekwencji, przypisania kanałów I/O) oraz ewentualne błędy parsowania. Dzięki temu podczas uruchamiania na płytce można na bieżąco obserwować, czy firmware rzeczywiście interpretuje konfigurację zgodnie z oczekiwaniemi.

Komunikaty logowania okazały się szczególnie przydatne w trakcie prac nad mechanizmem

przełączania konfiguracji. W początkowej wersji występował problem polegający na tym, że wybrany JSON dawało się wczytać poprawnie tylko raz, a kolejne próby kończyły się błędem. Dzięki loggerowi udało się zawęzić obszar poszukiwań do fragmentu kodu odpowiedzialnego za buforowanie łańcucha JSON i zarządzanie jego długością. Po poprawkach mechanizm stał się stabilny, a logi służą do weryfikacji, którą konfigurację użytkownik wybrał i jakie dokładnie wartości parametrów zostały w niej ustawione.

Zastosowanie standardowego loggera Zephyra ma tę zaletę, że w przyszłości łatwo można przełączyć backend na inny, na przykład na zapis do pliku na karcie SD lub przesyłanie logów przez sieć. W kontekście stanowiska laboratoryjnego otwiera to możliwość rejestracji przebiegu ćwiczenia: zapisywania historii zmian nastawy, odpowiedzi układu i ewentualnych komunikatów o błędach, co może być wartościowym uzupełnieniem materiałów dydaktycznych.

5.10. Testy i walidacja działania firmware'u

Opis logiki sterowania i interfejsu HMI nie byłby pełny bez chociażby podstawowej weryfikacji, że oprogramowanie pracuje zgodnie z założeniami. Z uwagi na charakter projektu oraz ograniczony czas testy miały głównie charakter manualny, ale zostały przeprowadzone w sposób uporządkowany, tak aby sprawdzić kluczowe funkcje stanowiska.

Pierwszym etapem była walidacja modelu konfiguracji JSON. Przygotowano kilka wariantów konfiguracji różniących się nastawą, wzmacnianiami regulatora oraz granicami pasm sekwencji. Dla każdego wariantu sprawdzano, czy funkcja wczytująca JSON poprawnie wypełnia strukturę konfiguracji, a logi systemowe pokazują dokładnie te wartości, które zostały zapisane w pliku. Testowano także reakcję na typowe błędy: brak któregoś z pól, błędne typy danych czy zbyt dużą zawartość. W takich przypadkach aplikacja powinna zasygnalizować problem komunikatem na ekranie „Config Loader” i nie zmieniać obowiązującej konfiguracji.

Kolejnym krokiem były testy algorytmu regulacji PI i sekwencji. Ponieważ wejścia analogowe są w prototype uproszczone, symulowano różne wartości temperatury poprzez odpowiednie ustawienie zwracanego napięcia w funkcjach odczytu. Dla kilku charakterystycznych scenariuszy, na przykład „temperatura dużo poniżej nastawy”, „temperatura w martwej strefie”, „temperatura powyżej nastawy”, obserwowano wartości sygnału sterującego oraz wynikowe napięcia na kanałach grzania, chłodzenia i odzysku. Weryfikowano, czy sygnał grzania pojawia się tylko przy ujemnym błędzie, chłodzenie przy dodatnim, a w martwej strefie wszystkie wyjścia są wyłączone. Dodatkowo sprawdzano, czy włączenie któregoś z głównych kanałów powoduje uaktywnienie wyjścia wentylatora z wartością 10 V, zgodnie z przyjętym uproszczonym modelem.

Trzecia grupa testów dotyczyła interfejsu użytkownika. Sprawdzano, czy zmiana nastawy na dashboardzie jest natychmiast odzwierciedlana w strukturze konfiguracji i w kolejnych obliczeniach regulatora, czy przyciski służące do modyfikacji progów pasm sekwencji poprawnie aktualizują wyświetlane wartości i nie pozwalają wyjść poza zakres -100 %–100 %. Dla wizualizatora I/O weryfikowano, czy po przełączeniu się między ekranami wejść i wyjść zachowana jest czytelność układu (kanały AO w dwóch kolumnach), a opisy roli każdego kanału zgadzają się z mapowaniem z aktualnej konfiguracji.

Ostatnim krokiem była ocena ogólnej responsywności systemu. W trakcie intensywnego przełączania ekranów, zmiany nastawy i progów sekwencji oraz wielokrotnego ładowania konfiguracji obserwowano, czy interfejs zachowuje płynność, a wątki regulacji nie ulegają widocznemu „zamrożeniu”. Dzięki rozdzieleniu zadań na osobne wątki oraz umiarkowanym częstotliwościom odświeżania udało się osiągnąć dostatecznie stabilne działanie.

5.11. Ograniczenia obecnej implementacji i kierunki rozwoju

Zastosowany w projekcie firmware spełnia podstawowe założenia: pozwala wczytać konfigurację HVAC z opisu JSON, przeprowadzić regulację PI z sekwencyjnym podziałem na pasma grzania, chłodzenia i odzysku oraz zobrazować bieżący stan układu na czytelnym interfejsie HMI. Jednocześnie w aktualnej formie zawiera kilka świadomych ograniczeń, wynikających zarówno z zakresu pracy inżynierskiej, jak i z dostępnego czasu.

Najbardziej widocznym kompromisem jest brak pełnej integracji z rzeczywistymi przetwornikami A/C i C/A. Warstwa I/O została przygotowana w postaci abstrakcyjnych funkcji operujących na napięciach 0–10 V, ale w omawianej wersji zwracają one wartości testowe lub ignorują parametry wyjściowe. Pozwala to prezentować i analizować całą logikę sterowania i interfejs użytkownika, jednak nie daje jeszcze możliwości bezpośredniego podłączenia stanowiska do fizycznych czujników i elementów wykonawczych. Podobnie uproszczony jest model czujników temperatury: liniowa zależność $1\text{ V} = 5\text{ }^{\circ}\text{C}$ jest wystarczająca do celów dydaktycznych, ale w rzeczywistej instalacji HVAC należałoby ją zastąpić charakterystyką konkretnego przetwornika lub czujnika.

Drugim istotnym ograniczeniem jest niedokończona obsługa karty SD i systemu plików FAT. Choć przygotowano wstępную konfigurację i podjęto próby montowania systemu plików, finalna wersja firmware'u korzysta wciąż z wbudowanych łańcuchów JSON. Konfiguracje są więc komplikowane razem z programem, a dodanie nowego scenariusza ćwiczenia wymaga przebudowania firmware'u. Z punktu widzenia użytkownika końcowego, którym ma być student na stanowisku laboratoryjnym, ważniejsze było jednak to, aby samo stanowisko działało stabilnie.

Kolejnym obszarem, w którym rozwiązywanie pozostaje celowo proste, jest warstwa wizualizacji sekwencji. Obecny „Sequence Viewer” rysuje wykres dynamicznie na podstawie aktualnych progów, co w zupełności wystarcza do pokazania idei sekwencyjnego podziału skali -100 %–100 %. Wykres nie prezentuje jednak ani historii pracy regulatora, ani wartości wyjść w funkcji czasu. Rozszerzenie go o podświetlanie bieżącego punktu pracy oraz proste logowanie kilku ostatnich sekund sterowania byłoby naturalnym krokiem rozwojowym.

Wszystkie te ograniczenia można potraktować jako naturalne punkty wyjścia do dalszego rozwoju stanowiska. W pierwszej kolejności planowane jest dokończenie integracji z rzeczywistymi przetwornikami A/C i C/A, tak aby stan wizualizowany na ekranie odpowiadał rzeczywistym napięciom na zaciskach płytka. Równolegle warto wrócić do koncepcji wczytywania konfiguracji z karty SD: docelowo pliki JSON mogłyby być przygotowywane i wgrywane podobnie jak pliki konfiguracyjne do drukarek 3D czy maszyn CNC, co ułatwiłoby prowadzącemu zajęcia szybką zmianę scenariusza ćwiczeń.

Interesującym kierunkiem rozwoju jest także dalsze rozwinięcie widoku sekwencji. Ponieważ wykres jest już rysowany dynamicznie w oparciu o aktualne progi, powinno być możliwe dodanie do niego podświetlanie aktywnego pasma, wskaźnik sygnału regulatora czy prostą animację przejść pomiędzy stanami. Takie rozwiązywanie byłoby przejrzyste dydaktycznie i mogłoby pomóc studentom lepiej zrozumieć zależności pomiędzy nastawami a zachowaniem układu. W dalszej perspektywie możliwe jest również dołączenie prostego interfejsu sieciowego, który pozwoliłby na podgląd i modyfikację nastaw z poziomu przeglądarki lub zewnętrznej aplikacji, korzystając z wbudowanych w Zephyra stosów komunikacyjnych.

Podsumowując, obecna wersja firmware'u realizuje trzon funkcjonalności potrzebny do przeprowadzenia ćwiczeń laboratoryjnych i stanowi dobrą bazę pod dalszą pracę. Zaprojektowana struktura kodu, rozdzielenie warstw abstrakcji i wybór stosu Zephyr+LVGL sprawiają, że rozwijanie stanowiska o kolejne funkcje powinno być możliwe bez gruntownej przebudowy istniejących modułów.

5.12. Walidacja

5.12.1. Metodyka

Źródła wzorcowe (kalibrator napięcia), obciążenie dla wyjścia 0–10 V, środowisko testowe.

5.12.2. Wyniki

Tabele dokładności, histogram odchyлеń, niepewność typu A/B, budżet niepewności.

5.12.3. Dyskusja

Ograniczenia, dryft temperaturowy, histereza, propozycje ulepszeń.

BIBLIOGRAFIA

- [1] *1N4728A Thru 1N4764A 1 W Zener Diodes*. Diody Zenera serii 1N47xxA stosowane w torze ochrony wejścia zasilania (D4). GOOD-ARK Electronics. 2024. URL: <https://www.goodark.com/specification/1N4728%20thru%201N4764.pdf> (cyt. na s. 11).
- [2] *ADS8688 12-Bit, 500-kSPS, 8-Channel Data Acquisition System*. Zewnętrzny ADC U7. Texas Instruments. 2021. URL: <https://www.ti.com/lit/ds/symlink/ads8688.pdf> (cyt. na s. 7, 14–16).
- [3] Abdoalnasir Almabrok, Marios Psarakis i Anastasios Dounis. „Fast Tuning of the PID Controller in an HVAC System Using the Big Bang–Big Crunch Algorithm and FPGA Technology”. W: *Algorithms* 11.10 (2018), s. 146. doi: 10.3390/a11100146. URL: <https://doi.org/10.3390/a11100146> (cyt. na s. 6).
- [4] *Ambient Temperature Sensor-PT1000 with 0-10V Output*. Czujnik temperatury otoczenia z przetwornikiem PT1000 na sygnał 0–10 V. Seven Sensor Solutions. 2023. URL: <https://www.sevensensor.com/ambient-temperature-sensor-pt1000-u> (cyt. na s. 6).
- [5] *AO4407A P-Channel Enhancement Mode Field Effect Transistor*. Tranzystor P-MOSFET mocy do ochrony przed odwrotną polaryzacją (Q1). Alpha i Omega Semiconductor. 2024. URL: https://www.aosmd.com/res/data_sheets/AO4407A.pdf (cyt. na s. 11).
- [6] *Application Guidelines for 0–10 V Control Interfaces in HVAC*. ASHRAE. 2019 (cyt. na s. 10).
- [7] ASHRAE. *Guideline 36-2024 – High-Performance Sequences of Operation for HVAC Systems*. Guideline 36-2024. American Society of Heating, Refrigerating i Air-Conditioning Engineers. 2024 (cyt. na s. 6).
- [8] Karl J. Astrom i Tore Hagglund. *PID Controllers: Theory, Design, and Tuning*. 2 wyd. Research Triangle Park, NC: Instrument Society of America, 1995 (cyt. na s. 24).
- [9] Bonnie C. Baker. *Analog and Interface Guide – Volume 1: A Compilation of Technical Articles and Design Notes*. Zbiór not aplikacyjnych o projektowaniu układów analogowych i PCB. Microchip Technology Inc. 2005. URL: <https://ww1.microchip.com/downloads/en/devicedoc/00924b.pdf> (cyt. na s. 7).
- [10] *Considerations for Mixed Signal Circuit Board Design (AN-404)*. Application Note AN-404. Analog Devices, Inc. 2000. URL: <https://www.analog.com/media/en/technical-documentation/application-notes/495266810an-404.pdf> (cyt. na s. 7).
- [11] *DAC7568 12-Bit, Octal, Buffered Voltage Output DAC*. Zewnętrzny DAC U3. Texas Instruments. 2017. URL: <https://www.ti.com/lit/ds/symlink/dac7568.pdf> (cyt. na s. 7, 13).
- [12] A. C. Fernandes i in. „Control of airflow in ventilation systems using embedded systems on microcontrollers”. W: *Microsystem Technologies* 25.9 (2019), s. 3597–3608. doi: 10.1007/s00542-019-04407-1. URL: <https://doi.org/10.1007/s00542-019-04407-1> (cyt. na s. 6).
- [13] Finn Haugen. *Discretization of Simulator, Filter, and PID Controller*. Spraw. tech. Online article. TechTeach, 2010. URL: <https://www.mic-journal.no/PDF/ref/Haugen2010.pdf> (cyt. na s. 24).

- [14] *HD & HO Series Deluxe Humidity Transmitters*. Aktywne czujniki wilgotności/temperatury z wyjściem 0–5 V / 0–10 V. Veris Industries. 2014. URL: https://www.veris.com/ASSETS/DOCUMENTS/ITEMS/EN/HD_HO_d0321.pdf (cyt. na s. 6).
- [15] *High Accuracy Pressure Transmitter, 0–10 V Output*. Nadajnik ciśnienia z wyjściem napięciowym 0–10 V do systemów automatyki. Jakar Electronics. 2020. URL: <https://www.jakar.cz/en/p/high-accuracy-pressure-transmitter/4103> (cyt. na s. 6).
- [16] V. Kirubakaran i in. „Energy efficient model based algorithm for control of building HVAC systems”. W: *Ecotoxicology and Environmental Safety* 121 (2015), s. 236–243. doi: [10.1016/j.ecoenv.2015.03.027](https://doi.org/10.1016/j.ecoenv.2015.03.027) (cyt. na s. 6).
- [17] *L78xx Series: Positive Voltage Regulators*. Datasheet DS0422 Rev. 36. STMicroelectronics. 2018. URL: <https://www.st.com/resource/en/datasheet/l78.pdf> (cyt. na s. 12).
- [18] *LM2596 SIMPLE SWITCHER 3-A Step-Down Voltage Regulator*. Regulatory zasilania U1 (5 V) i U2 (3.3 V). Texas Instruments. 2020. URL: <https://www.ti.com/lit/ds/symlink/lm2596.pdf> (cyt. na s. 11).
- [19] *LM317: 3-Terminal Adjustable Regulator*. Datasheet SLVS044S. Texas Instruments. 2007. URL: <https://www.ti.com/lit/ds/symlink/lm317.pdf> (cyt. na s. 12).
- [20] *LVGL – Light and Versatile Embedded Graphics Library*. <https://lvgl.io/>. Oficjalna strona projektu LVGL, dostęp: 2025-12-03. 2025 (cyt. na s. 7).
- [21] Henry W. Ott. „Partitioning and Layout of a Mixed-Signal PCB”. W: *Printed Circuit Design* 18.6 (2001). Klasyczny artykuł o podziale mas i prowadzeniu ścieżek w układach mieszanych, s. 16–26. URL: <https://www.eetimes.com/partitioning-and-layout-of-a-mixed-signal-pcb-3/> (cyt. na s. 7).
- [22] Guangji Qu i Mohammed Zaheer-uddin. „Real-time tuning of PI controllers in HVAC systems”. W: *International Journal of Energy Research* 28.15 (2004), s. 1313–1327. doi: [10.1002/er.1030](https://doi.org/10.1002/er.1030). URL: <https://doi.org/10.1002/er.1030> (cyt. na s. 6).
- [23] *STM32F746xG Datasheet*. MCU zastosowany na płytce STM32F746G-Discovery. STMicroelectronics. 2023. URL: <https://www.st.com/en/microcontrollers-microprocessors/stm32f746ng.html> (cyt. na s. 10).
- [24] STMicroelectronics. *32F746GDISCOVERY—Discovery kit with STM32F746NG MCU*. 2025. URL: <https://www.st.com/en/evaluation-tools/32f746gdiscovery.html> (term. wiz. 10.10.2025) (cyt. na s. 10).
- [25] *TLVx9304 Low-Noise, Rail-to-Rail Output Operational Amplifiers*. Bufor analogowy U5, U6. Texas Instruments. 2023. URL: <https://www.ti.com/lit/ds/symlink/tlv9304.pdf> (cyt. na s. 12, 13).
- [26] *Zephyr Integration Guide – LVGL Documentation*. <https://docs.lvgl.io/9.1/integration/os/zephyr.html>. Opis integracji LVGL z Zephyr RTOS, dostęp: 2025-12-03. 2024 (cyt. na s. 7).
- [27] *Zephyr Project Documentation*. <https://docs.zephyrproject.org/latest/>. Dokumentacja systemu Zephyr RTOS, dostęp: 2025-12-03. 2025 (cyt. na s. 7).
- [28] *Zephyr Project RTOS*. <https://www.zephyrproject.org/>. Dostęp: 2025-12-03. 2025 (cyt. na s. 7).