

Campus Monterrey

Materia

Arquitectura de computadoras (Gpo 1)

Tema

Práctica #3. Memoria de instrucciones y memoria de datos

Integrantes

→ Jorge Besnier A01039882

→ Cinthia Portillo A00811827

Maestro

Diego Valencia

Fecha 10/09/20

Introducción

En esta ocasión se desarrollaron dos módulos de memoria para la arquitectura de computadoras. En primera instancia la memoria de instrucciones de un procesador que es solamente de lectura ya que esta almacena en 1's y 0's las operaciones que puede hacer una computadora, mejor conocida como memoria ROM. Por otra parte, se desarrolla una memoria de datos, o mejor conocida como RAM, que tiene la capacidad de escritura y lectura de palabras.

A continuación se presenta el contenido del reporte.

Contenido

Introducción	2
Contenido	2
Memoria de instrucciones	3
Resultados de TestBench Memoria de instrucciones	4
Memoria de datos	5
Direccionamiento de las memorias	6
Desarollo de Memoria RAM	7
Código Test Bench de Memoria Ram	8
Resultados de TestBench	10
Conclusión	11
Cinthia	11
Jorge	11
Bibliografía	11

Memoria de instrucciones

Como se mencionó previamente, la memoria de instrucciones, se implementa utilizando una memoria tipo ROM (Read Only Memory), es la memoria donde se almacenan las instrucciones del programa que se deben ejecutar.

A continuación se mostrará el desarrollo de un módulo VHDL para la memoria de instrucciones que cumple con las siguientes características.

- Contar con 32 espacios de memoria donde cada uno alberga palabras de 32 bits
- Tener una entrada READ_ADDRESS[31:0] y una salida INSTRUCTION[31:0] . De la salida INSTRUCTION[31:0] se obtiene la instrucción (el conjunto de 1's y 0's según el formato de la arquitectura MIPS) que se encuentra en la dirección READ_ADDRESS[31:0] . En otras palabras, la variable READ_ADDRESS se utiliza como el índice de la dirección a leer.




Fig.1.1Memoria de instrucciones con palabras de 32 bit

Fig.1.2 Código Fuente de la Memoria de instrucciones

En el código anterior se crea una memoria de 32 datos de entrada con 32 de salida, se establece su dirección y su contenido para posteriormente en el código de test bench poder leer el contenido de 3 direcciones dadas

Fig.1.2 Código test bench de la Memoria de instrucciones

Resultados de TestBench Memoria de instrucciones




Fig.1.3 Resultado de leer la dirección 0 y nos muestra su contenido




Fig.1.4 Resultado de leer la dirección 4 y nos muestra su contenido




Fig.1.5 Resultado de leer la dirección 12 y nos muestra su contenido

Memoria de datos

La memoria de Datos, por lo general es una memoria tipo RAM (Random Access Memory) cuyas operaciones, ya sean de escritura o lectura de datos, son de acceso aleatorio. La 'Data Memory' contiene los datos que serán cargados a los registros o que son almacenados por alguna instrucción.

Como verás más adelante, las operaciones aritméticas y lógicas son efectuadas sobre los valores actuales de los registros del procesador y, dado que estos registros son limitados (32 para nuestro MIPS), el resto de los datos con los que trabajamos se quedan en memoria hasta ser necesitados.

La siguiente tabla contiene las entradas y salidas de la memoria.

Tabla 3.1. EE/SS de la memoria de datos					
Entradas: + ENABLE + WRITE_ENABLE + READ_ENABLE + CLK + RW_ADDRESS + WRITE_DATA	Salidas: + READ_DATA				

Ahora, deberás crear un módulo VHDL distinto para el diseño de la memoria de datos que cumpla con lo siguiente.

- Las entradas de WRITE_ENABLE y READ_ENABLE son habilitadores para los procesos de lectura y escritura, nunca pueden estar los dos en '1' al mismo tiempo.
- La lectura consiste en poner en READ_DATA el contenido de memoria de la dirección especificada por ADDRESS.

- El proceso de escritura almacena en memoria en la dirección dada por ADDRESS el dato que entra a WRITE DATA cada que ocurra una transición negativa de reloj por la entrada de CLK.
- En el proceso de escritura, READ_DATA "saca" puros 0's puesto que no leyó ningún dato.
- ENABLE resulta un habilitador general de la memoria en sí (notar que está negado). Para efectos de esta práctica, dicha entrada no será requerida sino hasta las prácticas finales.
- Nota que la lectura no está asociada a un ciclo de reloj.




Figura 3.2. Memoria de datos

Direccionamiento de las memorias

Como ya habrás notado en la práctica que realizaste el módulo 'program counter', el incremento de éste va de 4 en 4. Esto es debido a que las instrucciones para 13 la arquitectura MIPS se componen de 4 bytes cada una. Y es precisamente la salida del 'PC' la misma señal de entrada de ADDRESS de nuestra memoria de instrucciones. A continuación, se muestra un ejemplo de cómo se puede definir una memoria dentro de un 'process'.

Como ya se introdujo anteriormente, solo necesitamos 5 bits para direccionar nuestros módulos-memorias. De igual forma el índice interno de nuestras memorias, si se realiza como el ejemplo anterior, es un número natural, por lo que debemos dividir nuestro valor de ADDRESS entre 4 para acceder secuencialmente a las localidades (Recuerda que el PC aumenta de 4 en 4).

Dirección De Memoria					Número de palabra (índice de memoria interna)
0x00	BYTE 0	BYTE 1	BYTE 2	BYTE 3	palabra 1
0x04	BYTE 4	BYTE 5	BYTE 6	BYTE 7	palabra 2
80x0	BYTE 8	BYTE 9	BYTE A	BYTE B	palabra 3
0x0C	BYTE C	BYTE D	BYTE E	BYTE F	palabra 4

Figura 3.3. Acomodo de memoria en nuestro MIPS

De acuerdo con la figura anterior, podemos notar que si se quiere acceder a la segunda palabra de la memoria, la instrucción de ensamblador deberá contener la literal 0x04, para la tercera palabra la 0x08 y así sucesivamente.

Para nuestras memorias internas sucede algo como lo siguiente:

```
b0000_0000_0000_0( 000_01 )00 => 0x04, ... 1
b0000_0000_0000_0( 000_10 )00 => 0x08, ... 2
b0000_0000_0000_0( 000_11 )00 => 0x0C, ... 3
```

Donde los 5 bits resaltados entre paréntesis nos dan el índice natural al que debemos acceder para que exista correspondencia entre el [PC + 4] y nuestras direcciones internas que van de 1 en 1.

Desarollo de Memoria RAM

```
1 library IEEE:
    use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
 2
 3
    use IEEE STD LOGIC UNSIGNED ALL:
 4
 5
    entity Mmemoria is
 6
 8
                 WRITE_ENABLE : in STD_LOGIC;
                 READ_ENABLE : in STD_LOGIC;
                 CLK : in STD_LOGIC;
10
                 RW_ADRDRESS : in STD_LOGIC_VECTOR(31 DOWNTO 0);
WRITE_DATA : in STD_LOGIC_VECTOR(31 DOWNTO 0);
12
13
                 READ_DATA : out STD_LOGIC_VECTOR(31 DOWNTO 0));
14 end Mmemoria;
15
16 architecture Behavioral of Mmemoria is
17
        --determinar la posicion inicial de la memoria
       signal POSINICIAL : STD_LOGIC_VECTOR(31 DOWNTO 0) := X"00000000";
18
         -variables auxiliares para saber si ambos son 0 o ambos son 1
19
       SIGNAL RAUX : STD LOGIC;
20
       SIGNAL WAUX : STD LOGIC;
21
```

Fig 2.1 Definición del módulo VHDL de la memoria RAM

La variable temporal de POSTINICIAL nos facilita el direccionamiento con posición inicial diferente de cero. Por lo tanto, con este código podemos recibir cualquier dirección configurando esta variable con la posición inicial con la que vamos estar trabajando.

```
24
     begin
25
26
27
          -- LA ESCRITURA DEPENDE DEL CLK POR LO TANTO VA DENTRO DEL PROCESS
         PROCESS (WRITE ENABLE, CLK, WRITE DATA, RW_ADRORESS, RAUX, WAUX, POSINICIAL)
SUBTYPE REGISTRO IS STD_LOGIC_VECTOR (31 DOWNTO 0);
TYPE REG_BANK IS ARRAY (0 TO 31) OF REGISTRO;
28
29
30
             VARIABLE ROM MEMORY: REG BANK:=
31
                                                               x"000000000"
32
33
34
                                                              OTHERS => (OTHERS => 'O')
35
36
37
                 --write a la memoria depende de la senal de CLK
IF CLK = '1' AND CLK'EVENT THEN
IF WAUX = '1' THEN
38
39
40
                         ROM_MEMORY((CONV_INTEGER(RW_ADRDRESS) - CONV_INTEGER(POSINICIAL))/4):= WRITE_DATA;
                      END IF:
41
42
43
                  ELSE NULL:
                  END IF:
44
45
                  --READ ES AJENO AL PULSO DE RELOJ
                  IF RAUX = '1' THEN
46
47
48
                      READ_DATA <= ROM_MEMORY((CONV_INTEGER(RW_ADRDRESS) - CONV_INTEGER(POSINICIAL))/4);
                  ELSE READ_DATA <= x"000000000"; --cuando ambos (read and write) son 0 o 1 cae en este caso
49
50
          END PROCESS:
51
           -LOS VALORES DE ENABLE NO PUEDEN SER AL MISMO TIEMPO
52
53
         RAUX <= (WRITE_ENABLE XOR READ_ENABLE) AND (NOT WRITE_ENABLE);
WAUX <= (WRITE_ENABLE XOR READ_ENABLE) AND (NOT READ_ENABLE);
     end Behavioral;
```

Fig.2.2 Código Fuente de la Memoria

La variable REG_BANK tiene dos parámetros que nos facilitan la creación de una memoria. El primero es la cantidad de palabras que vas a manejar, y el segundo parámetro es el tamaño en bits de las palabras. En este caso, son 32 palabras cada una de 32bits.

De forma similar, los auxiliares nos facilitan que no exista el error de que se active la lectura y la escritura de una palabra. si ambas son iguales XOR nos dará un valor de 0 el cual no permite que se realice ninguna operación. Si son diferentes, se verifica que el valor de un enable sea el opuesto al otro, enseguida ese valor se asigna a la variable de control que va a definir la operación a realizar.

Código Test Bench de Memoria Ram

Leer al menos tres localidades distintas de la memoria de instrucciones. Realizar lectura en al menos dos localidades distintas de la memoria de datos, mostrar el contenido y posteriormente escribir datos nuevos. Al final volver a leer para verificar que el contenido cambió. Recuerda que la lectura no está asociada a un pulso de reloj.

```
60
            -- Stimulus process
             stim proc: process
62
            begin
63
                  --palabras de O a 31
                  -- read la palabra O inicial
64
                  wait for 50ns;
65
                        WRITE ENABLE <= '0';
66
                        READ_ENABLE <= '1';
67
                        RW ADRDRESS <= x"000000000"; --escribir en palabra 4
68
                        WRITE DATA <= x"00000001"; -- valor que se escribe en la palabra
69
                    - read la palabra 1 incial
70
71
                  wait for 50ns;
                        WRITE ENABLE <= '0';
72
                        READ ENABLE <= '1';
73
                        RW ADRDRESS <= x"000000004"; --escribir en palabra 4
74
                        WRITE DATA <= x"00000001"; -- valor que se escribe en la palabra
75
                  -- read la palabra 3 inicial
76
77
                  wait for 50ns;
                        WRITE ENABLE <= '0';
78
                        READ ENABLE <= '1';
79
                        RW\_ADRDRESS \ll x"00000000C"; --escribir en palabra 4
80
81
                        WRITE_DATA <= x"00000001"; -- valor que se escribe en la palabra
                  -- write a la palabra 1
                  wait for 50ns;
83
                        WRITE ENABLE <= '1';
84
85
                        READ_ENABLE <= 'O';
                        RW ADRDRESS <= x"000000004"; --escribir en palabra 4
86
                        WRITE DATA <= x"000000001"; -- valor que se escribe en la palabra
87
                  --write a la palabra 3
88
                  wait for 50ns;
89
                        WRITE ENABLE <= '1';
90
                       READ ENABLE <= '0';
RW ADRDRESS <= x"0000000C"; --escribir en palabra 4
91
92
                        WRITE DATA <= x"000000001"; -- valor que se escribe en la palabra
93
94
94
             -- read la palabra 0 para verificar que la conversion esta bien
wait for SOns;

WRITE_ENABLE <= '0';
READ_ENABLE <= '1';
RW_ADRORESS <= x"00000000"; --escribir en palabra 4
WRITE_DATA <= x"00000000"; -- valor que se escribe en la palabra
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
                 read la palabra 1.. el read read de O antes para verificar que si se almaceno el valor indefinidamente
             wait for Sons;

WRITE_ENABLE <= '0';

READ_ENABLE <= '1';

RW_ADRDRESS <= x"00000004"; --escribir en palabra 4

WRITE_DATA <= x"00000001"; -- valor que se escribe en la palabra
             -- read la palabra 0 verificar que no paso algo extrano despues de leer el valor que escribimos wait for 50ms;

WRITE_ENABLE <= '0';

READ_ENABLE <= '1';

RE_ADRORESS <= x"000000000"; --escribir en palabra 4

WRITE_DATA <= x"00000001"; -- valor que se escribe en la palabra
114
115
116
117
118
119
120
121
122
123
                - Verificar que no se pueda hacer el read v write al mismo tiempo
             -- Verificar que no se pueda hacer el read y write al mismo tiempo wait for SOns;

WRITE_ENABLE <= '1';

READ_ENABLE <= '1';

RW_ADRRESS <= '*000000000"; --escribir en palabra 4

WRITE_DATA <= x"00000001"; -- valor que se escribe en la palabra wait for SOns;

WRITE_ENABLE <= '0';

READ_ENABLE <= '0';

RW_ADRRESS <= x"000000000"; --escribir en palabra 4

WRITE_DATA <= x"00000000"; --escribir en palabra 4

WRITE_DATA <= x"00000000"; -- valor que se escribe en la palabra
126
              wait:
129 er
130
131 END;
          end process:
```

Resultados de TestBench




Fig 2.3. Histograma de cambios de las palabras en memoria




Fig. 2.4 Lectura de valores iniciales de tres palabras




Fig. 2.4 Escritura de valores en las tres palabras



Fig. 2.5 Lectura de palabras con nuevos valores



Fig 2.6 Casos especiales ambos 1 ambos 0

Conclusión

Cinthia

En esta práctica en especial nos sentimos un tanto confundidos porque no lográbamos visualizar lo que se solicitaba, además que durante el trayecto de la programación del código, una vez resuelto este inconveniente tuvimos que investigar sintaxis para que nuestro código hiciera lo que deseábamos. Una vez terminado nuestra actividad con los resultados exitosos, me hace sentir finalmente que nuestra primera idea acerca de los conceptos y plantearlo en un código no estaba mal. Aprendí un poco más a detalle sobre el comportamiento de este tipo de memorias, y sé que nos será útil para poder realizar las siguientes prácticas.

Jorge

A lo largo de las prácticas existe un sentimiento que no sabemos lo que estamos realizando, en este caso se presenta un código ejemplo pero para entender la sintaxis de lo que hace el código es necesario invertir tiempo en investigar. De igual manera, en este punto la clase comienza a alcanzar al laboratorio en cuanto al tema, sin embargo, la clase no se explican de forma clara los conceptos sobre todo los que incluyen matemáticas. Nuevamente, mi recomendación es comprar el volumen uno y volumen dos de los libros de Sistemas Digitales Avanzados de la profesora Norma Roffe y en el caso de youtube investigar el funcionamiento del código, ver ejemplos de cómo funciona el modulo que vas a realizar.

Bibliografía

Memoria Ram

https://www.youtube.com/watch?v=LrdEmHoE5U8&ab_channel=twalsh123

Roffe Samaniego, Norma Frida. Diseño de sistemas digitales a través de diseños esquemáticos y VHDL. Volumen 2 (Spanish Edition) . American Academy of Pediatrics. Kindle Edition.

Roffe Samaniego, Norma Frida. Diseño de sistemas digitales a través de diseños esquemáticos y VHDL. Volumen 1 (Spanish Edition) . American Academy of Pediatrics. Kindle Edition.