2.4. Descripción de Memorias en VHDL

Memorias en FPGAs

OBJETIVOS:

- Memorias en FPGA: Distribuida o Bloques
- Tipos de escritura en RAM:
 - Write-First
 - Read-First
 - No change
- Descripción VHDL de memoria RAM
- RAM síncrona versus asíncrona
- Descripción VHDL de memoria ROM



2.4.1. Tipos de memorias en FPGAs


Memorias en FPGAs

- Tipos de memoria en las FPGA
 - RAM distribuida (LUTs)
 - Block RAM (Embebida)
- Instanciación versus Inferencia
 - La inferencia permite la portabilidad
 - La instanciación optimiza rendimiento y recursos
- Características de las memorias FPGAs
 - Escritura síncrona (en ambos tipos)
 - Lectura:
 - Síncrona (Block RAM)
 - Asíncrona (Distributed RAM)




Memorias en FPGAs: RAM Distribuida

- LUT → RAM distribuida
 - Una LUT \rightarrow 16x1 RAM
 - LUTs en cascada → Amplía el tamaño de la RAM




- Lectura asíncrona
 - Síncrona añadiendoles FF-D.
- Dos LUTs pueden formar:
 - 32 x 1 single-port RAM
 - 16 x 2 single-port RAM
 - 16 x 1 dual-port RAM




Memorias en FPGAs: Bloques de RAM

- Bloques de memoria RAM dedicado
- Desde 4 hasta más de 100 bloques según modelo
- 18 kbits por bloque (con bit de paridad)
- Se pueden encadenar bloques
- Configurables como de simple o doble puerto
- La lectura y la escritura son siempre <u>síncrona</u>





Memorias en FPGAs: Bloques de RAM





2.4.2. Tipo de memoria inferida con HDL

Tipo de memoria RAM inferida

- Block RAM
- Distributed or LUT RAM

Action	Distributed RAM	Block RAM
Write	Synchronous	Synchronous
Read	Asynchronous	Synchronous

Fuente: Xilinx Inc.



Modos de escritura en memoria RAM


Write Mode: Se refiere a la política utilizada cuando se realiza una escritura simultánea con una lectura en una misma dirección (mismo puerto).

Tipos:

- A. Write First: El dato de entrada es escrito en la dirección de memoria especificada y simultáneamente está disponible en la salida.
- **B.** Read First: Dada la dirección de memoria, el dato guardado en esa dirección aparece en la salida. El dato de entrada, se almacena después en esa dirección.
- **C. No change:** En un ciclo de reloj, o bien se lee, o bien se escribe. Si se escribe, la salida conserva el valor de la anterior operación de solo lectura



A. Modos de escritura WRITE FIRST





Descripción de RAM_WF en VHDL (Block RAM)

No añadir RESET asíncrono



```
architecture behavioral of RAM WF MxN is
         type RAM TYPE is array (2**ADDR WIDTH-1 downto 0) of
                             std logic vector(DATA WIDTH-1 downto 0);
         signal RAM : RAM TYPE;
begin
process (CLK i)
    begin
      if rising edge (CLK i) then
          -- Operación de LECTURA/ESCRITURA síncrona
         if WE i = '1' then
            RAM(to integer(unsigned(ADDR RAM i))) <= DATA RAM i ;</pre>
         -- El dato que se lee, es el mismo que se escribe
          DATA RAM o <= DATA RAM i;
         else
         -- Operación de SOLO LECTURA SÍNCRONA
          DATA RAM o <= RAM(to integer (unsigned (ADDR_RAM_i)));
         end if;
       end if:
                                          Data in

    Data out

end process;
end Behavioral;
                                                    RAM Location
                                         Address
                                             WRITE MODE = WRITE FIRST
                                                                 X463_11_D62503
```

Tipos de datos en VHDL: Datos definidos por el usuario (type)

1

En VHDL el usuario puede definir tipos de datos nuevos:

```
type <nombre_tipo> is <tipo_de_dato>;
type Cero_Siete is unsigned(2 downto 0);--0,1,2,...,7
```

2

En VHDL el usuario puede definir un array de elementos de un tipo compuesto:

ram_type

15	"0110"	
14	"1110"	
1	"0000"	
0	"0101"	



Conversión entre tipos de datos en VHDL: std_logic to integer

3


En VHDL el tipo de datos std_logic_vector puede convertirse a integer, <u>previa conversión</u> de std_logic_vector a signed/unsigned.

Aplicación: actuar como índice en arrays de elementos.

```
RAM(to integer(unsigned(Address))) <= DataIn ;</pre>
```



Tras la síntesis...






```
stimulus: process
begin
 ADDR RAM i <= (others => '0');
 DATA RAM i <= (others => '0');
 WE i <= '0';
 wait for 40 ns;
   -- WRITING ----
   ADDR RAM i <= "1111111111";
   DATA RAM i <= (others => '1');
   WE i <= '1';
   wait for 10 ns;
   ADDR RAM i <= "11111111110";
   DATA RAM i <= "0101";
   WE i <= '1';
   wait for 10 ns;
   -- READING -----
   WE i <= '0';
   ADDR RAM i <= "11111111111";
   wait for 40 ns;
   ADDR RAM i <= "11111111110";
   wait for 40 ns;
   ADDR RAM i <= "11111111100";
   wait for 40 ns;
 stop the clock <= true;
 wait;
end process;
```

Testbench






"DATA_RAM_o"
toma el mismo valor
que se está
escribiendo en el
mismo flanco de CLK



Descripción de RAM_RF en VHDL (Block RAM)






```
process (CLK i)
Begin
 if rising edge(CLK i) then
         -- ESCRITURA síncrona
       if WE i = '1' then
        RAM(to_integer(unsigned(ADDR RAM i))) <= DATA RAM i;</pre>
       end if;
       -- LECTURA SÍNCRONA
       DATA RAM o <= RAM(to integer(unsigned(ADDR RAM i)));
 end if;
end process;
                             Data in
                                                   Data out
                               WE
                               CLK
                                       RAM Location
                             Address
```



WRITE MODE = READ FIRST

X463_13_062503



"DAATA_RAM_o" NO toma el mismo valor que se está escribiendo hasta el siguiente ciclo. Mientras, muestra el valor anteriormente almacenado, 'U' en este caso.




Descripción de RAM en VHDL (Distributed RAM)

Descripción de RAM con lectura asíncrona (Distributed RAM)


```
PROJECT 23
architecture Behavioral of RAM WF ASYNC is
-- USers type declaration
type RAM TYPE is array((2**ADDR WIDTH)-1 downto 0) of
std logic vector (DATA WIDTH-1 downto 0);
signal RAM : RAM TYPE;
begin
-- Distributed RAM
RAM MEM:process(CLK i)
begin
  if rising edge (CLK i) then
       if WE i = '1' then
         -- Write operation (Distributed, Sync Write)
        RAM(to integer(unsigned(ADDR RAM i))) <= DATA RAM i ;
       end if;
                                                      External to the
  end If;
end process;
                                                         process
-- Read operation (Distributed, Asyncronous Read)
       DATA RAM o <= RAM(to integer(unsigned(ADDR RAM i)));
end Behavioral:
```

Descripción de RAM con lectura asíncrona (Distributed RAM)





Descripción de RAM con lectura asíncrona (Distributed RAM)



READ: Cambia "DATA_RAM_o" porque hay un cambio de dirección "ADDR RAM i".

Independientemente de que haya un flanco positivo de reloj (Asíncrona)

WRITE: Escribe el dato en la dirección indicada cuando llega el flanco positivo de reloj. "DATA_RAM_o" también se actualiza con ese nuevo dato




2.4.3. Descripción de ROM en VHDL

Descripción VHDL de Memoria ROM

```
entity ROM 16x4 is
port ( CLK i: in std logic;
          ENA i: in std logic;
          ADDR BUS i: in std logic vector(3 downto 0);
          DATA BUS o:out std logic vector(3 downto 0));
end ROM MxN;
architecture behavioral of ROM MxN is
     type ROM TYPE is array (15 downto 0) of std logic vector(3 downto 0);
     signal ROM : ROM TYPE :=(X"1",X"2",X"3",X"4",X"5",
     X"6",X"7",X"8",X"9",X"A",X"B",X"C",X"D",X"E",X"F",X"1");
begin
                                 X''A'' \rightarrow Formato Hex
process(CLK i)
begin
     if rising edge (CLK i) then
          if ENA i = '1' then
           DATA BUS o <= ROM(to integer (unsigned (ADDR BUS i)));
          end if:
     end if:
end process;
end behavioral:
                            Enable='0' conserva el
                                valor anterior
```




Descripción VHDL de Memoria ROM





Descripción VHDL de Memoria ROM

Synthesis Report





Bibliografía

- VHDL FOR LOGIC SYNTHESIS. Andrew Rushton. 2011 John Wiley & Sons, Ltd. Published
- Free range VHDL. Bryan Mealy, Fabrizio Tappero. (Creative Commons). http://www.freerangefactory.org (Mayo 2013)
- VHDL 101. William Kafig. Editorial Elsevier. 2011

