Tema 2.1. Primeros pasos VHDL

- 1. Introducción al lenguaje VHDL
- 2. Estilos de codificación
- 3. Unidades de diseño en VHDL
 - a. Entity
 - b. Architecture
 - c. Libraries and Packages

2.1.1. VHDL: Introducción

- VHDL es un lenguaje de descripción de hardware (HDL)
- Otros lenguajes HDL son: Verilog, ABEL, SystemC, etc.
- VHDL permite modelar circuitos digitales y ser programados en FPGAs
- Desarrollado en 1987 por el departamento de defensa de USA
- Adoptado como estándar por el IEEE: revisiones 1987, 1993, 2000, 2002 y 2008.
- Para saber mas....

http://en.wikipedia.org/wiki/VHDL



2.1.1. VHDL: Introducción

Consideraciones en líneas generales

- 1. Es un lenguaje normalizado (no es un lenguaje propietario), por lo que es compatible con la práctica totalidad de herramientas de diseño disponibles en el mercado.
- 2. NO es sensible a las mayúsculas (NO case-sensitive).
- 3. No es sensible a espacios.
- 4. Es importante incluir comentarios para conseguir mejor comprensión del código ("--").
- 5. Los paréntesis ayudan a una mayor legibilidad del código
- 6. Es un lenguaje fuertemente "tipado".



2.1.1. VHDL: Introducción

Consideraciones en lineas generales

- 7. Toda sentencia termina con ";" (semicolon)
- 8. Los identificadores deben ser autoexplicativos
- 9. Existen palabras reservadas de VHDL
- 10. <u>Si se trata de un diseño complejo, divídelo en bloques más simples.</u>
- 11. Incluir encabezado con información del módulo



1. Comentar el código.

- Para comentar líneas en VHDL usar " -" al principio de cada línea.
- Incluir los comentarios antes del código a comentar.
- Si el comentario es corto, es posible incluirlo al final de la sentencia.

Código VHDL	Posibles comentarios	¿Es un buen comentario?
	Número de cestas = 5	Aporta información sobre el valor inicial de Cuenta
Cuenta<=Numero_Cestas	Cuenta es igual al número de cestas.	No aporta nada
	Cuenta<=Numero_Cestas	Sin comentarios al comentario



¡¡¡BUENAS PRÁCTICAS DE CODIFICACIÓN!!!

2. Indentar y usar espacios para alinear grupo de código

No indentado	Indentado
If CUENTA="100" then	If CUENTA="100" then CUENTA="1';
CUENTA='1'; else	<pre>Else CUENTA='0'; End if;</pre>
CUENTA= '0'; End if;	EHQ II,



3. Usar nombres descriptivos breves para los identificadores

	No es descriptivo	Sí es descriptivo
Señal	c40	Clock_40MHz
Reloj de 40MHZ	r40	Clk_40MHz
Reset Enable		RST_i EN_i

4. Convenir un formato para los identificadores (inglés)

Palabras clave en minúscula	and, end, if, etc
Entradas, salidas y señales: - Mayúsculas - Sufijo "_i", "_o" - Señales sin sufijos	A_i, B_i, LED_o DATA
Nombre de entidad y arquitectura en mayúsculas	Entity MUX_2_N_BITS architecture BEHAVIORAL



```
1 -- library declaration
2 library IEEE;
3 use IEEE.std_logic_1164.all; -- basic IEEE library
4 use IEEE.numeric_std.all; -- IEEE library for the unsigned type and
                                -- various arithmetic operators
7 -- WARNING: in general try NOT to use the following libraries
              because they are not IEEE standard libraries
9 -- use IEEE.std_logic_arith.all;
10 -- use IEEE.std_logic_unsigned.all;
11 -- use IEEE.std_logic_signed
12
13 -- entity
14 entity my_ent is
port (A,B,C: in std_logic; out std_logic);
17 end my_ent;
18 -- architecture
19 architecture my_arch of my_ent is
      signal v1, v2 : std_logic_vector (3 downto 0);
                   : unsigned (3 downto 0);
      signal u1
21
      signal i1
                    vinteger;
22
23 begin
      u1 <= "1101";
24
      i1 <= 13;
25
      v1 <= std_logic_vector(u1);
                                                            -- = "1101"
^{26}
      v2 <= std_logic_vector(to_unsigned(i1, v2'length)); -- = "1101"
27
28
29 -- "4" could be used instead of "v2'length", but the "length"
30 -- attribute makes life easier if you want to change the size of v2
31
      F <= NOT (A AND B AND C);
32
33 end my_arch;
```



Listing 2.7: A short list of VHDL reserved words.


access	after	alias	all	attribute	block
body	buffer	bus	constant	exit	file
for	function	generic	group	in	is
label	loop	mod	new	next	null
of	on	open	out	range	rem
return	signal	shared	then	to	type
until	use	variable	wait	while	with



ENTITY

- ➤ VHDL emplea un enfoque de "caja negra" o "diagrama de bloques"
- Ventajas:
 - El diagrama del circuito es más fácil de entender
 - Cada bloque del diagrama es reutilizable en otro circuito
- Mas tarde se detallan los elementos dentro del bloque
- Un bloque se corresponde con la entidad (Entity)
- ➤ La descripción del comportamiento/contenido del bloque se corresponde con la arquitectura (*Architecture*).





- Describe el interfaz entre el módulo y el exterior (u otro módulo)
- Debe incluir:
 - Nombre de la entidad (Entity)
 - Parámetro (*Generic*)
 - Nombre de los puertos (Port)
 - Modo del Port:
 - In
 - Out
 - Inout

- **Tipo**: establece el tipo de dato para los "ports"



ENTITY

```
entity AND_GATE is

generic ( WIDTH: integer:= 2 );

Port (A_i :in STD_LOGIC_VECTOR(WIDTH-1 downto 0);

B_i :in STD_LOGIC_VECTOR(WIDTH-1 downto 0);

C_o :out STD_LOGIC_VECTOR(WIDTH-1 downto 0));

end and_gate;
```

```
Combinación
de puertos
en una sola
línea
```



ARCHITECTURE

Describe el comportamiento que debe tener el circuito.

 Para una misma entidad pueden describirse distintas arquitecturas equivalentes



ARCHITECTURE

Comprende dos zonas:

- ☐ Descripción de elementos : señales, constantes, otros módulos, etc
- Descripción del comportamiento que debe tener el circuito, elementos que lo formarán.

architecture BEHAVIORAL of MODULE is

-- zona de declaraciones

begin

-- Cuerpo de la arquitectura

end BEHAVIORAL;



ARCHITECTURE

- El estilo de la descripción de la arquitectura influye en el sintetizador
- Existen tres técnicas para modelar una arquitectura:
 - Data-flow or RTL model
 - Behavioral model
 - Structural model

Son los que usaremos

• Es habitual combinar varias técnicas de modelado



ARCHITECTURE

Estructural	Comportamental	
Codificación de bajo nivel (esquematicos)	Codificación de mayor nivel	
Instanciación de otros bloques: primitivas o módulos	Estructuras de programación: bucle, if, case, etc	
Requiere mucho tiempo de diseño	Menor tiempo de diseño	
Interesante para modelar el módulo de mayor jerarquía en un diseño constituido por varios bloques		



TOP_Module



Architecture TOP (Estructural)

Entity 01

Archit. (Behavioral)

Module_01

Entity 02

Archit. (Behavioral)

Module_02

Entity n

Archit. N (Behavioral)

Module_n

Libraries and Packages

Una biblioteca (*library*) es un conjunto de *packages* que contienen a su vez definiciones de tipos de datos, funciones, componentes, etc.

Las *libraries* y los *packages* pueden ser creados por el usuario, ofrecidas por terceras compañías o establecidas por el IEEE (librerías estándar).

- 1 library ieee;
 2 use ieee.std_logic_1164.all;
- <u>Línea 1</u>: Invoca a una *library* llamada "ieee"
- <u>Línea 2</u>: la palabras use y all hacen el package std_logic_1164 visible al completo a las unidades de diseño. Este package es necesario si se quieren utilizar los tipos de datos std_logic y std_logic_vector.



Libraries and Packages

```
1 -- library declaration
2 library IEEE;
3 use IEEE.std_logic_1164.all; -- basic IEEE library
4 use IEEE.numeric_std.all; -- IEEE library for the unsigned type and
5 -- various arithmetic operators
6
7 -- WARNING: in general try NOT to use the following libraries
8 -- because they are not IEEE standard libraries
9 -- use IEEE.std_logic_arith.all;
10 -- use IEEE.std_logic_unsigned.all;
11 -- use IEEE.std_logic_signed
```

Libraries implícitas

- "work" es la "library" donde se compila el diseño
 - → En Vivado recibe el nombre "xil_defaultlib"
- "std" es una "library" siempre visible
 - → No es necesario invocarlas explícitamente (incluye tipo "bit").



2.1. VHDL: Bibliografía

 VHDL FOR LOGIC SYNTHESIS. Andrew Rushton. 2011 John Wiley & Sons, Ltd. Published

- Free range VHDL. Bryan Mealy, Fabrizio Tappero. (Creative Commons). http://www.freerangefactory.org (Mayo 2013)
- VHDL 101. William Kafig. Editorial Elsevier. 2011

