

### **OBJETIVOS DEL TEMA:**

- ☐ Repaso de circuitos secuenciales
- ☐ Descripción VHDL de circuitos secuenciales básicos:
  - a. Flip-Flop tipo D
  - b. Registros
  - c. Contadores
- ☐ Testbenches para circuitos secuenciales

2.3.1. Repaso de Lógica secuencial

# 2.3.1. Repaso de Lógica secuencial

Hasta ahora solo hemos diseñado sistemas combinacionales.

"El valor de la salida en un instante  $\underline{\mathbf{t}}$ , solo depende del valor de las entradas en ese instante  $\underline{\mathbf{t}}$ "

### ☐ <u>Sistema secuencial</u>


"La salida depende de los valores de las entradas en ese instante <u>t</u> y también de los valores que tuvieron en los instantes anteriores <u>t-1</u>."

Son circuitos que "recuerdan" o tienen memoria de las situaciones por las que ha pasado el sistema.

A esas situaciones se les denominan estados.



# 2.3.1. Repaso de Lógica secuencial



X(t): entrada actual

Z(t): salida actual

S(t): estado actual

S(t+1): estado próximo

☐ Forma de operar de un sistema secuencial

Dado un estado S(t) y una entrada X(t) el sistema produce una salida Z(t) y el estado siguiente S(t+1).





## 2.3.2. Tipos de Sistemas secuenciales


#### ☐ Asíncronos

- ➤ Pueden cambiar de estado en cualquier instante de tiempo en función de cualquier cambio en las señales de entrada.
- > Son más frecuentes en la vida real.
- ➤ No suelen implementarse en FPGAs.

#### **☐** Síncronos

- ➤ Sólo pueden cambiar de estado en determinados instantes de tiempo, es decir, están "<u>sincronizados</u>" con una señal que marca dichos instantes y que se conoce como **señal de reloj** (Clk).
- ➤ El sistema sólo "hace caso de las entradas" en los instantes de sincronismo.
- Son más fáciles de diseñar y más controlables.





## a) Combinacionales:

- > Asignación concurrentes de señales (Recomendado)
  - √ Simple o incondicional ( <=)
    </p>
  - ✓ Condicional (when-else)
  - ✓ Selectiva (with –select- when)
- Procesos combinacionales (PROCESS)
  - ✓ Lista de sensibilidad (todas las entradas al proceso)
    - Case
    - If-then
  - ✓ Definir "Else" para evitar latches

# b) Secuenciales (Siempre dentro de un proceso)

- Procesos secuenciales con una lista de sensibilidad
  - ✓ Sentencias síncronas



#### **Plantilla VHDL**

```
Ejemplo: process(CLK i, RST i)
begin
     if RST i = '1' then
     -- Asignaciones Asíncronas (Solo RESET)
     elsif rising edge(CLK i) then
     -- Asignaciones Síncronas
           Q o <= D i;
     end if;
end process;
```

- > Todas las entradas asíncronas deben sincronizarse
- Fuera de la zona de asignaciones síncronas NO debe escribirse nada



#### Consideraciones de codificación

- Tipos de sincronismo (flancos de reloj)
  - Flanco positivo → rising\_edge (clock\_name)
  - Flanco negativo → falling\_edge (clock\_name)
- La sentencia de reloj no debe incluir más condiciones

```
if clk'event and clk='1' then
if J='1' then
.....
```

```
if clk'event and clk='1' and J='1' then ....
```





#### Consideraciones de codificación

La sentencia de reloj debe de terminar con un end if y no debe de haber un else o elsif a continuación.

```
Biest_proc: Process (Reset, Clk)
begin
  if Reset = '0' then
    Q <= '0';
  elsif Clk'event and Clk='1' then
    Q <= Dato;
  else
    Q <= P;
  end if;
end process;</pre>
```

En la lista de sensibilidad del proceso SOLO debe aparecer la señal de reloj. (Excepto RESET asíncrono)





## 2.3.4. Repaso: Biestables

■ Dispositivo capaz de almacenar un bit (H ó L).	

☐ Almacena un valor estable (H ó L) hasta que se produzca un cambio en las entradas.

☐ <u>Tabla de excitación</u>: refleja los valores de entrada que hacen evolucionar a la salida del estado actual al siguiente



## 2.3.4. Repaso: Biestables


- Clasificación del biestable por su sincronismo
  - Asíncrono (latch)
  - > Síncrono:
- Por nivel
- Por flanco (flip-flop)
- Clasificación según las entradas de datos (FF síncronos):
  - S-R: entradas de puesta a 1 (S, set) y puesta a 0 (R, reset)
  - > J-K: entradas de puesta a 1 (J, set) y puesta a 0 (K, reset)
  - D: entrada de datos (D)
  - > T: entrada de inversión o basculamiento (toggle)




## 2.3.4. Repaso: Flip-Flop D

#### Atendiendo a las entradas:

1. Flip-Flop D básico




- 2. Flip-Flop D con señales de control (RESET, SET, ENABLE):
  - RESET asíncrono
  - ENABLE síncrono





# 2.3.5. Descripción VHDL de FF tipo D

### Flip-Flop D Básico



CLK	D	Q(t+1)
$\uparrow$	0	0
$\uparrow$	1	1
Resto	X	Q(t)






#### Proyecto13: Flip-Flop D Básico

```
Entity FFD Basic is
   Q o : out STD LOGIC);
end FFD Basic ;
architecture Behavioral of FFD Basic is
begin
 process(CLK_i)
 begin
     if rising edge(CLK i) then
               Q_o <= D_i; // Sentencia síncrona
     end if;
 end process;
end Behavioral;
```




#### Flip-Flop D Básico





### Flip-Flop D con entrada de habilitación (Enable síncrono)



CLK	ENABLE	D	Q(t+1)
$\uparrow$	1	0	0
$\uparrow$	1	1	1
$\uparrow$	0	X	Q(t)






#### Flip-Flop D con entrada de habilitación (Enable síncrono)

```
Entity FFD ENA is
    Port ( D_i : in STD_LOGIC;
            CLK i : in STD LOGIC;
            ENA i : in STD LOGIC;
                              : out STD LOGIC);
            Q o
end FFD ENA ;
                                         Al mantener en la lista de sensibilidad
architecture Behavioral of FFD_ENA i solo la señal CLK, se consigue que la
begin
                                         entrada ENABLE solo se analice
  process(CLK i)←
                                         cuando llegue el flanco activo de reloj
  begin
                                         (sincronizado)
        if rising edge (CLK I) then
               if (ENA i = '1') then
                                        Sentencias síncronas
                    Q \circ \leq D i;
               end if;
       end if;
  end process;
end Behavioral;
```




### Flip-Flop D con entrada de habilitación (Enable síncrono)






#### Flip-Flop D con entrada de puesta a cero (Reset asíncrono)



CLK	RESET	D	Q(t+1)
$\uparrow$	0	0	0
$\uparrow$	0	1	1
Resto	1	X	0






Flip-Flop D con entrada de puesta a cero (Reset asíncrono)


```
entity FFD RST is
    Port ( D i : in STD LOGIC;
            CLK i : in STD LOGIC;
            RST I : in STD LOGIC;
            Q o : out STD LOGIC);
end FFD RST ;
architecture Behavioral of FFD RST is
begin
                                              Se incluye la entrada RESET,
  process (CLK i, RST I)
                                              por tanto un cambio en ella o
  begin
                                              en CLK inician el PROCESS
       if RST i='1' then <
                Q o <= '0';
                                              La construcción con IF
       elsif rising_edge(CLK_i) then
                                              establece la prioridad
                                                                   de
                Q \circ \leq D i;
                                              RESET sobre CLK.
       end if;
  end process;
end Behavioral;
```

#### Flip-Flop D con entrada de puesta a cero (Reset asíncrono)







#### Flip-Flop D completo (Reset asíncrono y Enable Síncrono)



```
Proyecto13: Flip-Flop D
entity FFD is
    Port ( D i : in STD LOGIC;
            CLK i : in STD LOGIC;
           ENA i : in STD LOGIC;
            RST i : in STD LOGIC;
            Q o : out STD LOGIC);
end FFD;
architecture Behavioral of FFD is
begin
                                        Solo CLK y RESET aparecen en la
  process (CLK i, RST i)
                                        lista de sensibilidad.
  begin
       if RST i = 1' then
              Q o <= \0';
       elsif rising edge(CLK_i) then
              if ENA i = '1' then
                                        ENABLE se establece como
                    Q_o <= D_i;
                                        síncrono y permite
              end if:
                                        actualización ó no de Q.
        end if;
  end process;
end Behavioral;
```





### 2.3.6. Detección de flancos (Rising/Falling Edge)

**Project\_15.** Diseño de circuito secuencial que detecte una transición de "0" a "1" en la entrada, "PUSH\_i" . Cuando se detecte el flanco positivo en la salida, "PULSE\_o" tomará el valor "1".

Nombre de la entidad: EDGE DETECTOR 00

Entradas: RST i, PUSH i, CLK i

Salidas: PULSE o

	PUSH_i (t)	PUSH_i (t+1)	PULSE_o
Flama	0	0	0
Flance positive	0	1	1
	1	0	0
	1	1	0



### 2.3.6. Detección de flancos (Rising/Falling Edge)

Detector de flancos positivos (Solución 1: Sin sincronizar la entrada PUSH\_i)


```
Project_15
```

```
SEOUENTIAL CIRCUIT
-- Stores the previous input PUSH i (FFD)
StorePrevPush:process (CLK,RST)
begin
                                                      Almacena el valor de
  if RST='1' then
                                                    entrada actual de PUSH i.
    PREV PUSH <= '0';
                                                     Es un bit y se almacenará
  elsif rising edge(CLK) then
                                                           en un FFD
    PREV PUSH <= PUSH i;
  end if;
end process;
 COMBINATIONAL CIRCUIT
PULSE o <= '1' when PREV PUSH = '0' and PUSH i = '1'
  else '0';
                              Esta asignación se ejecuta en cualquier momento en
                               que cambie algunas de sus entradas, PREV_PUSH o
                                                 PUSH i
```

# 2.3.6. Detección de flancos (Rising/Falling Edge)


Detector de flancos positivos (Solución 1: Sin sincronizar la entrada PUSH\_i)

#### Project\_15



### 2.3.6. Sincronización de entradas

**Detector de flancos positivos (Solución 2: Entrada PUSH\_i sincronizada)** 




Ahora "REG\_PUSH" es una entrada <u>síncrona</u>. Mantiene el valor que recibe, <u>PUSH\_i</u>, durante un ciclo de reloj.



#### Project\_15

```
-- SEQUENTIAL CIRCUIT
 -- Syncronizes the input PUSH i (First FFD)
 SincPush:process (CLK,RST)
 begin
   if RST='1' then
     REG PUSH <= '0';
   elsif rising edge (CLK) then
                                                            Podrían combinarse
      REG PUSH <= PUSH i; -- Synchronous statement
         end if:
                                                            en un solo proceso
 end process;
 -- Stores the previous input PUSH i (Second FFD)
 StorePrevPush:process (CLK, RST)
 begin
    if RST='1' then
      PREV PUSH <= '0';
   elsif rising edge (CLK) then
      PREV PUSH <= REG PUSH;
                                         Compara dos señales que duran un
         end if;
 end process;
                                               ciclo de reloj completo
-- COMBINATIONAL CIRCUIT
 PULSE o <= '1' when PREV PUSH = '0' and REG PUSH = '1'
   else '0';
```


### 2.3.6. Sincronización de entradas





#### **Contadores binarios**

Circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. Cuentan flancos de reloj.



# <u>Tipos de contadores según el sincronismo</u>

- Síncronos: todos los biestables que lo componen comparten la misma señal de reloj
- > Asíncronos: no todos los biestables comparten la misma señal de reloj.



#### **Contadores binarios síncronos**


# Tipos de Contadores según la cuenta (1/3)

- ➤ Ascendente → cuenta completa y creciente (De 0 a 2<sup>n</sup> -1)
- $\rightarrow$  Descendente  $\rightarrow$  cuenta es completa y decreciente (De  $2^n$  -1 a 0)
- > Reversible: la cuenta puede ser ascendente o descendente en función de una entrada de control.

$$UP \rightarrow 0,1,2,3,0,1,2,3....$$

DOWN 
$$\rightarrow$$
 3,2,1,0,3,2,1,0.....


En cualquier momento es posible cambiar el sentido de la cuenta (UP/DOWN).






#### **Contadores binarios síncronos**

#### Síncrono ascendente




#### **Contadores binarios síncronos**



#### **Contadores binarios síncronos**

# Tipos de Contadores según la cuenta


Con Precarga: habilita la carga de un dato de n bits en el contador para contar a partir de él (carga síncrona). Incluye una entrada LOAD para activar la carga y la entrada del DATO.





## **Contadores binarios síncronos**

## Contador con precarga






#### **Contadores binarios síncronos**

# Tipos de Contadores según la cuenta(3/3)

➤ De Módulo 2<sup>n</sup> -1: no realiza la secuencia completa de cuenta, esto es no va de 0 a 2<sup>n</sup> -1 ó viceversa. Requiere de lógica combinacional adicional.

P.e.: La secuencia puede ser, en el caso de n=4, solo de 0 a 9, ó de 10 a 15






#### 2.3.7. Contadores: Divisor de frecuencia

**Contadores binarios síncronos (Aplicaciones)** 

Permite crear una frecuencia de reloj menor que la de referencia (P.e: de 10ns \* 6 =60 ns)

- No es necesario usar sus salidas Q. <u>No deben usarse</u> como nueva señal de reloj
- > Se usa una única salida que avisa del fin de la cuenta establecida.





# 2.3.8. Descripción VHDL de Contadores

#### 2.3.8. Descripción VHDL de contadores

```
entity COUNTER N bits is
    generic (DATA WIDTH: natural:=4);
                                            Proyecto 17: Contador de N bits
     Port (CLK i : in STD LOGIC;
           RST i : in STD LOGIC;
           ENA i : in STD LOGIC;
           Q o : out STD LOGIC VECTOR (DATA WIDTH-1 downto 0));
end COUNTER N bits ;
architecture Behavioral of COUNTER N bits is
-- Signal to accumulate
   signal COUNTER: unsigned (DATA WIDTH-1 downto 0);
begin
       process (CLK i, RST i)
       begin
               if RST i ='1' then -- asynchronous reset
                       COUNTER <= (others=>'0')
               elsif rising edge (CLK) then
                       if ENA i = '1' then
                               COUNTER <= COUNTER + 1;
                       end if;
               end if:
       end process;
Q o <= std logic vector(COUNTER); -- assign "counter" to
end Behavioral;
                                   -- the output port
```



# **Concepto:**


"Permite generar una señal de reloj de frecuencia inferior a la ofrecida por el CLK de sistema".

# **Aplicaciones:**


- 1.- Controlar la entrada Enable de los elementos secuenciales de un sistema que deban funcionar/actualizarse a un "ritmo" inferior al reloj del sistema.
- 2.- Crear un CLK\_de sistema de inferior frecuencia



Aplicación 1: Reducir frecuencia. Señal periódica no simétrica (Clock Enable)









#### 2.3.9. Descripción VHDL de un divisor de frecuencia

```
architecture Behavioral of CE 1KHz is
  constant PRESCALER FACTOR: integer :=100000; -- Número de ciclos de CLK a contar.
                                               --100.000.000 \text{ Hz} / 1.000 \text{ Hz} = 100.000
  signal COUNTER: integer range 0 to PRESCALER FACTOR; -- Sub-rango (0 a 100.000)
begin
                                                             Proyecto 19: CE 1KHz. Clock
 process (CLK i, RST i)
                                                            enable (10ns) con frecuencia 1
 begin
                                                                        KHz
    -- RESET pone a 0 el contador y el puerto de salida
    if RST i='1' then
          COUNTER \leq 0;
          CLK 1HZ o <='0';
    -- Mantiene a 0 la salida hasta que transcurren 10.000 ciclos
    -- Entonces asigna '1' a la salida durante un ciclo de CLK
    elsif rising edge (CLK i) then
      if COUNTER = PRESCALER FACTOR - 1 then -- Si ya ha contado 100.000 ciclos de CLK
          COUNTER <= 0; -- Pone el contador a 0
          CLK 1KHZ o <='1'; -- Manda un '1' durante un ciclo de CLK
      else
          COUNTER <= COUNTER +1; -- Si no ha llegado al final de la cuenta
                                       -- incrementa la cuenta de ciclos
          CLK 1KHZ o <='0';
                                       -- Mantiene la salida a '0', no hay pulso.
      end if;
    end if:
   end process;
 end Behavioral;
```

UCA
Universidad
de Cádiz

Tema 2.2. (T.35)

#### Tipos de datos en VHDL: integer

# Tipos de datos: INTEGER (Predefinido VHDL)

- ☐ Está incluido en el lenguaje VHDL, en la librería Standard (Invocado por defecto en cualquier módulo VHDL).
- Enteros positivos y negativos si no se define un subrango.

$$[-(2^{31}-1), +(2^{31}-1)] = [-2.147.483.647, +2.147.483.647]$$

- Para usarlo en síntesis es recomendable definir un subrango.
  - signal Entero: integer range -2 to 12;
- Se recomienda usar solo para constantes




#### Tipos de objetos en VHDL: constantes

#### Tipos de <u>objetos</u> de datos en VHDL para síntesis


#### Constantes

- Se pueden declarar en cualquier ámbito (arquitectura)
- ☐ Similar a una constante "software"
- ☐ Su uso es interesante cuando se prevé la reutilización del módulo
- ☐ Hacen más claro el código






Aplicación 2: Reducir frecuencia. Señal periódica simétrica (Derived Clock)





Aplicación 2: Reducir frecuencia. Señal periódica simétrica (Derived Clock)

Proyecto20: Hacer parpadear un LED.





# **BIBLIOGRAFIA**

- Free range VHDL. Bryan Mealy, Fabrizio Tappero. (Creative Commons). <a href="http://www.freerangefactory.org">http://www.freerangefactory.org</a> (Mayo 2013)
- Diseño de circuitos digitales con VHDL (URJC)

