	Α	В	С	D	E
	Nombre				
	del	Función	Módulos	Concepto introducido	Sentencias
1	Proyecto				
2	Project_01	Puerta And de dos entradas	AND_GATE	Operador de asignación	Concurrente
	Project_02	Puerta NOR de dos entradas de dos bits	NOR_GATE	1. Arrays (STD_LOGIC_VECTOR)	
3	rioject_02	ruei ta NON de dos entradas de dos bits	NOK_GATE	2. XDC (GUI)	Concurrente
4	Project_03	Puerta XOR parametrizada	XOR_GATE	Generics	Concurrente
				1 Dos ficheros VHD en un proyecto: Set as TOP	
	Project_04	1. Multiplexor de dos entradas, asignación condicional CONCURRENTE	MUX2_1bit	2 WHEN-ELSE	
	. roject_04	2. Multiplexor genérico, asignación condicional SECUENCIAL	MUX2	3 Process	
5				4 IF-ELSE-END	Concurrente
6	Project_05	Decodificador de 2 a 4	DEC_2to4	WHEN-ELSE	Concurrente
7	Project_06	Full adder (1-bit)	FULL_ADDER	Estilo DATAFLOW (Poco interesante)	Concurrente
8	Project_07	Multiplexor de cuatro entradas (genérico)	MUX4	WITH-SELECT	Concurrente
	Project_08	Convertidor de binario (4 bits) a 7 segmentos con selección de display	DISP7SEG	1. WITH-SELECT	
9		• • • • • • • • • • • • • • • • • • • •		2 Concurrence	Concurrente
10			SHOW_DATA (TOP)	1 Descripción estructural:	
11			DISP7SEG	a. Instancia de componentes genericos pasando un valor (Generic Map)	
	Project_09	SHOW_DATA	MUX2 (WIDTH=4)	b. Asignar valor fijo a un puerto de entrada de algún componente	Concurrente
				2 Dummy signal	
12				, -	
				1 Descripción estructural: componentes, señales y mapeado	
	Projecto 10	1 bit ALU: AND, NOR, MOV, Full ADD. Estructural		2 Posibilidad de no añadir modulo MUX y describirlo en el fichero TOP (WITH-SELECT)	Concurrente
13			ALU_1bit	3 Modificar módulos solo de forma local	
				1ALU simple Sentencias concurrentes (WITH-SELECT)	
				2 Operaciones Aritméticas: suma y resta (use IEEE.NUMERIC_STD.ALL, +,-)	
		ALU genérica. Estilo comportamental (Concurrente).		3 Conversión tipos STD_LOGIC_VECTOR a SIGNED y UNSIGNED	Concurrente
	Projecto 11			4 OTHERS	
14	Projecto 11		ALU_0_N_bits	5 Uso de constante ZERO	
				1 ALU con sentencias secuenciales (PROCESS, CASE)	
		ALU genérica. Estilo comportamental. (Secuencial)		2 Operaciones de desplazamiento lógico (SRL, SLL)	Secuencial
15			ALU_1_N_bits	3 Ampliar tamaño vectores (&)	
				1 Uso del operador potencia (**)	
	Proyecto 12	Decodificador genérico n to 2**n	DECO_N_BITS	2 Uso de desplazamiento lógico	Secuencial
16				3 Asignación selectiva de valor a una constante (0=>'1', others=>'0')	
17	Proyecto13	Flip-Flop tipo D	FFD_Basic	1 Añadir CLK a testbench	
18	rioyettors	riip-riop tipo D	FFD	2 Añadir CLK a fichero de restricciones	
19			TOOGLE_00	1 Ver señales internas en la simulación	
	Proyecto14	Conmutador		2 Integrar dos módulos en un solo proceso	
	FTOYELLOIM	Commutador		3 Sincronizar entradas, detectar flancos en entradas	
20			TOOGLE_01	4 Descripción comportamental en un solo fichero versus estructural	
				1. Filtrar la duvación de una entrada e un cala ciala de rola; (FNADIE de diversión 1 siste)	
	Proyecto15	Detector de flancos positivos	EDGE_DETECTOR	1 Filtrar la duración de una entrada a un solo ciclo de reloj. (ENABLE de duración 1 ciclo)	
21				2 Registrar entradas para garantizar que duren siempre un ciclo de reloj completo	
22	Proyecto 16	Registro de N bits	REG_N_bits	1 Estructura para almacenar más de 1 bit, valores con un mayor número de bits	
П	2	Control of Nilster	COUNTED N. b.:		
23	Proyecto 17	Contador de N bits	COUNTER_N_bits		Comportamental
24			YOUR_TURN		
25	Proyecto18	Su turno: incrementa una cuenta de 0 a 9 cada vez que se actúa sobre un pulsador	COUNTER_N_Bits		Estructural
26 27	,	(Enable)	DISP7SEG		Estructural
27			EDGE_DETECTOR		