# 2.5. Descripción de máquinas de estado (FSM) en VHDL

# **Objetivos**

- Qué es una FSM
- Tipos de FSM:
  - Mealy
  - Moore
- Descripción de máquinas de estado en VHDL:
  - Un proceso
  - Dos procesos



2.4.1. Qué son las máquinas de estado

# Máquinas de estado finita (FSM)

- ➤ Es un circuito donde su salida depende del valor de la entradas ahora y del valor de las entradas antes (estado actual). → Cualquier circuito secuencial
- **Ejemplo:** ascensor, contador, etc.
- ➤ Basan su funcionamiento en los AUTÓMATAS FINITOS (matemáticas)
- ➤ La FSM avanza hacia cada estado según una secuencia predeterminada (tabla o diagrama de transición de estados).



# Máquinas de estado (FSM)

#### Proceso de diseño:


- 1. Análisis del problema para determinar entradas y estados posibles.
- Decidir qué tipo de máquina se diseñará (Mealy o Moore)
- 3. Diseño del diagrama de transición de estados (grafo):
  - Transición entre estados
  - Salidas
- 4. Codificación VHDL




2.4.2. Tipos de máquinas de estado

# Máquinas de estado (FSM)

Mealy: las salidas son función del estado y entradas actuales



Moore: las salidas son función sólo del estado actual






# Máquinas de estado (FSM): ejemplo

#### Detector de flancos (Secuencia "01")

PULSADOR (IN)	ESTADO ACTUAL	ESTADO SIGUIENTE	Salida	
0	inic	S0	0	
1	inic	inic	0	
0	S0	S0	0	
1	SO	S01	1	
0	S01	S0	0	
1	S01	inic	0	



Solución A: Moore


Inic → Esperando '0' S0 → Llegó un '0' S01 → Llegó "01"



# Máquinas de estado (FSM): ejemplo

Detector de flancos (Secuencia "01")

PULSADOR (IN)	ESTADO ACTUAL	ESTADO SIGUIENTE	Salida
0	S0	<b>S1</b>	0
1	S0	S0	0
0	<b>S1</b>	<b>S1</b>	0
1	<b>S1</b>	SO	1



SO → Esperando que empiece la secuencia


S1 → Llegó un "0"

Solución B: Mealy



# Máquinas de estado (FSM): ejemplo





- Solution A: output follows the clock
- Solution B: output changes with input rising edge and is 1/1 asynchronous wrt the clock.

1/0

0/0

# Máquinas de estado (FSM)

Moore	Mealy	
Tiene más estados	Tiene menos estados	
Tarda un <b>ciclo más</b> en dar la salida	Tarda <b>un ciclo menos</b> en dar la salida	
Salida estable durante un ciclo completo de reloj	Salida NO estable durante un ciclo completo de reloj	
Salida síncrona	Salida asíncrona	



# 2.4.3. Descripción VHDL de FSM

#### Descripción de FSM MOORE

Máquina de estados en la que las salidas cambian sólo cuando cambia el estado, la salida no depende del valor de las entradas.

#### Estilos de descripción VHDL:

- 1. Dos procesos (o un proceso y sentencias concurrentes):
  - Combinacional → Salidas según estado
  - Secuencial → Estado siguiente
- 2. Un proceso:
  - Estado y salida



# Tipo de dato enumerado definido por el usuario

- ➤ El usuario establece el NOMBRE del tipo y los elementos que lo forman
- > Sintaxis:


Type <nombre tipo de dato> is (<elementos del tipo de dato que se define>);

Luego podrá utilizarse este tipo de dato con cualquier objeto

Signal <nombre del dato> : < nombre tipo de dato >;



```
P28_FSM_EDGE_DETECTOR
entity FSM EDGE DETECTOR is
      Port ( RST i, CLK_i, PUSH_i: in STD_LOGIC;
             PULSE o
                            : out STD LOGIC);
      end FSM EDGE DETECTOR;
architecture Behavioral of FSM EDGE DETECTOR is
-- 1. USER ENUMERATED TYPE FOR FSM
type EdgeDetector States is (inic,S0,S01);
signal State: EdgeDetector States ;
begin
```



#### Sincronizando las entradas


P28\_FSM\_EDGE\_DETECTOR

```
signal PUSH: std logic;
begin
-- 2. INPUTs synchronisation
SYNC INPUT: Process (RST i, CLK i)
 begin
       if RST i = '1' then PUSH <= '0';</pre>
      -- INICIO CON RESET
       elsif rising_edge(CLK i) then
            PUSH <= PUSH i;
       end if;
end process SYNC INPUT;
```



# 2.4.3.1. FSM mediante dos procesos

# Dos procesos



#### Diferenciamos dos bloques:

- 1- Proceso secuencial → Estado futuro/siguiente
- 2- Proceso combinacional o Sentencias concurrentes -> Valor de las salidas según el estado.




```
Process (RST i, CLK i)
                                                         Proceso 1
begin
       if RST i = '1' then
               STATE <= inic; -- INICIO CON RESET
       elsif rising edge(CLK i) then
        case STATE is
               when inic => if PUSH = '0' then
                               STATE <= S0; --llega "0-"
 Estado Actual
                            end if;
   Entradas
               when S0 => if PUSH = '1' then
                               STATE <= S01; --llega "01"
                            end if:
               when S01 => if PUSH = '0' then
                               STATE <= S0; --"0" para "0-"
                            else
                               STATE <= inic; --llega un "1",
                            end if;
               when others => STATE <= inic;
       end case;
       end if;
end process;
```



# Dos procesos:

Proceso 2

Primera opción -> Sentencias concurrentes





# Dos procesos:

Segunda opción -> Proceso combinacional

Proceso 2

```
-- TWO PROCESS: COMBINATIONAL PROCESS TO DECODE OUTPUTS

process (STATE)
begin

case STATE is

when inic => PULSE_o <= '0';

when S0 => PULSE_o <= '0';

when S01 => PULSE_o <= '1';

when others => PULSE_o <= '1';

end case;

end process;
```

