TDC_4_2. Diseño de un procesador (VHDL)



Objetivos:

- Descripción VHDL de la unidad de control de un computador.
- Diseño de un procesador simple mediante VHDL
- Verificacion del diseño en placa desarrollo




4.2.1. Elementos de un computador simple



Elementos de un computador simple

Unidad central de proceso (CPU)





4.2.2. Diseño de la Unidad de control (DidaComp)




Unidad de control

Unidad de control

- Es la unidad responsable de dar valores 0 ó 1 a todas las lineas de control (CW ó ControlWord ó Bus de control) para completar la ejecución de cada instrucción.
- La Unidad de control envía una secuencia de "órdenes" diferente en función de la instrucción a ejecutar (COP y FZ). Esto se consigue diseñándola como una máquina de estados (FSM).
- Microprograma: secuencia de microinstrucciones que consiguen la ejecución de una instrucción.
- Firmware: Conjunto de microprogramas del ISA de un procesador







- Tras diseñar la micro-arquitectura, se han extraído una serie de tablas que recopilan las operaciones que debe realizar la unidad de control para ejecutar cada instrucción del juego de instrucciones (ISA).
- Cada una de esas tablas es el microprograma de cada una de las instrucciones.
- > El juego de instrucciones de Didacomp se ha diseñado con cinco instrucciones en total, por lo tanto habrá cinco microprogramas.

Instrucción	OP_COD	Función de la instrucción
MOV addr1, addr2	0000	[addr1] → addr2
INC addr1	0001	[addr1] + 1 -> addr1
ADD addr1,addr2	0010	[addr1] + [addr2] → addr2
SUB addr1,addr2	0011	[addr1] - [addr2] → addr2
BEZ addr2	0100	PC ← addr2 (FZ=1)



- ➤ La unidad de control consigue efectuar las operaciones necesarias mediante las líneas de control (CW).
- Los cinco microprogramas tendrán operaciones comunes:
 - Búsqueda de la instrucción
 - Incremento del contador de programa
 - Decodificación de la instrucción
 - Lectura de los operandos A y B (según instrucción)



P.e. → Microprograma de la Instrucción "Suma dos datos ADD addr1,addr2"

CLK	Bus de control									
	Microinstrucción	CW(9-8)	CW(7)	CW(6)	CW(5)	CW(4)	CW(3)	CW(2)	CW(1)	CW(0)
		ALU OPE	Sel. Fuente Addr. Inst	Incremen ta reg PC	Sel. Addr. Ope.	Lee y guarda Inst (RI)	!R/W RAM	Carga REG_A	Carga REG_B	Carga FZ
1	Sel. Addr. ROM. Guarda INST en RI. Incrementa reg PC	XX	0	1	0	1	0	0	0	0
2	DECO/Establece dirección RAM del operando A	XX	0	0	0	0	0	0	0	0
3	Carga OPEA desde RAM al registro A	XX	0	0	0	0	0	1	0	0
4	Establecer dirección RAM del operando B	XX	0	0	1	0	0	0	0	0
5	Carga OPEB desde RAM al registro B	XX	0	0	1	0	0	0	1	0
6	Seleccionar suma en ALU, escribe resultado en RAM, actualiza FZ	10	0	0	1	0	1	0	0	1



P.e.: Microprograma de la Instrucción "Salto condicional BEZ"

Si FZ=1

Bus de control										
Acción		CW_i (9:8)	CW_i (7)	CW_i (6)	CW_i (5)	CW_i (4)	CW_i (3)	CW_i (2)	CW_i (1)	CW_i (0)
	ESTADO	OpeAL U	Fuente PC	Actualiza PC	Dir RAM	Carga RI	Escribe RAM	Carga REGA	Carga REGB	Carga FZ
L O A D	C1: Leer instrucción Incrementar PC	XX	0	1	0	1	0	0	0	0
D E C	C2: Decodificación COP	00	0	0	0	0	0	0	0	0
B R A N C	C3: Selecciona y almacena en PC la dirección salto (a leer en ROM)	XX	1	1	0	0	0	0	0	0
B R I N S T	C4: Espera que la Instrucción salga de la ROM	XX	1	0	0	0	0	0	0	0


- ➤ La unidad de control es una FSM y por tanto su funcionamiento se describe mediante un grafo.
 - Cada estado representa la/las acciones a realizar por la uA en cada ciclo de reloj.
 - Cada estado lleva asociada una salida que se corresponde con un conjunto de valores CW.

CLK		Bus de control								
	Microinstrucción	CW(9-8)	CW(7)	CW(6)	CW(5)	CW(4)	CM(3)	CW(2)	CW(1)	CW(0)
		ALU OPE	Sel. Fuente Addr. Inst		Addr.	Lee y guarda Inst (RI)	!R/W RAM	Carga REG_A	Carga REG_B	Carga FZ
1	Sel. Addr. ROM. Guarda INST en RI. Incrementa reg PC	XX	0	1	0	1	0	0	0	0

- Las transiciones tienen lugar en cada nuevo ciclo de reloj y dependerán del valor del código de operación de la instrucción en curso.



FSM de la Unidad de control (DidaComp)





Unidad de control COMPLETA (DidaComp)

Salida asociada a cada estado (ControlWord)

Estado	CW9-CW8	CW7	CW6	CW5	CW4	CW3	CW2	CW1	CW0
	ALU	ADDR_ ROM	Actualiza PC	ADDR_ RAM	Carga RI	R/W RAM	Carga REG A	Carga REG B	Carga FZ
IDLE	XX	0	0	0	0	0	0	0	0
LOAD	XX	0	1	0	1	0	0	0	0
DECO	XX	0	0	0	0	0	0	0	0
OPE_A	XX	0	0	0	0	0	1	0	0
OPE_B	XX	0	0	1	0	0	0	1	0
A_ADD_B	10	0	0	1	0	1	0	0	1
A_SUB_B	11	0	0	1	0	1	0	0	1
MOV_A	00	0	0	1	0	1	0	0	1
BRANCH	XX	1	1	0	0	0	0	0	0
BR_INST	XX	1	0	0	0	0	0	0	0
INC_A	01	0	0	1	0	1	0	0	1
ADDR_B	XX	0	0	1	0	0	0	0	0



4.2.3. Descripción VHDL de la Unidad de control (DidaComp)




Unidad de control COMPLETA (DidaComp)

Unidad de control (FSM) - Entidad

Entradas Salida (Microprograma de...)

COP_i	FZ_i	CW_o
0000	X	MOV
0001	X	INC
0010	X	ADD
0011	X	SUB
0100	0	Siguiente instruc.
0100	1	BEZ





```
Project 29: CONTROL_UNIT
architecture Behavioral of ControlUnit 0 is
                                                   File: "ControlUnit_0"
-- DEFINITION of STATES
type STATES FSM is (IDLE, LOAD, DECO, OPE A, ADDR B, OPE B, BRANCH,
BR INST, MOV A, INC A, A ADD B, A SUB B);
signal NEXT STATE: STATES FSM;
                                                                Tabla página 14
  DEFINITION of the OUTPUTS for each STATE
                        std logic Vector(CW WIDTH-1 downto 0):="0000000000";
constant OUTPUT IDLE:
                        std logic Vector(CW WIDTH-1 downto 0):="0001010000";
constant OUTPUT LOAD:
                        std logic Vector (CW WIDTH-1 downto 0):="0000000000";
constant OUTPUT DECO:
                        std_logic_Vector(CW_WIDTH-1 downto 0):="0000000100";
constant OUTPUT OPE A:
constant OUTPUT ADDR B: std logic Vector(CW WIDTH-1 downto 0):="0000100000";
constant OUTPUT OPE B: std logic Vector(CW WIDTH-1 downto 0):="0000100010";
                        std logic Vector(CW WIDTH-1 downto 0):="0000101001";
         OUTPUT MOV A:
constant
         OUTPUT INC A:
                        std logic Vector (CW WIDTH-1 downto 0):="010010101";
constant
         OUTPUT A ADD B:std logic Vector (CW WIDTH-1 downto 0):="1000101001";
constant
         OUTPUT A SUB B:std logic Vector (CW WIDTH-1 downto 0):="1100101001";
constant
         OUTPUT BRANCH: std logic Vector (CW WIDTH-1 downto 0):="0011000000";
constant
         OUTPUT BR INST:std logic Vector (CW WIDTH-1 downto 0):="0010000000";
constant
```




```
Unidad de control (DidaComp)
elsif rising edge (CLK) then
case NEXT STATE is
                                          Primer proceso → Secuencial
-- State "IDLE" -
       when IDLE=>
               NEXT STATE <= LOAD;
-- State "LOAD"
       when LOAD =>
              NEXT STATE <= DECO;
                                          ¿Sería posible una
-- State "DECO"
                                           descripción más corta del
       when DECO =>
                                          estado DECO?
        case(COP i) is
         -- MOV, ADD or SUB instructions
           when "0000" | "0001" | "0010" | "0011" =>
            -- State "OPE A"
               NEXT STATE <= OPE A;
               -- AGREGAR LOS QUE FALTAN
-- State "OPE A"
       when OPE A =>
              NEXT STATE <= OPE B;
-- State "ADDR B"
       when ADDR B =>
               NEXT STATE <= LOAD;
-- State "OPE B"
       when OPE B =>
               NEXT STATE <= A ADD B;
-- AGREGAR LOS QUE FALTAN
```

```
when others =>
    Next State <= IDLE;</pre>
end case;
end if;
end process;
with NEXT STATE select
CW o <= OUTPUT IDLE when IDLE,
       OUTPUT LOAD when LOAD,
       OUTPUT OPE A
                       when OPE A,
       OUTPUT ADDR B when ADDR B,
       OUTPUT_OPE_B when OPE B,
       OUTPUT A ADD B when A ADD B,
       -- AGREGAR LOS QUE FALTAN
       OUTPUT IDLE
                      when others;
```

Segundo proceso → **Concurrentes**



Unidad de control (FSM): Estructura de salto, instrucción BEZ



PC almacena la dirección de la instrucción siguiente.

La instrucción indicada por la dirección de salto se ejecuta.

