Jorge Pérez Chávez , A01023859 Diseño con lógica programable Leonel Alejandro Haro Ruiz 11/02/2021

Actividad 2.1 - Hello World Verilog

Mux 8-1

El ejercicio es igual al que realizamos en clase, sólo que con más entradas.

Decoder ABC - 8Tabla de verdad Decoder de 7 segmentos con entrada de 3 Bits


Inputs			Output							
А	В	С	O8	07	O6	O5	O4	О3	O2	01
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Tabla de ecuaciones booleanas


Bit de salida	Ecuación			
O8	ABC			
07	ABC'			
O6	AB'C			
O5	AB'C'			
O4	A'BC			
O3	A'BC'			
O2	A'B'C			

O1 A'B'C'


Mux 8 operador ternario:



Mux 8 case:



Decoder Lógica:



Decoder Switch:

