Lenguajes de Descripción de Hardware

Verilog

Contenido

- HDLs
- Verilog
 - Módulos
 - Interfaz
 - Variables
 - Comportamiento
- Niveles de Abstracción
 - Descripción Estructural
 - Descripción Algorítmica
- Test Benches

Objetivos de la Clase

- Conocer que son los Lenguajes de Descripción de Harware.
- Aprender la sintaxis básica de Verilog y su metodología de desarrollo.
- Describir Circuitos Combinacionales en Verilog.
- Realizar primera etapa de testing a un módulo:
 - Test Benches
- Primer Trabajo Práctico: ALU


HDLs



HDLs

- Lenguages de Descripción de Hardware
- Inicialmente creados para documentar y simular circuitos.
- El código es interpretado por un Sintetizador.
- Mas populares: Verilog, VHDL.

Ejemplo Modulo Simple




Verilog




Ejemplo Modulo Simple

```
module modulo simple
  input wire A,
  input wire B,
  input wire C,
  output wire x,
  output wire y
   wire e;
   assign e = A & B;
   assign y = \sim C;
   assign x = e \mid y;
endmodule
```




Diseño de caja negra

Según el flujo de diseño, todo hardware se especifica primero como una «caja negra» que define sus entradas y salidas. En verilog esta caja negra se denomina module (módulo).



El módulo

- □ Tiene un nombre, puertos de I/O y parámetros de configuración (la interfaz externa);
- Declaración de Constantes y variables;
- Sentencias y/o procesos concurrentes (funcionalidad);






>>

Verilog


Modulos: Interfaz

Interfaz: Puertos

- Las conexiones externas pueden ser puertos de entrada, de salida o bidireccionales
- El tipo de puerto determina la dirección de los datos:
 - A través de los puertos de entrada entran datos y señales, es decir, se leen. (no se pueden escribir). Se especifican como input
 - A través de los puertos de salida se envian datos y señales, es decir, se escriben (pueden leerse!). Se especifican como output
 - A través de los puertos bidireccionales se envian y reciben datos y señales. Se especifican como inout



Interfaz: Parámetros



Interfaz: Parámetros

Los parametros son constantes.

```
parameter MSB = 7;
parameter R = 25, F = 9;
parameter AVERAGE_DELAY = (R + F) / 2;
parameter BYTE_SIZE = 8, BYTE_MASK =
    BYTE_SIZE - 1;
```



Modulos: Variables





Variables

- Las variables se llaman registros. Los registros a su vez pueden poseer distintos tipos de datos: reg, integer, real, time y otras.
- Las variables se utilizan para almacenar valores, lo que no siempre implica la síntesis de memoria en la implementación de hardware
- Ejemplo:

```
reg unRegistro; //1-bit reg
integer a; // 32 bit integer
```

Variables

- Los números por defecto son enteros de 32 bits (base 10)
- Pueden especificarse otras bases y longitues:

number of bits	<u> </u>	radix	value
		L	_JL

Table 2-1 Radix Specifiers

Radix Mark	Radix	
'b 'B	Binary	
'd 'D	Decimal (default)	
'h 'H	Hexadecimal	
10 10	Octal	

number	stored value	comment
5'b11010	11010	
5'b11_010	11010	_ ignored
5'032	11010	
5'h1a	11010	
5'd26	11010	
5'b0	00000	0 extended
5'b1	00001	0 extended
5'bz	ZZZZZ	z extended
5'bx	xxxxx	x extended
5'bx01	xxx01	x extended
-5'b00001	11111	2's complement of 00001
'b11010	000000000000000000000000000000000000000	extended to 32 bits
'hee	00000000000000000000000011101110	extended to 32 bits
1	000000000000000000000000000000000000000	extended to 32 bits
-1	111111111111111111111111111111111111111	extended to 32 bits

Variables: Lógica de 4 estados

- El 0 y 1 lógico no son suficientes para representar todos los estados de un sistema digital. Verilog tiene una lógica de 4 estados que permite que los *reg* y los *wires* sean:
- x: desconocido
- □ 0: false o nivel cero
- 1: true o nivel 1
- z: alta impedancia

Variables: Ej. lógica 4 estados

Table 2-2 Numbers and Their Values

Number	Value	Number	Value
8'b0	0000000	8'b1	00000001
8'bx	xxxxxxx	8 'hz1	zzzz0001
8'b1x	0000001x	8 'x1	xxxxxxx1
8'b0x	000000x	8 'bx0	0xxxxxxx
8 'hx	xxxxxxx	8'hz	ZZZZZZZZ
8'hzx	ZZZZXXXX	8 'h0z	0000zzzz

Variables: Buses

Los buses se declaran como elementos de varios bits.
 Se pueden concatenar bits para obtener un bus.

Variables: Buses

- Los buses pueden realizarse tanto con conexiones (wire) como con variables (reg).
- En la declaración de un bus, el valor y el orden de los índices de los bits, determina el tamaño del bus y la ubicación del bit más significativo.

```
      wire
      [7:0] bus_A;
      wire
      [0:7] bus_B;

      reg
      [7:0] data_A;
      reg
      [0:7] data_B;

      MSB
      LSB

      bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
      bit 0 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 7
```

Verilog



Modulos: Comportamiento

Comportamiento: Sentencias Concurrentes

Luego de completar la declaración de puertos, parámetros, constantes y variables, el paso que sigue es describir la funcionalidad del módulo. Esto se realiza mediante sentencias concurrentes.

```
module chip
#(//parámetros)
(//puertos: entradas, salidas
);

Procesos
concurrentes

endmodule

Todos simultáneos
```

Comportamiento: Conexiones

- Para crear señales internas que modelan conexiones eléctricas se usan los wires.
- Los puertos de I/O son wires por defecto.
- Se usa el keyword wire para declararlos:

```
wire AB;
```

Se usa el keyword assign para asignarle un valor:


```
assign AB = A & B;
```

Se puede declarar un wire y asignarlo en la misma línea:

```
wire AB = A & B;
```

Comportamiento: Conexiones


- Todo wire debe declararse previamente a su uso (lectura o asignación).
- Hay wires externos (puertos) e internos al módulo:



Comportamiento: Ejemplo wires

```
module AOI
    input wire A,
    input wire B,
    input wire C,
    input wire D,
    output wire F
);
   wire F;
   wire AB, CD, O;
   assign AB = A \& B;
   assign CD = C \& D;
   assign O = AB \mid CD;
   assign F = \sim 0;
 endmodule // end of Verilog code
```

// Verilog code for AND-OR-INVERT gate



Comportamiento: Op. Aritmeticos

Operadores aritméticos



$$a = b + c;$$







Comportamiento: Op. Binarios

Operadores binarios a nivel de bits y de reducción



not (negación, inversión)

x = ~ y; // solo a nivel de bits, arg. único



and (y)

```
x = y & z; //nivel bits
w = & u; //reducción
```



```
z; //nivel bits
u; //reducción
```



xor (o exclusivo)

```
x = y^{2}; //nivel bits x = y^{2}; //nivel bits
w = ^ u; //reducción
```



```
x = \sim \& z; //solo reducción
```




```
x = ~ z; //solo reducción
```



xnor (no o exclusivo)

Comportamiento: Op. binarios de desplazamiento



Right shift (desplazamiento a la derecha)


```
x = z >> 3; /* si z es 1011 0011
                  x será 0001 0110
                  es decir rellena
                  con ceros*/
```



Left shift (desplazamiento a la izquierda)

```
x = z << 3; /* si z es 1011 0011
                  x será 1001 1000
                  idem anterior */
```

Comportamiento: Op lógicos y relacionales con resultado booleano



Comportamiento: Op. de concatenacion y replicacion

```
Concatenación de argumentos
x = { a, b }; /* si a es 011 y b es 110
x será 011_110 */
```

Operador de replicación

```
Replicación de un argumento
x = { a {b}}; /* si a es 3 y b es 110
x será 110_110_110 */
```

Comportamiento: Extensiones Aritméticas para enteros

- Los tipos de datos reg y wire pueden declararse como signed.
 reg signed [63:0] data;
 wire signed [11:0] address;
- Los números pueden declararse como signed.
 16'shC501 //hexadecimal long. 16 bits con signo
- Los operadores aritméticos <<< y >>> mantienen el signo del operando.
- Las funciones del sistema \$signed() y \$unsigned() permiten convertir sus argumentos a signed o unsigned.

Comportamiento: Op. Aritméticos con signo



Right shift (desplazamiento a la derecha)

```
x = z >>> 3; /* si z es 1011 0011
                  x será 1111 0110 es decir
                  rellena con el signo para
           variables signed, sino con ceros */
```




Left shift (desplazamiento a la izquierda)

```
x = z <<< 3; /* si z es 0011 0011
                  x será 1001 1000
                  rellena con ceros
                  y el resultado sigue siendo
                  signed */
```

Ejercicio

Con lo visto desarrollar en Verilog un módulo llamado multi_compuerta, según el diagrama siguiente, sintetizar con el ISE, sin warnings, y mostrar el esquematico RTL y de tecnología generado.



Niveles de Abstracción

Niveles de abstraccion

System Architectural Behavioral Algorithmic Register Transfer Level (RTL) **Boolean Equations** Structural Gates **Switches Transistors** Polygons Masks

Tipos de descripciones

Cada estilo de descripción posee un grado de abstracción y dificultad diferente.




Niveles de Abstracción

Descripción Estructural

Descripción Estructural

También llamada Procedural




Una descripción estructural de un diseño emplea componentes previamente definidos y los interconecta de manera adecuada.

Descripción Estructural

Sentencias utilizadas por la descripción flujo de datos: asignación condicional.

```
assign destino = (condición) ? fuenteV : fuenteF;
```


fuenteV y fuenteF pueden ser expresiones, variables o constantes condición es una expresión con resultado booleano.



Descripción Estructural

Sentencias utilizadas por la descripción flujo de datos: asignación condicional.

Es ideal para describir multiplexores 2x1:




Niveles de Abstracción

>>> Descripción Algorítmica

Descripción Algorítmica

También llamada Behavioral




Define un diseño mediante algoritmos secuenciales similares a los utilizados en lenguajes de programación convencionales.

Por ende, utiliza sentencias secuenciales.

Descripción Algorítmica

La base de las descripciones secuenciales: los bloques initial y always.

Los bloques **initial** y **always**, son construcciones que permiten, dentro de un lenguaje concurrente como Verilog, la declaración de sentencias secuenciales.



Descripción Algorítmica: Bloques Always

En estos bloques se pueden escribir sentencias secuenciales solamente.

```
always...
begin
/*sentencias
secuenciales*/
end
```

- Inicia cuando arranca la simulación.
- Reinicia cuando se alcanza el fin del bloque (end).

Descripción Algorítmica: Lista de Sensibilidad

always @(lista de sensibilidad)

El bloque always: su estructura


```
begin [: nombre_bloque]

/* sentencias
    secuenciales*/
end
```



Descripción Algorítmica: Lista de Sensibilidad

La lista de sensibilidad define a través de las variables listadas en ella, el momento de evaluación del bloque. Cuando alguna de estas variables cambie de valor, éste se ejecutará.



Descripción Algorítmica: Lista de Sensibilidad

Cuando la lista sensitiva de variables de entrada a un bloque es muy grande se puede usar el símbolo @* que implica que el bloque se ejecuta con el cambio de CUALQUIERA de las señales.

```
//Combination logic block using the or operator
//Cumbersome to write and it is easy to miss one input to the block
always @(a or b or c or d or e or f or g or h or p or m)

begin
out1 = a ? b+c : d+e;
out2 = f ? g+h : p+m;
end


//Instead of the above method, use @(*) symbol
//Alternately, the @* symbol can be used
//All input variables are automatically included in the
//sensitivity list.
always @(*)
begin
out1 = a ? b+c : d+e;
out2 = f ? g+h : p+m;
end
```

Descripción Algorítmica: If... else

El bloque always

Sentencia condicional if ... else

condición es una expresión con resultado booleano



Descripción Algorítmica: Case

Descripción Algorítmica: Sentencias Secuenciales

El bloque always

El condicional múltiple case

Descripción Algorítmica: Bucle for

```
integer j;
for (j=0;j<=7;j=j+1)
begin
  c[j] = a[j] + b[j];
end</pre>
```

Ejemplo: Comparación

Estructural

- Piense en la implementación
- El orden de las sentencias no importa
- Se usan sentencias assign o generate
- Descripción más compleja
- Se debe construir el circuito digital

Algorítmica

- Piense en el resultado
- El orden de las sentencias sí importa
- Se usan sentencias initial u always
- Descripción más sencilla
- Pueden emplearse sentencias de control de flujo: if, case, for.

```
wire c, d;
assign c = a & b;
assign d = c |b;
```

```
reg c, d;
always@ (a, b, c)
begin c = a & b;
d = c |b;
end
```

Ejemplos

Listing 3.5 Binary decoder using an if statement

```
module decoder_2_4_if
     input wire [1:0] a,
     input wire en,
     output reg [3:0] y
    );
    always @*
                            // can be written as (~en)
       if (en==1'b0)
          y = 4'b0000;
       else if (a==2'b00)
          y = 4'b0001;
       else if (a==2'b01)
          y = 4'b0010;
       else if (a==2'b10)
15
          y = 4'b0100;
       else
          y = 4'b1000;
```

20 endmodule

Ejemplos

Listing 3.6 Binary decoder using a case statement

```
module decoder_2_4_case

(
    input wire [1:0] a,
    input wire en,
    output reg [3:0] y
);

always @*
    case({en,a})
    3'b000, 3'b001, 3'b010, 3'b011: y = 4'b0000;
    3'b100: y = 4'b0001;
    3'b101: y = 4'b0010;
    3'b111: y = 4'b0100;
    3'b111: y = 4'b1000; // default can also be used
endcase
```


endmodule

Instanciación de Módulos

```
nombre modulo
# (
  .parametro modulo (valor parametro)
nombre instancia
  .nombre puerto 1 (conexion),
  .nombre puerto 2 (conexion)
```



- Es un programa especial escrito en Verilog para verificar el diseño (DUT, Desing Under Test)
- Imita un laboratorio físico para probar el circuito
- Se generan las señales de estímulo de entrada del diseño (test vector)
- Se evalúan las salidas del circuito (análisis)



- Es un módulo que no tiene puertos de I/O
- Instancia el módulo a probar (DUT)
- Utiliza variables (regs) para crear el test vector (stimulus)
- Conecta el test vector a las entradas del DUT
- Utiliza wires para conectar las salidas del DUT
- Utiliza bloques inital para generar el stimulus y evaluar las salidas

```
module test DUT; // No tiene puertos
      //DUT I/Os
      reg A, B, SEL;
      wire F;
      // DUT instantiation
       DUT my dut(.A(A), .B(B), .SEL(SEL), .F(F));
      //Stimulus
      initial begin
         A = 0; B = 1; SEL = 0;
         #20 SEL = 1;
      end
      //Analysis
      initial $monitor($time, A, B, SEL, F);
endmodule
```

Test Benches: Stimulus


En un bloque initial creamos el estimulo del componente a testear.

```
initial
// Stimulus
begin
    SEL = 0;
    A = 0;
    B = 0;
    #10 A = 1;
    #10 SEL = 1;
    #10 B = 1;
```

end

Test Benches: Captura de las respuestas

```
// Analysis
initial $monitor($time, SEL, A, B, F);
```



Test Benches: Funciones y Tareas del Sistema

- Existen tareas y funciones predefinidas en Verilog.
- Sintácticamente todas las tareas y funciones del sistema comienzan con \$
- Proveen funcionalidad para:
 - o Input-output desde archivos, la pantalla y el teclado
 - Control de simulación y debugging
 - Chequeos de tiempo, y analisis de probabilidades
 - Funciones de conversión entre los diferentes tipos

Test Benches: Funciones y Tareas del Sistema

- Sdisplay display values
- Smonitor trace value-changes
- \$fopen, \$fclose open, close a file
- Sreadmen memory read tasks
- \$\square\$ simulation time
- \$\square\$ \\$\square\$ \\$\square\$ stop \\$\square\$ simulation
- Sdumpvars dump data to file for waveform display
- \$\setup\$, \$\shold setup and hold timing checks

Test Benches: Mostrar por Consola: \$display

Muestra los valores en el formato elegido por el usuario (parecido a un printf de C):

\$display \$displayb \$displayo

```
reg [7:0] A;
initial begin
    A = 8b0000_1111 ;
    $display ("%d %b %0b %h %0h", A, A, A, A);
end
```

Test Benches: FILE I/O

- La funcion \$fopen abre un archivo y le asigna el file descriptor. \$swrite escribe las salidas formateadas a un string.
- Verilog también provee tareas para la entrada de datos desde archivos o strings. \$fgetc, \$fscanf, \$sscanf son para obtener caracteres desde un archivo, otras input tasks sirven para leer datos de memoria directamente. \$fread, \$readmemh.

Referencia

FPGA Prototyping By Verilog Examples: Xilinx Spartan-3 Version, Pong P. Chu

