

Arquitectura de Computadoras



Tema 2 Procesadores Segmentados

- ✓ Introducción: MPIS-DLX
- ✓ Excepciones y control
- ✓ Segmentación
- ✓ Riesgos: Estructurales, de datos y de control
- ✓ Segmentación del procesador. Diseño del control
- ✓ Diseño del control con riesgos
- ✓ Excepciones: una segunda mirada
- ✓ Operaciones multi-ciclo
- ✓ Un Ejemplo: MIPS R4000
- ✓ Bibliografía
 - o Apéndice A [HePa07]
 - o Capítulos 4 y 5 de [SiFK97]
 - o Simulador WinDLX

☐ Arquitectura MIPS (DLX) (https://brunonova.github.io/drmips/)



- ✓ El significado de los campos es:
 - op: identificador de instrucción
 - rs, rt, rd: identificadores de los registros fuentes y destino
 - shamt: cantidad a desplazar (en operaciones de desplazamiento)

- funct: selecciona la operación aritmética a realizar
- inmediato: operando inmediato o desplazamiento en direccionamiento a registro-base
- dirección: dirección destino del salto

4 Instrucciones			Instr.	Description	Operation (C-style coding)		
TIISTI UCCIONES				add	R	0x20	Rd = Rs1 + Rs2
				add immediate	I	0x08	Rd = Rs1 + extend(immediate)
CISC processors also offer many different addressing modes . add r1, [r2+r3*4+60] // i86 (not MIPS) example			AND	and	R	0x24	Rd = Rs1 & Rs2
			ANDI	and immediate	I	0x0c	Rd = Rs1 & immediate
			BEQZ	branch if equal to zero	I	0x04	PC += (Rs1 == 0 ? extend(immediate) : 0)
			BNEZ	branch if not equal to zero	I	0x05	PC += (Rs1 != 0 ? extend(immediate) : 0)
El MIPS sólo permite un modo de direccionamiento bastante simple: para especificar una dirección, se puede especificar una constante y un registro. Así que, la instrucción Intel anterior podría ser traducida como			J	jump	J	0x02	PC += extend(value)
			JAL	jump and link	J	0x03	R31 = PC + 4 ; PC += extend(value)
			JALR	jump and link register	I	0x13	R31 = PC + 4; $PC = Rs1$
			JR	jump register	I	0x12	PC = Rs1
			LHI	load high bits	I	0x0f	Rd = immediate << 16
			LW	load woRd	I	0x23	Rd = MEM[Rs1 + extend(immediate)]
			OR	or	R	0x25	Rd = Rs1 Rs2
slli r3, r3		<< 2 (i.e. r3 := r3 * 4)	ORI	or immediate	I	0x0d	Rd = Rs1 immediate
add r2, r2, r3 //r2:= r2 + r3 1 r4, 60(r2) //r4:= memory[60+r4] add r1, r1, r4 //r1:= r1 + r4			SEQ	set if equal	R	0x28	Rd = (Rs1 == Rs2 ? 1 : 0)
			SEQI	set if equal to immediate	I	0x18	Rd = (Rs1 == extend(immediate)?1:0)
			SLE	set if less than or equal	R	0x2c	$Rd = (Rs1 \le Rs2 ? 1 : 0)$
SPEC pgm	×86	DLX DLX/x86	SLEI	set if less than or equal to immediate	I	0x1c	$Rd = (Rs1 \le extend(immediate) ? 1 : 0)$
	3,771,327,742	3,892,063,460 1.03	SLL	shift left logical	R	0x04	Rd = Rs1 << (Rs2 % 8)
Gcc			SLLI	shift left logical immediate	I	0x14	Rd = Rs1 << (immediate % 8)
	0.047, 400, 440	2,801,294,286 1.26	SLT	set if less than	R	0x2a	$Rd = (Rs1 \le Rs2 ? 1 : 0)$
espresso	2,216,423,413		SLTI	set if less than immediate	I	0x1a	$Rd = (Rs1 \le extend(immediate) ? 1 : 0)$
anina	15 257 027 200	16,965,928,788 1.11	SNE	set if not equal	R	0x29	Rd = (Rs1 != Rs2 ? 1 : 0)
spice	15,257,026,309		SNEI	set if not equal to immediate	I	0x19	Rd = (Rs1 != extend(immediate) ? 1 : 0)
nasa7	15 402 040 042	6,118,740,321 0.39	SRA	shift right arithmetic	R	0x07	as SRL & see below
	15,603,040,963	0,110,740,321 0.39	SRAI	shift right arithmetic immediate	I	0x17	as SRLI & see below
				shift right logical	R	0x06	Rd = Rs1 >> (Rs2 % 8)
				shift right logical immediate	I	0x16	Rd = Rs1 >> (immediate % 8)
				subtract	R	0x22	Rd = Rs1 - Rs2
			SUBI	subtract immediate	I	0x0a	Rd = Rs1 - extend(immediate)
				store woRd	I	0x2b	MEM[Rs1 + extend(immediate)] = Rd
				exclusive or	R	0x26	Rd = Rs1 ^ Rs2
				exclusive or immediate	I	0x0e	Rd = Rs1 ^ immediate

----- SIMULATION STATIST

Jumps: 0 (taken: 0, not take

Branch Target Buffer (1, S A

Jumps correctly predicted:

Number of unique jumps: 0

Executed instructions: 7

Performed fetches: 11

Cycles: 11

Simuladores



0x00000000

[EXECUTE/ALU]: 9(0x00000009) ..

DEBUG [EXECUTE]: PC: 0x00004020 ALU...

DEBUG [BP MODULE]: instruction at: ..

DEBUG [MEMORY]: PC: 0x0000401c noth.

r31

🔚 log

2. DESCRIPCIÓN DEL ENTORNO DE SIMULACIÓN

Una vez abierta la aplicación podrá observar que aparece una ventana principal que a su vez contiene 6 ventanas inicialmente minimizadas, mostrando cada una de ellas diferentes aspectos relacionados con el procesador que se está simulando. El nombre de cada una de estas seis ventanas es:

- Registros (Register).
- Código (Code)
- Pipeline.
- Diagrama de Ciclos de Reloj (Clock Cycle Diagram)

Pause

0x00004010

0x00004014

0x00004018

0x0000401c

0x00004020

0.000004024


Stop

2x

8x

16x

- Estadísticas (Statistics)
- Puntos de ruptura (Breakpoints)



EM WB

MB WE

MEM WB

MEM WB

addi r1,r0,1

addi r2,r0,8

add r5,r1,r2

sub r6, r2, r1

div r8, r7, r6

and r9, r5, r6


or r10,r5,r6

xor r11, r5, r6


elli r12 r6 2

mult r7, r5, r6


Simuladores



☐ Ruta de datos (multiciclo)



□ Diagrama de estados del controlador multiciclo





Excepciones y control

□ Dos tipos


- Interrupciones
 - Se producen a causa de sucesos externos al procesador.
 - Son asíncronas a la ejecución del programa.
 - Se pueden tratar entre instrucciones
- ✓ Traps
 - Se producen por causas internas. Overflow, errores, fallos de pagina...
 - Son síncronas con la ejecución del programa
 - La condiciones deben ser almacenadas.
 - El programa debe ser abortado o continuado desde esa instrucción

☐ Requerimientos


- ✓ Tratamiento dentro del control
- ✓ Salvar el estado (CP y la causa)
 - Stack 68k, x86
 - Registros específicos CPE, Causa

Excepciones y control

■ Nuevo diagrama de estados





☐ Etapas de una instrucción (Load)



- ° Ifetch (búsqueda). Lee una instrucción desde la memoria
- ° Reg/dec. Decodifica la instrucción y lee registros
- ° Ejecuta. Calcula dirección de memoria
- ° Mem. Lee el dato de la memoria
- Escri. Escribe el dato en el registro

☐ Segmentación





Riesgos


Situaciones que impiden que cada ciclo se inicie la ejecución de una nueva instrucción

✓ Tipos:

- ✓ Estructurales. Se producen cuando dos instrucciones tratan de utilizar el mismo recurso en el mismo ciclo.
- ✓ De datos. Se intenta utilizar un dato antes de que este preparado. Mantenimiento del orden estricto de lecturas y escrituras.
- ✓ De control. Intentar tomar una decisión sobre una condición todavía no evaluada.
- ✓ Los riesgos se deben <u>detectar y resolver</u>


Riesgos estructurales.

Objetivo: Ejecutar sin conflicto cualquier combinación de instrucciones




Segmentación: Riesgos estructurales

□ Nueva Ruta de datos del DLX para ejecución segmentada (idea inicial)



Segmentación: Riesgos de datos

- Se produce cuando por la segmentación, el orden de LECTURA de los operandos y la ESCRITURA de resultados se modifica respecto al especificado por el programa.
- ☐ Se produce un riesgo si existe dependencia entre instrucciones que se ejecutan concurrentemente.



<u>Dominio</u>: operandos de la instrucción <u>**Rango**</u>: resultado de la instrucción


Situaciones: i precede a j

$$D(i) \cap D(j) \neq \phi$$
 no RIESGO
 $D(i) \cap R(j) \neq \phi$ riesgo EDL (WAR)
 $R(i) \cap D(j) \neq \phi$ riesgo LDE (RAW)
 $R(i) \cap R(j) \neq \phi$ riesgo EDE (WAW)


Riesgos de datos

Riesgos. D(i)
$$\cap$$
 R(i+?) $\neq \phi$ EDL (WAR)
R(i) \cap R(i+?) $\neq \phi$ EDE (WAW)

- o Se leen los registros en el final de la segunda etapa
- o Todos las instrucciones escriben en la ultima etapa
- o Todas las instrucciones tienen igual duración




 \square Riesgo R(i) \cap D(i+?) $\neq \phi$ LDE (RAW)




<u> ¿ Cuando esta listo el operando ?</u>

Riesgos de datos

- \square Riesgo R(i) \cap D(i+?) $\neq \phi$ LDE (RAW).
 - ✓ Cortocircuito. Enviar el dato a las etapas que lo necesitan, cuanto esta listo



□ Riesgo R(i)
$$\cap$$
 D(i+?) $\neq \phi$ LDE (RAW). \checkmark Caso del Load




No se puede resolver con el cortocircuito La instrucción dependiente del Load debe esperar un ciclo


Riesgos de control

- ☐ Se debe evaluar la condición y obtener el nuevo valor del PC
 - ✓ La evaluación de la condición y el calculo del nuevo PC se realizan en la etapa de ejecución






Solución: Desplazar el calculo de la dirección y la evaluación de la condición a la etapa ID




- ☐ Reinterpretar el comportamiento de los saltos: Salto retardado
 - ✓ Se efectúa después de la siguiente instrucción
 - ✓ La instrucción siguiente al salto se ejecuta siempre




Si es posible encontrar una instrucción \Rightarrow 0 ciclos de penalización

Segmentación del procesador

□ Nueva Ruta de datos del DLX para ejecución segmentada



☐ Ejecución de instrucciones: diagrama RTL




- ☐ Recordatorio
 - $\sqrt{rs} = Ins[25-21]$
 - ✓ rt = Ins[20-16]
 - ✓ rd = Ins[15-11]
 - \checkmark Inme = Ins[15-0]

 Register transfer language or Resistor-transistor logic


□ Las instruciones: Load (lw) y tipo-R ≡




- ☐ Importante. ¿ como evitarlo?
 - ✓ Cada etapa del procesador puede usarse en cada ciclo por una sola instrucción.
 - Cada instrucción debe usar cada etapa del procesador en la misma fase de ejecución.
- Solución.
 - ✓ Introducir una etapa (Mem) que no hace nada.



□ Store 4 etapas con actividad. Branch cuatro etapas activas




□ Ejecución de instrucciones: Diagrama RTL modificado



Diseño del control

☐ Ruta de datos del DLX con las ordenes de control necesarias






Diseño del control

☐ Señales de control


Control de la ALU

Control principal

ор	funct	ALUop	ALUctr		egDst	LUSrc	LUop	emRead	emWrite	Branch	egWrite	MemtoReg
100011 (lw)		00	010									
101011 (sw)	XXXXXX	00	010	ор								
000100 (beq)		01	110									
	100000 (add)	10	010		8	Α	Α	M	M	В	R	Σ
	100010 (sub)	10	110	100011 (lw)	0	1	00	1	0	0	1	0
000000 (tipo-R)	100100 (and)	10	000	101011 (sw)	X	1	00	0	1	0	0	X
	100101 (or)	10	001	000100 (beq)	X	0	01	0	0	1	0	X
	101010 (slt)	10	111	000000 (tipo-R)	1	0	10	0	0	0	1	1




□ Ruta de datos del DLX con las ordenes de control y control estacionario en los datos



- □ ¿Qué facilita el control segmentado?
 - ✓ Todas las instrucciones con igual duración
 - Pocos formatos diferente de instrucción
 - Accesos a memoria solo en load y stores
- □ ¿Qué dificulta el control segmentado?
 - ✓ Riesgos estructurales. Conflictos de recursos
 - ✓ Riesgos de datos. Solo LDE
 - √ Riesgos de control
- El diseño anterior no tenia en cuenta los riesgos de datos y los riesgos de control los eliminaba con saltos retardados
 - Implementación del cortocircuito
 - Caso del load
 - Mejora en el comportamiento de los saltos.

- \square Riesgos de datos R(i) \cap D(i+?) $\neq \emptyset$ LDE (RAW).
 - ✓ Cortocircuito. Enviar el dato a las etapas que lo necesitan, cuanto esta listo



Dos caminos de datos: Desde salida ALU (EX/MEM) a entrada ALU


Desde la salida de la memoria (MEM/WB) a entrada ALU

Información necesaria: Registro a escribir en ultima etapa (Rd en Tipo-R y Rt en Lw)


Registros que se leen en segunda etapa (Rs y Rt)

□ Riesgos de datos LDE: Implementación del cortocircuito


- ✓ Cortocircuitos de datos
- ✓ Información de control del cortocircuito



☐ Riesgos de datos LDE: Caso del load




Se debe esperar un ciclo a pesar del cortocircuito




☐ Riesgos de datos LDE: Caso del load

Solución SW: Anticipar el Load en la planificación de instrucciones que hace el compilador



Diseño del control con riesgos


Solución HW: Detección de riesgos y parada del procesador un ciclo



Diseño del control con riesgos


☐ Riesgos de control

✓ Solución: Desplazar el calculo de la dirección y la evaluación de la condición a la etapa anterior




Diseño del control con riesgos


- ☐ Mejora del comportamiento de los saltos. Solo un ciclo de parada
 - ✓ Calculo de la dirección. Operandos disponibles (Pc y desplazamiento)
 - ✓ Calculo de la condición. Unidad de detección de cero



□ Delay slot = 1 ciclo de reloj. La instrucción siguiente al salto se ejecuta siempre



□ Predecir que el salto no se toma: Si la predicción es falsa, la instrucción siguiente se aborta (se cambia por NOP)



- □ EL CPI ideal es 1
- ☐ Hay perdidas de rendimiento por las paradas del pipe

CPI _{real} = CPI _{ideal} + Penaliz. media por instrucción =
$$1 + \sum_{i=1}^{\text{#tipos de instr}} Penaliz_i \times Frec_i$$

 \Box Caso de los saltos. Un programa tipico 30% de saltos o CPI = 1 + (1 × 0.3) = 1.3

Speedup =
$$\frac{N^{\circ} \text{ Instrucciones } \times \text{ n}^{\circ} \text{ de etapas}}{N^{\circ} \text{ instrucciones } \times \text{ CPI}} = \frac{5}{1.3}$$

o Se pierde un 24 % respecto al caso ideal: Speedup $_{real}$ / Speedup $_{ideal}$ = 3.84 / 5 = 0.76

Excepciones

- ☐ Interrupciones, Excepciones, Fallos
 - o Síncronas asincronas
 - o Solicitadas por el programa generadas por el programa
 - o Dentro de instrucciones entre instrucciones
 - o Continuar terminar
- □ Problema: El solapamiento en la ejecución de las instrucciones dificulta el saber si una instrucción puede cambiar el estado de la maquina sin peligro
- □ Cualquier instrucción en el pipeline puede provocar una excepción
- □ El sistema debe resolver la excepción y recomenzar la ejecución. El sistema debe recuperar el estado previo a la excepción
- □ Excepciones problemáticas: (un ejemplo fallo de página)
 - o Ocurren en el medio de una instrucción
 - o Deben ser recomenzables
- ☐ Interrupciones externas (I/O)
 - o Vaciar el pipeline y entrar no operaciones (NOPs)
 - o Almacenar el PC con la dirección de interrupción

Excepciones

☐ Excepciones en el DLX

IF Fallo de pagina de instrucción; Acceso no alineado;

Violación de protección

ID Instrucción ilegal

Ex Excepción aritmética


MEM Fallo de pagina de datos; Acceso no alineado; Violación

de protección

WB Ninguna

- □ Excepciones (fallo de pagina). Reinicio
 - o Introducir una instrucción de trap en IF
 - o Anular las escrituras de la instrucción que produce la excepción y las posteriores
 - o Salvar el PC(se debe conservar hasta MEM) de la instrucción que produjo la excepción y pasar a la rutina de gestión
- Excepciones precisas:
 - o Todas las instrucciones anteriores completas
 - o La que produce la interrupción y las siguientes como si no hubieran empezado

Excepciones



- Muchas excepciones simultaneas
- ☐ Fallo de pagina en MEM y otras excepciones en el resto. Se atiende el fallo de pagina y se recomienza la siguiente instrucción.
- □ Problema:

Fallo de pagina en MEM , instrucción ilegal en <u>reg./De</u> y fallo de pagina en <u>IF</u>. iLa excepción de la segunda y tercera aparece antes!

- Solución:
 - Vector de estado, un bit por cada etapa donde es posible excepción Cada excepción se marca en un vector de estado asociado con la instrucción, y se impide la escritura. El vector se chequea al final de MEM inicio de WB)
- ☐ Excepciones precisas (se atienden por orden)

Saltos retardados: Compilador

☐ Se puede mejorar el rendimiento introduciendo una instrucción no dependiente del salto en la burbuja


Fundamento de los saltos retardados:

Ejecutar instrucciones *independientes del salto* durante los ciclos de retardo

Estas instrucciones se ejecutarán siempre (tanto si el salto es tomado como si no)


El compilador debe encargarse de elegir adecuadamente las instrucciones que se planifican en los ciclos de retardo

- (a) mejor solución siempre trabajo útil
- (b) y (c) la instrucción elegida no debe modificar la semántica (aunque se ejecute indebidamente).



- ☐ Tex, Spice, Gcc: En media el 80 % de las posiciones rellenas son útiles (barra verde / barra azul).
 - ✓ El resto son NOP
 - ✓ En Gcc el 22% de las instrucciones son saltos

$$CPI = 1 + (1 - 0.48) \times 0.22 = 1.11$$



☐ Procesador segmentado


- √ Todas las instrucciones tienen igual duración
- ✓ Rendimiento ideal, una instrucción por ciclo CPI=1
- ✓ Riesgos estructurales y de datos EDE y EDL se resuelven por construcción
- ✓ Riesgso LDE en instrucciones tipo-R se solucionan con el cortocircuito.
- ✓ Riesgos LDE en instrucciones de load implican paradas del procesador.

 Ayuda del compilador planificando las instrucciones.
- ✓ Riesgos de control. Paradas y saltos retardados con ayuda del compilador.

Muy importante:

Las instrucciones empiezan

y terminan en orden




¿ Que ocurre si las instrucciones tienen diferentes duración?

<u>Instrucciones de aritmética en punto flotante</u>

Operaciones multiciclo


☐ Es el caso típico de las operaciones en punto flotante

Estructura de etapas de procesador: Es necesario HW adicional para la fase de ejecución



- o Riesgos estructurales
- o Mayor penalización de los riesgos LDE
- o Problemas con la finalización fuera de orden
- Solapamiento operaciones enteras y PF
 - o No hay problemas operandos independientes


Operaciones multiciclo



Unidad Funcional	Latencia (de uso)	Intervalo de Iniciación
ALU entera	0	1
FP add	3	1
FP multiplica	6	1
FP división	24	24

- □ Replicación o segmentación de las unidades de PF
- ☐ La división no suele estar segmentada. Detección del riesgo y parada de procesador


☐ Riesgos LDE (RAW)



- ☐ Mayor impacto en el rendimiento
 - o La gran duración de las instrucciones implica más ciclos de detención
 - o Es necesaria una planificación más cuidadosa de las instrucciones

Operaciones multiciclo

☐ Finalización fuera de orden




- ☐ Las instrucciones acaban en orden distinto al lanzamiento
- ☐ Problemas
 - o Conflictos por escritura simultanea en registros
 - o Aparición de riesgos EDE
 - o Problema con las excepciones

Muy importante Las instrucciones empiezan en orden y terminan fuera de orden

- □ Conflictos por escritura simultánea en registros
 - □ Problemas si el bloque de registros tiene un único puerto de escritura→ riesgo
 - ☐ Solución:
 - o Detener, en la etapa Reg/Dec, las instrucciones que produzcan conflicto:
 - Si la instrucción en Reg/Dec necesita escribir en registros en el mismo ciclo que una instrucción ya emitida, la primera se detiene un ciclo.
 - Se puede usar un registro de desplazamiento para indicar cuándo usarán el bloque de registros las instrucciones ya lanzadas.
 - o Detener las instrucciones conflictivas al final de Ejecu
 - Necesidad de establecer prioridades de acceso: dar mayor prioridad a la unidad con mayor latencia
 - Lógica de chequeo de detenciones en dos puntos

Operaciones multiciclo


☐ Aparición de riesgos EDE



- \square LD F2,0(R2) escribe en F2 antes que ADDD F2,F4,F6 \rightarrow error
 - o Situación poco común: Instrucción ADDD F2,F4,F6 inútil. Puede ocurrir con instrucciones que ocupen un hueco de retardo
 - o Si la segunda ADDD lee $F2 \rightarrow riesgo$ LDE que elimina el EDE
 - Riesgos EDL(WAR) No aparecen porque <u>las lecturas de registros son en orden</u> etapa Reg/Dec)
- □ Tratamiento de riesgos EDE WAW:
 - o Detener la instrucción que produce el riesgo (LD en el ejemplo)
 - o Eliminar la escritura de la primera instrucción (ADDD en el ejemplo)
- ☐ Situaciones poco comunes. No implica demasiado problema cualquiera de las aproximaciones

1 Más segmentación 8 etapas

- o IF: Primera mitad de búsqueda de instrucción. Inicia el acceso a cache de instrucciones. Actualización del PC.
- o IS:{ Segunda mitad de búsqueda de instrucción. Completa el acceso a cache.
- o Reg/Dec: Comprobación de acierto en cache. Decodificación y búsqueda de registros. Chequeo de riesgos.
- o EX: Ejecución; operación de la ALU, calculo de dirección efectiva, evaluación de condición de salto y cálculo de destino (puede durar varios ciclos)
- o DF: Inicio de la búsqueda de datos
- o DS: Segunda mitad de la búsqueda de datos
- o TC: Chequeo de etiquetas, determinación de acierto en la cache
- o WB: Postescritura
 - Los datos se encuentran disponibles al final de DS, aunque no se ha comprobado el acierto en la cache



☐ Más penalización en cargas y saltos

Dos ciclos de latencia en los Load con cortocircuito	IF	IS IF	RF IS IF	EX RF IS IF	DF EX RF IS IF	DS DF EX RF IS IF	DS DF EX RF IS IF	WB TC DS DF EX RF IS IF	
Tres ciclos de latencia en saltos (la condición se evalúa e Salto retardado de un 2 ciclos de "predict-no"	ciclo y	,	RF IS IF	EX RF IS IF	DF EX RF IS	DS DF EX RF IS IF	TC DS DF EX RF IS IF	WB TC DS DF EX RF IS	(*) (**) (**)

(*) Continúa la ejecución en cq caso

(**) Se abortan en caso de que el salto se tome

☐ Operaciones en PF

- Tres unidades funcionales: divisor, multiplicador y sumador en punto flotante
- o Diferentes unidades son usadas para completar una operación
- o Operaciones con duración entre 2 ciclos (para una negación) y 112 ciclos (para una raíz cuadrada)
- o Segmentadas con un total de 8 estados
- o Descripción de la etapas de las unidades en PF

Etapas	Unidad	Descripción
A	FP adder	Etapa de suma de mantisas
D	FP divider	Etapa de división
Е	FP multiplier	Etapa de test de excepciones
M	FP multiplier	1° etapa del multiplicador
N	FP multiplier	2ª etapa del multiplicador
R	FP adder	Etapa de redondeo
5	FP adder	Etapa de desplazamiento
U		Etapa de desempaquetado

☐ Operaciones en PF: Implementación

Instr PF	1	2	3	4	5	6	7	<i>8</i>
Add, Subtract	U	S+A	A+R	R+5				
Multiply	U	E+M	M	M	M	N	N+A	R
Divide	U	A	R	D^{28}		D+A	D+R, D	D+R, D+A, D+R, A, R
Square root	U	Е	(A+R)108		A	R	
Negate	U	5						
Absolute value	U	5						
FP compare	U	A	R					

Comportamiento de las unidades de PF

	Latencia	Intervalo de inicializ
Add, Subtract	4	3
Multiply	8	4
Divide	36	35
Square root	112	111
Negate	2	1
Absolute value	2	1
FP compare	3	2

☐ Rendimiento

- □ No se alcanza el rendimiento ideal CPI= 1:
 - o Load stalls (1 o 2 ciclos)
 - o Saltos (2 ciclos + slots no rellenos)
 - o FP stalls (resultados): riesgo de LDE (latencia)
 - o FP stalls (estructurales): Hw FP muy escaso (paralelismo)

