
Arquitectura de Computadores



TEMA 6

Multiprocesadores: Coherencia, consistencia y sincronización

Multiprocesadores

Coherencia, Consistencia y Sincronización.

Bibliografía

D. E. Culler, J.P. Singh. "Parallel Computer Architecture: A Hardware/Software"


J.L. Hennesy, D.A. Patterson. "Computer Architecture. A Quantitative Approach"

J. P. Shen, M. Lipasti. "Modern processor design"


Contenidos

- ☐ Jerarquía de memoria extendida
- □ El problema de la coherencia cache
- □ Protocolos "Snoopy"
- Protocolo Snoopy de dos estados
- □ Protocolo MSI: invalidación de tres estados
- □ Protocolo MESI: invalidación de cuatro estados
- □ Consistencia de memoria
- Consistencia secuencial
- □ Coherencia cache basada en directorio
- □ Directorio plano basado en memoria o Directorio plano basado en cache
- □ Sincronización

Jerarquía de memoria extendida



Alternativas de implementación



NUMA: Me mo ria Distrib uida

Alternativas de implementación

Una alternativa ampliamente SMP basado en usada: Bus Compartido Pn **Problemas** Bus Servidores departamentales E/S Estaciones de trabajo Memoria Bloques de construcción básicos sistemas de gran Multiprocesador escala Cache CPU Soporte en CPU Cache microprocesadores de CPU Cache Cache propósito general Cache CPU CPU Cache Coherencia Cache CPU CPU Cache Ancho de Banda limitado Memoria RAM Compartida 6

Modelo intuitivo de memoria


Programa secuencial

- Las posiciones de memoria se utilizan para "comunicar valores" entre distintas puntos del programa. Cuando se lee una posición se devuelve el último valor escrito en ella
- Espacio de direcciones compartido en sistemas con un único procesador (Multiprogramación)
- Cuando se lee una posición se devuelve el último valor escrito en ella, independientemente del proceso (thread) que realizó la última escritura sobre dicha posición
- Las caches no interfieren con el uso de múltiples procesos (threads) en un procesador, ya que todos ellos ven la memoria a través de la misma jerarquía

Multiprocesadores de Memoria Compartida

- Objetivo: Nos gustaría que el resultado de ejecutar un programa que usa varios procesos (threads) sea el mismo independientemente de si los procesos se ejecutan en paralelo (multiprocesadores) o de forma entrelazada (uniprocesador multiprogramado).
- Problema: Cuando dos o más procesos acceden a la memoria a través de caches diferentes existe el peligro de que vean valores inconsistentes

Problema de la coherencia cache



Soluciones de "Grano Grueso"

- □ Problemas de coherencia cache en uniprocesadores: operaciones de E/S a través de dispositivos DMA
- Dispositivo DMA escribe en memoria: El procesador puede seguir viendo valores antiguos en la cache.
- Dispositivo DMA lee de memoria: El DMA puede leer un valor antiguo en el caso de que se utilice writeback
- Alternativas (dado que las operaciones de E/S son mucho menos frecuentes que las operaciones de acceso a memoria)
- Fvitar usar la cache:
 - Los segmentos de memoria involucrados en operaciones de E/S se marcan como No-Cacheables o bien se utilizan operaciones load/store no-cacheables
- Sacar de la cache antes de E/S (soporte del SO):
 - Las páginas de memoria involucradas en cualquier operación de E/S son eliminadas de la cache (flush) previamente por el SO
- Usar la cache para E/S:
 - El tráfico de E/S pasa por todos los niveles de la jerarquía de memoria
 - Problema: el contenido de la cache puede "corromperse" con datos que no son de interés (al menos inmediato) para el procesador

Soluciones de "Grano Grueso"

- ☐ En multiprocesadores
- La escritura o lectura de variables compartidas es un evento frecuente.
- □ No es práctico:
 - ☐ Deshabilitar la cache para datos compartidos
 - ☐ Invocar al SO en cada referencia a una variable compartida
- Todos los μProcesadores actuales proporcionan mecanismos para soportar la coherencia

Coherencia

¿Qué significa que un sistema de memoria es coherente?
Una operación de lectura retorna siempre el último valor que fue escrito en la posición de memoria correspondiente, independientemente del procesador que efectúa la lectura escritura
Dos aspectos clave:
☐ 1) Qué valor debe ser devuelto en una lectura <u>Coherencia</u> .
2) Cuándo un valor escrito debe ser devuelto por una operación de lectura Consistencia
¿Cuando un sistema de memoria es coherente?
Una lectura del procesador P a la posición X de memoria, que sigue a una escritura de P en X, sin ninguna otrescritura debe retornar el valor escrito por P
Una lectura por un procesador a la posición X que sigue a una escritura de otro procesador en X, retorna el valor escrito si no hay ninguna otra escritura y están suficientemente separadas en el tiempo.

Todas las escrituras a la misma posición deben verse en el orden correcto. <u>Serialización</u>

Políticas (o protocolos) para mantener la coherencia

- ☐ Invalidación en Escritura / Coherencia Dinámica
- o Al escribir en un bloque se invalidan todas las otras copias (Múltiples lectores, un solo escritor)
- o Escrituras consecutivas al mismo bloque (no necesariamente a la misma palabra) efectuadas desde el mismo procesador se realizan localmente (No hay copias). Sólo es necesario una transacción en múltiples escrituras al mismo dato
- o ¿Qué ocurre en un fallo de lectura?
 - Con write-through: la memoria esta siempre actualizada
 - Con write-back: es necesario búsqueda (snoop) en caches remotas para encontrar el último valor.
- La cache dueña del último valor lo proporciona al solicitante (y a la Mp)
- ☐ Actualización en Escritura
- o Al escribir en un bloque se actualizan todas las copias o Típicamente con write-through, pocos procesadores o Escrituras consecutivas a la misma palabra requiere
- múltiples actualizaciones (write merge)
- o ¿Qué ocurre en un fallo de lectura?
 - Se busca en la memoria. Siempre esta actualizada

Políticas (o protocolos) para mantener la coherencia

Los protocolos usados para la invalidación o actualización dependen de la red de interconexión utilizada
Si la red de interconexión permite broadcast eficiente las operaciones de invalidación o actualización se pueden enviar de forma simultanea a todos los controladores.

☐ Protocolo Snoopy (buses): Observación del bus

- □ Cada controlador de cache está observando los eventos que suceden en el bus y toma decisiones en consecuencia.
- ☐ Un controlador de cache envía eventos al bus en función de las peticiones de acceso a memoria que recibe de su procesador ☒ Envía órdenes de invalidación o actualización de forma simultánea a todos los demás controladores.
- ☐ Si la red de interconexión no permite broadcast, o no es eficiente, la invalidación o la actualización se envía únicamente a aquellas caches que tienen una copia del bloque.
- Protocolos Basados en Directorio: Se utiliza un directorio (centralizado o distribuido) con una entrada por cada bloque en la que se indica en qué caches existe copia y en qué estado.

Políticas para mantener la coherencia (4)

Tipo de protocolo

- Broadcast eficiente
 - Las operaciones de invalidación o actualización se pueden enviar de forma simultánea a todos los controladores.

Buses: Protocolo Snoopy

Observación del Bus


- En otro caso
 - La actualización se envía únicamente a aquellas caches que tienen una copia del bloque.



Protocolos Basados en Directorio

Se indica en qué caches existe copia y en qué estado

Protocolos Snoopy



Sólo es necesario extender la funcionalidad del controlador de cache


- ·El estado de cada bloque mapeado en la cache sigue estando en el directorio
- ·Los cambios de estado son provocados por: a) operaciones Ld/St del procesador b) Transacciones relevantes observadas en el bus

Procolos Snoopy

- □ Diagrama de estados de un controlador de cache: convenio de representación
- ☐ Cada transición es disparada por la observación de un evento en el procesador o el bus
- Una transición puede implicar que el controlador ejecute alguna acción sobre su cache, u ordene una cierta acción al bus

Op del Procesador/ Acción a realizar o bien

Evento en BUS / Acción a realizar



- ☐ Un único nivel de cache.
 - ☐ Escritura Directa (write-through)
 - ☐ Sin Asignación en Escritura (non-allocate)
- ☐ Política de Invalidación
 - Nota: Aunque solamente los bloques residentes en \$ tienen un bit de validez, se considera que el estado de los bloques no residentes es Tnválido

Ejemplo previo: Diagrama de Estados en Uniprocesador

oCada bloque tiene un estado (I,V) o


Estado inicial: bloques inválidos o

Fallo Lectura: Inválido & Válido

Puede generar reemplazamiento

oEscritura: no cambia el estado


Solo se escribe en la Memoria




- ☐ Un único nivel de cache.
 - ☐ Escritura Directa (write-through)
 - ☐ Sin Asignación en Escritura (non-allocate)
- □ Política de Invalidación


Dia g ra ma de Esta dos e n Pro to c o lo Sno opy


- Operaciones del Procesador
 - Lecturas: PrRd
 - Escrituras: PrWr
- Transacciones del BUS <u>ordenadas</u> por el controlador de \$
 - BUS_Rd (fallo de lectura)
 - BUS_Wr (relevante: actualiz. Mp)
- Transacciones en el BUS <u>detectadas</u> por el controlador de \$ (línea -----)
 - BUS_Wr (Si otro procesador ha escrito un bloque que está en esta \$: Invalidar bloque local)






- (P1) Load U
- (P3) Load U
- (P3) Store U
- (P1) Load U
- (P2) Load U







¿Es coherente el Protocolo Snoopy de 2 estados?
¿Existe una Ordenación Secuencial de las operaciones de Memoria?

oEscritura directa y 1 solo nivel de cache oBus atómico oOperaciones atómicas




Orden parcial de escrituras = Orden del bus

oPropagación de escrituras

- Las escrituras son visibles a todos los controladores
 oSerialización de Escrituras
 - El arbitraje de bus define el orden con el que se efectúan las escrituras a todas las posiciones de memoria

¿Es coherente el Protocolo Snoopy de 2 estados?



- ☐ Las transacciones del bus asociadas con escrituras segmentan los flujos individuales de cada programa
- □ Entre dos transacciones de escritura el orden de las lecturas en los distintos procesadores no está restringido
- □ Entre escrituras, cada programa hace sus lecturas de acuerdo con el orden del programa

- Problema: Cada escritura hecha por cada procesador implica una transacción en el Bus Consumo de Ancho de Banda
- □ Ejemplo:
- Procesador a 2000 MHz o CPI = 1
- 15% stores de 8 bytes
- Se ejecutan 300 Millones de stores/s por procesador
 - (0,15 stores/instr x 1 instr/ciclo x 2000x10 ciclos/seg)
- 2400 MB/s por procesador
- Un bus con un ancho de banda de 10GB/s sólo puede soportar 4 procesadores sin saturarse


□ Evitar escrituras por medio de política write-back

Recordatorio: caches write-back

Clave para conseguir un uso eficiente del ancho de banda (limitado) que proporciona un bus compartido:
Post-Escritura (write-back)
Asignación (bloque) en Escritura (write-allocate)
Diagrama de transición de estados de una cache con Post-Escritura (uniprocesador)
Tres estados para un bloque de memoria:
□ Invalido (o no presente)
□ Válido (clean)
□ Modificado (dirty)
Dos tipos de accesos a memoria / Transiciones de Bus
□ Lecturas (BusRd):
☐ Fallo lectura o escritura (asignación en escritura)
☐ PostEscrituras (BusWB):
□ Reemplazamiento

Recordatorio: caches write-back

Diagrama de transición de estados de una cache con Post-Escritura (uniprocesador)



Tres estados para un bloque de memoria

- Modificado: Exclusivo

- Shared (Compartido): Válido

- Inválido

Nueva transacción ordenada al Bus

BusRdx (Lectura con Exclusividad)


Nueva respuesta del controlador de \$


- Flush (volcar bloque de \$ a bus)


- Sólo hay 1 cache con copia válida (la copia de la memoria principal esta anticuada)
- La exclusividad implica que la cache puede modificar el bloque sin notificárselo a nadie
- El bloque esta presente en la cache y no ha sido modificado


 La memoria esta actualizada


 - Otras caches adicionales pueden tener copia
















Operación	Estado P1	Estado P2	Estado P3	Transacción Bus	Datos Suministrados
P1 Lee U	5	_	_	BusRd	Memoria
				2 2 1	•
P3 Lee U	5	_	S	BusRd	Memoria
P3 escribe U	I	_	M	BusRdX (BusUpg)	Memoria (ignorados)
P1 Lee U					
P2 Lee U					



Operación	Estado P1	Estado P2	Estado P3	Transacción Bus	Datos Suministrados
P1 Lee U	5	_	_	BusRd	Memoria
P3 Lee U	S	_	5	BusRd	Memoria
P3 escribe U	I	_	М	BusRdX (BusUpg)	Memoria (ignorados)
P1 Lee U	5	_	5	BusRd	Cache P3
P2 Lee U					




Operación	Estado P1	Estado P2	Estado P3	Transacción Bus	Datos Suministrados
P1 Lee U	5	_	_	BusRd	Memoria
P3 Lee U	S	_	5	BusRd	Memoria
P3 escribe U	I	_	М	BusRdX (BusUpg)	Memoria (ignorados)
P1 Lee U	S	_	5	BusRd	Cache P3
P2 Lee U	S	S	S	BusRd	Memoria


Implementación de protocolos Snoopy

- ☐ Carreras (races) entre escrituras
 - o No puede modificarse la cache hasta que se tiene el bus
 - Otro procesador podría tomar el bus antes y escribir el mismo bloque en su cache
 - o Dos pasos:
 - Arbitrar el bus
 - Poner el fallo sobre el bus y completar la operación o Bus de transacciones partidas
 - Las transacciones sobre el bys no son atómicas: puede haber varias transacciones en marcha al mismo bloque
- □ Los diferentes procesadores deben acceder al bus: datos y direcciones
- □ Los procesadores "espían" el bus:
 - o Si la dirección coincide con algún "tag" invalidar o actualizar
- ☐ Consulta de tag interfiere con uso de la cache por la CPU
 - o Solución: duplicar los tag
- □ El bus serializa las escrituras. Solo un procesador realiza la operación con memoria

- ☐ Problema Protocolo MSI
 - o Multiprogramación: carga de trabajo típica multiprocesadores pequeña escala
 - o El protocolo MSI no se comporta bien con Aplicaciones Secuenciales
 - Lectura-Modificación de un dato:
 - El protocolo MSI debe generar 2 transacciones de bus aunque no exista compartición
 - Al leer (I->S) seguida de al modificar (S->E)
- ☐ Protocolo MESI
 - o 4 Estados
 - (M) Modificado, (E) Exclusivo, (S) Compartido e (I) Inválido
 - Semántica similar a la del protocolo MSI
 - o Nuevo estado (E: Exclusive Clean o simplemente Exclusive) indica que el bloque es la única copia pero no ha sido modificada: reduce tráfico en el bus
 - Nivel intermedio entre compartido y modificado
 - Implica Exclusividad: Puede pasarse a modificado sin realizar ninguna transacción (al contrario que Compartido)
 - No implica pertenencia: La memoria tiene una copia válida. El controlador de cache no debe proporcionar el bloque en respuesta a una transacción de lectura de dicho bloque (al contrario que Modificado)
 - o Señal S (Share). En reposo si ninguna cache contiene el bloque que se ha solicitado: En fallo de lectura, leer bloque, y pasar a estado E.



Operación	Estado P1	Estado P2	Estado P3	Transacción Bus	Datos Suministrados
P1 Lee U	E	_	_	BusRd	Memoria
P3 Lee U					
P3 escribe U					
P1 Lee U					
		<u>'</u>			
P2 Lee U			_		



Operación	Estado P1	Estado P2	Estado P3	Transacción Bus	Datos Suministrados
P1 Lee U	E	_	_	BusRd	Memoria
		-		0 0 1	
P3 Lee U	S	_	S	BusRd	Memoria
P3 escribe U					
P1 Lee U					
1 200 0					39
P2 Lee U					





Diagrama completo{ de un controlador de cache

Transiciones producidas por peticiones del procesador

Transiciones producidas por eventos detectado en Bus

_ _ _ _ _ _

({) No se incluyen las transiciones provocadas por reemplazamiento de bloques



Transiciones de estado y respuesta a varias operaciones del procesador

Estado inicial	Operación	Respuesta		
Modificado (M)	PrRd	 No se generan transacciones de bus El estado sigue siendo el mismo. Leer en el bloque es un éxito de caché El procesador solicita leer un bloque de caché.		
Inválido (I)	 Emita BusRd al bus otros cachés ven BusRd y verifican si tienen una copia válida, informan el envío de transición de estado a (S) Shared, si otras Caches tienen una copia válida. Estado de transición a (E) Exclusivo, si no hay ninguno (debe asegurarse de que informado). Si otros cachés tienen copia, uno de ellos envía valor, de lo contrario, obténgalo 			
Exclusivo (E)	PrRd	 No se generan transacciones de bus El estado sigue siendo el mismo. Leer en el bloque es un Cache Hit 		
Compartido (S)	PrRd	 No se generan transacciones de bus El estado sigue siendo el mismo. Leer en el bloque es un Cache Hit. 		
	PrWr	 Emitir señal BusRdX en el bus Transición de estado a (M) Modificado en la caché del solicitante. Si otros cachés tienen copia, envían valor; de lo contrario, se obtienen de la memoria principal Si otros cachés tienen copia, ven la señal BusRdX e invalidan sus copias. El bloque Write into Cache modifica el valor. 		
	PrWr	 No se generó ninguna transacción de bus Transición de estado de Exclusivo a (M) Modificado Escribir en el bloque es un acierto de caché 		
	PrWr	 Emite la señal BusUpgr en el bús. Transición de estado a (M) Modificado . otros cachés ven BusUpgr y marcan sus copias del bloque como (I) No válido. 		
	PrWr	 No se generan transacciones de bus El estado sigue siendo el mismo. Escribir en el bloque es un éxito de caché. 		

Transiciones de estado y respuesta a varias operaciones de bus

Estado inicial	Operación	Respuesta		
Inválido (I)	BusRd	Sin cambio de estado. Señal ignorada.		
	BusRdX / BusUpgr	Sin cambio de estado. Señal ignorada		
Exclusivo	BusRd	Transición a Compartido (ya que implica una lectura en otra caché).		
(E)		Ponga FlushOpt en el autobús junto con el contenido del bloque.		
	BusRdX	Transición a inválido .		
		Ponga FlushOpt en Bus, junto con los datos del bloque ahora invalidado.		
Compartido	BusRd	Sin cambio de estado (otro caché realizó una lectura en este bloque, por lo que aún se comparte).		
(S)		Puede poner FlushOpt en el bus junto con el contenido del bloque (elección de diseño, qué caché con estado compartido hace esto).		
	BusRdX	Transición a inválido (la caché que envió BusRdX se modifica)		
		Puede poner FlushOpt en el bus junto con el contenido del bloque (elección de diseño, qué caché con estado compartido hace esto)		
Modificado (M)	BusRd	Transición a (S) Shared.		
		Ponga FlushOpt en Bus con datos. Recibido por el remitente de BusRd y controlador de memoria, que escribe en la memoria principal.		
	BusRdX	Transición a (I) no válida .		
		Ponga FlushOpt en Bus con datos. Recibido por el remitente de BusRdx y controlador de memoria, que escribe en la memoria principal.		

Consistencia de memoria

¿Qué aporta la coherencia?
☐ La escrituras sobre una posición se hacen visibles a los lectores en el mismo orden
Pero no dice nada sobe el momento en que una escritura particular se hará visible para un lector concreto
En un programa paralelo interesa frecuentemente que una lectura devuelva el resultado de una escritura particular
Ejemplo: Consideramos 2 procesos, P1 y P2, ejecutándose en diferentes procesadores. P2 debe mostrar el valor de una variable compartida, A, después de que haya sido actualizada por P1.
Para garantizar estas dependencias se recurre a operaciones de sincronización en las que suelen estar involucrados más de una posición de memoria.

Consistencia de memoria: ejemplo

P1

/{ Valor inicial de A y de flag = 0{ /

Mediante Flag

P2

/{ Valor inicial de A y de flag = 0} /

while (flag == 0); /{espera activa} /

print A;

- ☐ P1 almacena un nuevo valor de A, P2 debe leer el nuevo valor e imprimirlo.
 - o En teoría la variable flag forzaría este comportamiento
- □ El programador está asumiendo que el <u>resultado de "print A" debe ser 1</u>, es decir:
 - o La escritura de la variable A se hace visible al P2 antes que la escritura de flag
 - o La lectura de flag que hace que salgamos del bucle de espera se ha completado antes de la lectura de A
 - o Pero... Esta ordenación entre los accesos de P1 y P2 no está garantizada por la coherencia
- □ La coherencia exige que el valor de A se haga visible a P2, pero <u>no necesariamente antes</u> que se haga visible el nuevo valor de flag
 - o Luego, la coherencia por si sola no evita que el resultado de "print A" sea O
- □ En general, la Coherencia no dice <u>nada sobre el orden</u> con el que se hacen visibles las escrituras <u>a diferentes posiciones</u> de memoria ...
- □ <u>Esperamos más</u> de un sistema de Memoria que <u>simplemente</u> "devolver el <u>último valær escrito"</u> <u>para cada p</u>osición.

Consistencia de memoria: ejemplo

- □ No es preciso que exista sincronización explícita de procesos para tener comportamientos que resulten extraños desde el punto de vista del programador
- □ Sea el código: P1 y P2

```
P1 P2

/{ Valor inicial de A y B = O{ /

(1a) A = 1; (2a) print B;

(1b) B = 2; (2b) print A;
```

- o Los accesos a Memoria hechos por los procesos P1 y P2 son escrituras normales
- o A y B no se usan como variables de sincronización
- o La intuición nos hace esperar que si "print B" imprime un 2, entonces "print A" tiene que imprimir un 1
- o Pero... 2a y 2b leen diferentes direcciones de memoria. Y la Coherencia no dice nada sobre el orden en que las escrituras de P1 sobre esas variables se hace visible a P2
- o De hecho, si P1 ejecuta 1a y continua con 1b, sin asegurarse antes de que P2 ha completado la invalidación de A en su cache local, podría ocurrir que el resultado de "print B" fuese 2 y el de "print A" fuese 0 (P2 lee A de su cache local)

Consistencia de memoria

- □ Necesitamos algo más que la coherencia para dar a un espacio de direcciones compartido una semántica clara
- □ Es necesario un <u>modelo de ordenación</u> que los programadores puedan usar para razonar acerca de la corrección de los programas
- Modelo de Consistencia de la Memoria para un espacio de direcciones compartido: especifica las restricciones en el orden en el que las operaciones de memoria (emitidas por un único o por diferentes procesos) deben hacerse visibles a los procesadores.
 - o Incluye operaciones a las mismas o a diferentes posiciones de memoria

La Consistencia incluye a la Coherencia

- □ Contrato entre el programador y el diseñador del sistema
 - o Los programadores se basan en el modelo de consistencia para razonar acerca de los posibles resultados (corrección de los programas)

47

o Para el diseñador del compilador o del hardware el modelo impone <u>limitaciones a posibles reordenaciones</u> (optimizaciones)

- □ Objetivo: Nos gustaría que el resultado de ejecutar un programa que usa varios procesos (threads) sea el mismo independientemente de si los procesos se ejecutan en paralelo (multiprocesadores) o de forma entrelazada (uniprocesador multiprogramado)
- □ Consistencia Secuencial (Lamport 1979)
 - o Un multiprocesador es secuencialmente consistente si el resultado de la ejecución de cualquier programa es el mismo que el que se obtendría si:
 - Las operaciones de todos los procesadores se realizaran según algún orden secuencial (orden total) -> cada entrelazamiento define un orden total
 - Las operaciones de cada procesador individual ocurren en esta secuencia en el orden especificado por el programa (orden parcial)
- □ Abstracción para el programador del subsistema de memoria bajo el modelo de consistencia secuencial

Parece que los procesadores comparten una única memoria (aunque realmente ésta se halle distribuida ente los procesadores, cada uno con su cache

Parece que los procesadores envían y completan atómicamente las referencias a la memoria en el orden determinado por su programa

Conmutador: se conecta de forma aleatoria después de cada referencia

Memoria Lógica

□ No es realmente importante en qué orden se emitan de hecho las operaciones a la memoria o incluso cuándo se completen. Lo que importa es que parezcan completarse en un orden que no viole la consistencia secuencial

Ejemplo

P1 P2

/{ Valor inicial de A y B = 0} /
(1a)
$$A = 1$$
; (2a) print B;
(1b) $B = 2$; (2b) print A;

☐ Resultados posibles bajo **CS**:

Orden 2a, 2b, 1a, 1b produce (A,B) = (0,0)

Orden 1a, 2a, 1b, 2b produce (A,B) = (1,0)

Orden 1a, 1b, 2a, 2b produce (A,B) = (1,2)

 \square Es posible el resultado (A,B)=(0,2) bajo consistencia secuencial?

El orden del programa implica $1a\rightarrow 1b$ y $2a\rightarrow 2b$ o A=0 implica $2b\rightarrow 1a$, lo que implica $2a\rightarrow 1b$

B = 2 implica 1b->2a, contradicción

☐ Sería posible la ejecución

1b->1a->2b->2a

bajo CS?

- o Resultado (1,2) => Sí
- No importa que las operaciones se hayan completado <u>fuera de or</u>den, el resultado es el mismo que si la ejecución hubiese sido 1a->1b->2a->2b

□ Para satisfacer la Consistencia Secuencial el sistema (hardware, software) debe cumplir dos restricciones:


o Orden del programa:

Las operaciones de memoria de un proceso deben hacerse visibles (tanto a sí mismo como a los otros procesos) en el orden del programa

o Atomicidad:

- Antes de emitirse la siguiente operación de memoria de acuerdo con el hipotético orden total (independientemente del proceso que lance dicha operación), es necesario que la operación en curso se haya completado (hecho visible) respecto a todos los procesos
- Dificultad: Atomicidad de escrituras
- □ Coherencia: propagación + serialización de escrituras
 - Serialización: Todas las escrituras a una posición de memoria deben verse en el mismo orden por todos los procesadores
- □ Consistencia Secuencial: Atomicidad de escrituras
 - Atomicidad: Todas las escrituras (a cualquier posición de memoria)
 deben verse en el mismo orden por todos los procesadores

- □ La atomicidad de las escrituras es la clave que garantiza que ninguna operación realizada por procesador P2 después de haber visto el nuevo valor producido por una escritura hecha por P1, es visible para otro procesador P3 hasta que P3 ha visto también la escritura hecha por P1
 - O sea, antes de que un nuevo valor sea visible, la anterior escritura tiene que ser visible para todos los procesadores.
- ☐ Ejemplo: si no se preserva la atomicidad de escrituras se puede violar la consistencia secuencial. Sup: inicialmente A=B=O.




- o P2 espera hasta que A vale 1; luego asigna el valor 1 a B
- o Como P3 espera hasta que B vale 1 y luego lee A y lo imprime, el valor impreso de A debería ser 1.
- o Pero... si la escritura de P1 en A no es atómica, P2 podría seguir su ejecución y asignar a B el valor 1, y P3 ver el nuevo valor de B, antes que P3 haya visto el nuevo valor de A (p.ej. invalidando el bloque de la cache de P3 que contiene A). Por tanto P3 podría leer el nuevo valor de B, pero hallar el viejo valor de A en su cache e imprimirlo.

- ☐ Condiciones Suficientes
 - * Para preservar la consistencia secuencial (Dubois y Scheurich 1987):
 - o (Condición Local) Todo proceso emite las peticiones a memoria en el orden especificado por el programa
 - o (Condición Local) Después de emitir una operación de escritura, el proceso que la emitió espera antes de emitir su siguiente operación a que se haya completado dicha escritura
 - o (Condición Global) Después de emitir una operación de lectura, el proceso que la emitió espera antes de emitir su siguiente operación a que se haya completado:
 - dicha lectura
 - la escritura que generó el valor devuelto por la lectura (no sólo debe haberse completado con respecto al proceso que realiza la lectura sino también con respecto a todos los procesos)

Coherencia basada en directorio

- ☐ Sistemas de memoria distribuida (arquitectura NUMA)
 - Una zona de la memoria asociada a cada procesador
 - Pero... Cada procesador ve un espacio global de direcciones físicas compartido
 - Los accesos <u>locales o remotos</u> los maneja el Asistente de Comunicaciones del nodo.
 - El procesador y el controlador de cache, no perciben si un fallo de cache se resuelve en su memoria local o es preciso acudir a un nodo remoto de la red
 - Problema: coherencia de caches (igual que en snoopy).
 - Pero... No hay un mecanismo para observar las transacciones de los otros nodos
 - Una solución: llevar a la cache solo datos locales (T3E)
 - Alternativa: Un <u>directorio</u> que mantiene información sobre el estado y localización en caches de cada bloque de memoria
 - El directorio podría ser un "cuello de botella": distribuir directorio.




Coherencia basada en directorio

- Protocolo de directorio: se pueden utilizar un esquema similar a snoopy (p. ej. con 3 estados: MSI), pero los cambios de estado son provocados por mensajes a través de la red.
- ☐ Estados de un bloque en la cache de un procesador P
 - o M: Exclusivo (o Modificado). La cache de P tiene la única copia válida del bloque. La Mp no está actualizada
 - o 5: Compartido (Shared). La cache de P tiene una copia del bloque. Puede haber más copias en otras caches. La Mp está actualizada.
 - o I: Inválido. El bloque no está en la cache de P.
- □ El directorio, permite determinar para cada bloque de memoria:
 - o Si el bloque no se encuentra copiado en la cache de ningún procesador
 - o Si existe una o varias copias del bloque sin modificar (clean, Mp actualizada) en los procesadores. Registra la <u>lista procesadores</u> que tienen esas copias.
 - o Si un procesador (y uno solo) tiene una copia modificada del bloque (dirty, Mp no actualizada) y <u>cuál es</u> ese procesador.
 - o Posible implementación: 1 bit por procesador (indica presencia/ausencia del bloque) en el procesador + 1 bit clean/dirty
- ☐ Tres tipos de procesadores implicados en una transacción
 - o Peticionario (local): El procesador que inicia la petición
 - o Home: El procesador que donde reside la zona de memoria que contiene la dirección solicitada
 - o Remoto: Procesador cuya cache contiene copias válidas de la dirección solicitada en estado S o M.⁵(Si estado es M ♥ solo puede haber uno: Owner)


Ejemplo de funcionamiento de un directorio

☐ Fallo de lectura sobre un bloque




Ejemplo de funcionamiento de un directorio

☐ ⑤ Fallo de escritura sobre un bloque compartido por dos procesadores (bloque limpio)



Organización del directorio

Primeros Esquemas de Directorio aparecieron en Mainframes de IBM. La memoria (centralizada) mantenía copia de las etiquetas (tags) almacenadas en cada una de las caches (Directorio Centralizado)



Organización del directorio

Se Esquema Plano

oEl origen de la información de directorio para un bloque se encuentra en un lugar fijo (nodo home/origen), que viene determinado directamente por la dirección del bloque (hashing) oAnte un fallo de cache se envía un transacción de red directamente al nodo origen para consultar el directorio

Esquema Plano Basado en Memoria

oLa información de directorio acerca de un determinado bloque esta almacenada en el nodo origen (home) de dicho bloque (Stanford DASH/FLASH, SGI Origin, MIT Alewife, HAL)


Esquema Plano Basado en Cache

oLa información de directorio acerca de un determinado bloque

no está totalmente almacenada en el nodo origen sino distribuido entre las propias copias (IEEE SCI, Sequent NUMA-Q)


Directorio plano basado en memoria

N nodos, M bloques de memoria por nodo.



Organización más natural: Full Bit Vector

- 1 bit de presencia por nodo (indican en qué nodos está copiado cada bloque)
- Estado: uno o más bits
 No es necesario saber estado concreto del protocolo
 Más simple: un único bit (bit de modificación)




- Nodo Peticionario (local): contiene el procesador que emite una petición del bloque
- o Nodo Origen (home): nodo en cuya porción de memoria principal se encuentra el bloque (contiene el directorio)
- Nodo Sucio (dirty): tiene una copia del bloque en su cache en estado modificado
- Nodo Exclusivo (exclusive): tiene una copia del bloque en estado exclusivo (única copia de cache válida y el bloque esta actualizado en memoria)
- o Nodo Propietario (owner): nodo que mantiene en la actualidad la copia válida de un bloque y debe suplir los datos cuando sean necesarios (Sucio o Origen)


☐ Obtener bloque para lectura

oCaso 1: Dirty bit OFF (el bloque está actualizado en la memoria del nodo Home)


- 1. El nodo local pide el bloque
- 2. El Home lo proporciona
- Sólo son necesarias dos transacciones en la red




- ☐ Obtener bloque para lectura
 - o Caso 2: Dirty bit ON (El bloque no está actualizado en memoria del nodo Home)
 - 1. El nodo local pide el bloque
 - 2. El Home proporciona la identidad del nodo Propietario
 - 3. El nodo local hace una petición de lectura al propietario
 - 4. El nodo propietario proporciona el bloque y hace WB al Home



- ☐ Obtener bloque para escritura
- o Caso 1: Dirty bit OFF (hay varias copias válidas. Mp actualizada)



- ☐ Obtener bloque para escritura
- o Caso 2: Dirty bit ON (hay una copia válida en el propietario. Mp no actualizada)




Directorio plano basado en memoria

- □ Rendimiento en las Escrituras (mensajes de invalidación)
 - o Número de mensajes (BW): proporcional al número de nodos que comparten el bloque
 - Número de mensajes en el camino crítico (Latencia):
 La identidad de todos ellos está disponible en el nodo origen, mensajes los de invalidación se pueden enviar en paralelo
 - □ Sobrecarga de almacenamiento:
 - o M bloques de memoria : Sobrecarga proporcional a Nproc{ M o Tamaño de línea: 4 bytes
 - 4 nodos: sobrecarga del directorio 12.5%
 - 25 nodos: sobrecarga del directorio 50%
 - 1024 nodos: sobrecarga del directorio 200%
 - ☐ Soluciones:
 - o Utilizar nodos multiprocesador (solo 1 bit por nodo) Ejemplo:
 - 25 procesadores, 4 procesadores por nodo, línea de 128 B : Sobrecarga: .25%
 - o En lugar de almacenar 1 bit por nodo cada entrada del directorio, se almacenan un determinado número de punteros a los nodos que comparten dicho bloque (reducción de anchura de dir)
 - o Organizar el directorio como una cache, en lugar de tener una entrada por cada bloque (reducción de altura del dir)

- □ Existe una memoria principal origen de cada bloque
 - o La entrada del directorio en el nodo origen tiene:
 - Un puntero al primero de los nodos (nodo cabecera) que tiene copia de dicho bloque

Bits de estado

o El resto de los nodos con copia se encuentra unidos mediante una lista enlazada distribuida (IEEE 159-1992 Scalable Coherent Interface (SCI) : lista doblemente enlazada)



☐ Fallo de lectura:

oEl nodo peticionario envía una petición al nodo origen de ese bloque para determinar la identidad del nodo cabecera

oEl nodo origen responde con la identidad del nodo cabecera

oEl nodo peticionario envía solicitud al nodo cabecera para que le inserte a la cabeza de la lista (se convierte en el nuevo nodo cabecera): incrementa la latencia

oLos datos son enviado por

- Nodo origen si tiene copia
- · Nodo cabecera en caso contrario (siempre tiene la última copia

□ Eliminación (Reemplazamiento) e inserción en la lista

oAñade bastante complejidad al protocolo: es necesario llevar a cabo coordinación con el nodo anterior y posterior en la lista (podría estar intentando reemplazar el mismo bloque)

□ Escritura:

oEl nodo peticionario puede encontrarse ya en la lista de nodos que comparten el bloque oSe recorre el resto de la lista para invalidar las sucesivas copias.

Los acuse de recibo de las invalidaciones se envían al nodo que realiza la escritura

□ Rendimiento en las Escrituras (mensajes de invalidación)

oNúmero de mensajes (BW): proporcional al número de nodos que comparten el bloque (semejante a los basados en memoria), pero están distribuidos

oNúmero de mensajes en el camino crítico (Latencia): también es proporcional al número de nodos que comparten el bloque (los mensajes se serializan)

- Ventajas respecto a los esquemas basados en memoria
- o Menor sobrecarga de directorio.
 - Punteros a nodo cabecera:
 - Proporcional al número de bloque de memoria de la máquina
 - Punteros siguiente y anterior:
 - Proporcional al número de bloques de cache en la máquina (mucho menor que el número de bloques de memoria)
- o El trabajo realizado por los controladores para enviar las invalidaciones no está centralizado en el nodo origen sino distribuido entre los nodos que comparten el bloque
- o La lista enlazada guarda el orden en el que se han realizado los accesos

Sincronización: introducción

- Necesidad de garantizar acceso seguro de un proceso a variables compartidas
- ☐ Problema que aparece ya en uniprocesadores con multiprogramación (exclusión mutua, secciones críticas)
- Aspectos relevantes
 - o Primitiva hw básica: una instrucción no interrumpible (operación atómica) que lee y actualiza una cierta posición de memoria (cerrojo).
 - o La operaciones de sincronización a nivel de usuario (rutinas sw de sincronización) se construyen usando esta primitiva hw.
 - o Para sistemas MPP las operaciones de sincronización pueden ser el cuello de botella del sistema
 - Hay un conjunto de procesos compitiendo por leer-y-modificar el cerrojo (adquisición del cerrojo).
 - A diferencia del caso uniprocesador, todos estos procesos pueden estar <u>corriendo</u> <u>simultáneamente</u> en los diferentes procesadores.
 - Cada procesador puede hacer las lecturas del cerrojo sobre su cache local, sin generar tráfico en el bus.
 - Pero... al escribir genera tráfico en el sistema de comunicaciones (invalidaciones) incluso aunque el intento de modificar el cerrojo sea fallido porque el cerrojo ya haya sido adquirido por otro procesador.
 - El procesador puede permanecer en un bucle generando tráfico inútil en el bus hasta que logra adquirir el cerrojo.


Sincronización: Primitivas hw básicas

- Intercambio (atomic excahnge): Intercmabia el valor de un registro y una posición de memoria (cerrojo).
 - O Convenio de interpretación de los valores del cerrojo O => el cerrojo está libre 1 => el cerrojo está bloqueada y no es accesible.

la confirmación de que el

bloqueado

cerrojo estaba libre y lo he



o Si dos procesadores intentaran ejecutar el Exchange a la vez, el mecanismo de serialización de escrituras garantiza que uno de los dos obtendrá un O en el Reg y el otro obtendrá un 1.

la confirmación de que el

otro proceso y no lo he

cambiado

cerrojo estaba bloqueado por

Sincronización: Primitivas hw básicas

Otras primitivas
Test-and-set. Comprueba el valor de una variable y si está a cero, la pone a 1.
Fetch-and-increment. Incrementa el valor de una variable en memoria.
Operaciones atómicas en multiprocesadores
Se requiere una lectura y una escritura en una sola instrucción no interrumpible
Complica la implementación de la coherencia: el hw no puede permitir otra op entre la lectura y la escritura, y además debe evitar el interbloqueo!!
Sincronización con un par de operaciones

- o <u>Load Linked (LL)</u>: Lee una dir de memoria, pero además guarda en un registro especial (link register) la dirección leída.
 - Si ocurre una interrupción (cambio de contexto), o si el bloque de cache que contiene la dir es invalidado por una escritura, el link register se borra
- o <u>Store Conditional (SC)</u>: Almacena el contenido de un registro R en una dir de memoria, siempre que ésta coincida con la dir almacenada en el link register. En caso contrario no se hace el almacenamiento.
- o Si el almacenamiento tuvo éxito devuelve R =1 y en caso contrario R=0. Analizando el valor retornado por SC se puede deducir si el par se ejecutó como si las instrucciones fueran atómicas

Sincronización: Primitivas hw básicas

Implementación de otras primitivas con LL+SC

try Exchange VEj.: interested R4move exchange value to R3

M[0+(R1)] LL R2,0(R1) ;load linked

SC R3,0(R1) ;store conditional

BEQZ R3,try ;branch if store fails

MOV R4,R2 ;success: put load value in R4

Fetch-and-increment. Ej.: Incrementa atómicamente M[0+(R1)]

try: LL R2,0(R1) ;load linked

DADDUI R3,R2,{ 1 ;increment ({)}

SC R3,0(R1) ;store conditional

BEQZ R3,try ;branch if store fails

({) Entre LL y SC puede haber op sobre registros; problemas potenciales en caso contrario

- Spin lock: bucle en el que un proceso permanece intentando conseguir un cerrojo hasta que lo consigue.
- Implementación simple sin coherencia cache: mantener las variables cerrojo en memoria.
- o Sup la variable cerrojo está en M[0+(R1)]

DADDUI R2,R0,{ 1

lockit: **EXCH** R2,0(R1) ;atomic exchange

BNEZ R2,lockit ;already locked?

- o Los accesos a mem implican tráfico en el sistema de comunicaciones a cuello de botella cuando varios procesadores compiten por el cerrojo
- o Si tuviéramos un sistema con coherencia cache, la situación no sería mucho mejor. Varios procesadores ejecutando EXCH \aleph fallo de escritura \aleph invalidaciones.

¿Cómo mejorar?

Implmentación con coherencia cache.

oHacer una consulta preliminar del cerrojo, antes de hacer el exchange atómico. (test...exchange)

oUn procesador permanece leyendo su copia local mientras detecta que el cerrojo está bloqueado.

oCuando lee en su cache que el cerrojo está libre, ejecuta un EXCH y compite con los demás procesadores que estén haciendo el mismo spin lock. Uno de ellos consigue el bloqueo del cerrojo.

oEl ganador verá un 0 en el registro de la instr EXCH, los demás verán un 1.

oEvita invalidaciones inútiles cuando un procesador está ejecutando repetidamente el bucle de espera.

lockit:

o Cuando el procesador ganador libera el cerrojo (escribiendo un 0) la carrera entre los perdedores empieza de nuevo.

Ejemplo: uso del código precedente en 3

	procesado	ores		Coherence state of		
Step	P0	P1	P2	lock at end of step	Bus/directory activity	
1	Has lock	Begins spin, testing if lock = 0	Begins spin, testing if lock = 0	Shared	Cache misses for P1 and P2 satisfied in either order. Lock state becomes shared.	
2	Set lock to 0	(Invalidate received)	(Invalidate received)	Exclusive (P0)	Write invalidate of lock variable from P0.	
3		Cache miss	Cache miss	Shared	Bus/directory services P2 cache miss; write-back from P0; state shared.	
4		(Waits while bus/ directory busy)	Lock = 0 test succeeds	Shared	Cache miss for P2 satisfied	
5		Lock = 0	Executes swap, gets cache miss	Shared	Cache miss for P1 satisfied	
6		Executes swap, gets cache miss	Completes swap: returns 0 and sets lock = 1	Exclusive (P2)	Bus/directory services P2 cache miss; generates invalidate; lock is exclusive.	
7		Swap completes and returns 1, and sets lock = 1	Enter critical section	Exclusive (P1)	Bus/directory services P1 cache miss; sends invalidate and generates write-back from P2.	
8		Spins, testing if lock = 0			None	

Implementación usando LL+SC (evitar el uso de lectura-modificación-escritura atómica)

```
lockit: LL R2,0(R1) ;load linked of lock (1)

BNEZ R2,lockit ;not available-spin (2)

DADDUI R2,R0,{ 1 ;R2=1

SC R2,0(R1) ;store conditional

BEQZ R2,lockit ;branch if store fails (3)
```

- (1) El LL no tiene por qué generar tráfico en el sistema de comunicaciones
- (2) Si R2 ≠ 0 🛪 el cerrojo está ocupado
- (3) Si R2 = 0 R el cerrojo estaba libre cuando se ejecutó el LL, pero el SC ha fallado. Ha habido una interrupción, ha habido otra escritura (invalidación)... entre LL y SC R Seguir intentando.