# Módulo IP de Filtro FIR con Interfaz de comunicación AXI Lite

**Jorge Contreras Ortiz – MEI – M18190**

Para el proyecto de la asignatura de Design of Embedded Systems, se ha realizado un módulo IP consistente en un Filtro Fir de 4 coeficientes.

Para ello se ha descargado un código VHDL de la siguiente página web: [Código VHDL Filtro FIR](https://surf-vhdl.com/how-to-implement-fir-filter-in-vhdl/).

Se ha modificado el código para dar una señal de Valid cuando el Dato de Salida esté disponible para lectura.

La entidad generada para el código del Filtro FIR es la siguiente:




Ilustración 1 Entidad Filtro FIR

Para la comunicación con el procesador y la escritura de los valores de los coeficientes y dato de entrada y lectura del dato de salida, se ha usado comunicación a través de la interfaz AXI Lite. La instanciación y conexión con el IP del AXI ha sido la siguiente:




Ilustración 2 Declaración Módulo FIR




Ilustración 3 Instanciación y Conexionado

A pesar de que en los registros quedaban muchos bits “libres”, se eligió separar cada coeficiente y dato de entrada en registros diferentes para el mejor manejo en el SDK a la hora de escribir en dichos registros.

Para verificar que solo filtre cuando entra un nuevo dato, y puesto que se van a filtrar señales sinusoidales, se ha introducido una señal lógica que valdrá ‘1’ cuando el valor de entrada cambie y ‘0’ cuando este no cambie, que serán los momentos entre envío y envío del dato de entrada. Se condicionará todo el código relacionado con el filtrado a esta señal, haciendo así que solo se filtre cuando entra un nuevo dato. En la siguiente imagen se verifica el dato anterior leído (a\_data) frente al nuevo dato de entrada (i\_data).




Ilustración Asignación valor señal newdata

Para el dato de salida, se ha asignado a una señal su valor. Dicho valor se escribe en el registro 5 (***slv\_reg5***) usando solo los 10 primeros bits. Dicha escritura en el registro 5 (para posteriormente leerlo en el proceso de lectura) se hace al final del proceso de escritura de los registros, de manera que, si por error se escribe en el registro 5, el valor que finalmente quedará guardado será el que queremos, el dato de salida.





Ilustración 5 Escritura Dato de Salida

Realizado todo el conexionado de señales, se finaliza el módulo AXI de nuestro IP, por lo que se pasa al diseño de Bloques. El diseño de bloques generado es el siguiente:



El siguiente paso, fue la realización del Bare metal en SDK, donde se generó un código sencillo para la comprobación del correcto funcionamiento de nuestro módulo.

Dicha comprobación se ha realizado mediante una señal seno como dato de entrada, generada en un bucle for para cada punto de la señal y la escritura de los coeficientes.





Ilustración 6 Código SDK

Para reducir la complejidad con el tratamiento de valores negativos, se suma un valor de 50 (el mismo a la amplitud) para llevar la señal seno en su totalidad a la parte positiva.

En la siguiente imagen se ve el comportamiento de las diferentes señales del módulo VHDL gracias a que se han debuggeado con una ILA.

Posteriormente se ha pasado a implementar un sistema de Linux para sistemas embebidos para lanzarlo desde una SD en nuestra PYNQ. El sistema operativo de Linux escogido ha sido LINARO, ya que fue el que se usó en la práctica de la asignatura.

Tras implementar y configurar todo el sistema operativo con el Device Tree y un fichero boot, el cuál incorporaba el fichero bitstream, se pasa a generar un archivo .c. Este fichero será el equivalente al *helloworld.c* generado en el SDK, se encargará de generar la señal sinosoidal y de escribir en los registros de memoria usados para los coeficientes del filtro y el dato de entrada y finalmente leer el registro donde el filtro escribirá el dato de salida.

El código realizado ha sido el siguiente:




Ilustración Código Linux

Se han guardado tanto los datos de entrada de la señal seno como los de salida del filtro para después verificar el filtrado mediante plots en Matlab. Las gráficas generadas se ven en la siguiente imagen:




Ilustración Señal de entrada con señal filtrada

Teniendo en cuenta que la señal de entrada es la señal azul y la de salida es la naranja, se apreciar que hay cierto retraso, pero es un retraso lógico debido a las etapas del filtro. También se puede apreciar el filtrado de la señal.