



(19) 대한민국 지식재산청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2026-0070380
(43) 공개일자 2026년05월19일

- | | |
|--|---|
| <p>(51) 국제특허분류(Int. Cl.)
 <i>G06N 3/063</i> (2023.01) <i>G06F 17/18</i> (2006.01)
 <i>G06N 3/045</i> (2023.01)</p> <p>(52) CPC특허분류
 <i>G06N 3/063</i> (2013.01)
 <i>G06F 17/18</i> (2013.01)</p> <p>(21) 출원번호 10-2026-0079156
 (22) 출원일자 2026년04월30일
 심사청구일자 2026년04월30일</p> | <p>(71) 출원인
 조명준
 서울특별시 노원구</p> <p>(72) 발명자
 조명준
 서울특별시 노원구</p> |
|--|---|

전체 청구항 수 : 총 12 항

(54) 발명의 명칭 대규모 언어 모델의 로터리 회전 기반 가속기 적재 및 실행 시스템 및 방법


(57) 요약

본 발명은 전체 가중치 footprint가 가속기 메모리 용량을 초과하는 대규모 언어 모델을 단일 가속기 또는 소수의 가속기 상에서 실행하기 위한 로터리 회전 적재 시스템에 관한 것이다.

본 발명의 시스템은 호스트 메모리 또는 저장장치 계층에 신경망 서브모듈 가중치를 분산 저장하는 호스트 측 가 (뒷면에 계속)

대표도 - 도1

[도 1] 로터리 회전 적재·실행 시스템 (100)



중치 저장부, 입력 토큰 시퀀스의 진행에 따라 슬롯 내 서브모듈이 cyclical 순방향 회전 또는 역방향 회전에 의해 갱신되는 가속기 메모리 내 로터리 회전 슬롯 그룹, 서브모듈 식별자를 슬롯 위치에 매핑하는 가속기 측 lookup table, 입력 hidden state, routing vector 또는 routing trajectory에 대한 회전 변환의 결과로서 산출되는 회전 사영에 기초하여 로터리 회전을 제어하는 회전 제어부를 포함한다. 상기 cyclical 회전은 단순 사용 빈도 기반 강등 또는 임계값 기반 분류와 별도로 회전 변환의 결과에 의해 결정된다.

본 발명에 따르면, 모델 footprint가 가속기 메모리를 초과하는 경우에도 단일 가속기 상에서 토큰 생성을 수행할 수 있고, 종래 LRU 대비 의미 흐름 추종성이 향상되며, host-device 동기화 비용이 감소되고, 폐쇄망 및 온프레미스 운용이 가능하다

(52) CPC특허분류

G06N 3/045 (2023.01)

명세서

청구범위

청구항 1

대규모 언어 모델을 가속기 상에서 실행하기 위한 시스템에 있어서, 상기 대규모 언어 모델의 전체 가중치 footprint가 가속기 메모리 용량을 초과하고, (a) 상기 대규모 언어 모델을 구성하는 복수의 신경망 서브모듈의 가중치를 호스트 메모리 또는 저장장치 계층에 분산 저장하는 호스트 측 가중치 저장부; (b) 상기 복수의 서브모듈 중 일부분만을 선택적으로 상주시키는 가속기 메모리 내 로터리 회전 슬롯 그룹으로서, 입력 토큰 시퀀스의 진행에 따라 슬롯 내 서브모듈이 cyclical 순방향 회전, cyclical 역방향 회전 또는 그 조합에 의해 갱신되며, 상기 cyclical 회전의 다음 회전 단계 서브모듈 식별자 집합이 단순 사용 빈도 기반 강등 또는 사용 횟수 임계값 기반 분류와 별도로 회전 변환의 결과로서 산출되는 회전 사영에 의해 결정되는, 로터리 회전 슬롯 그룹; (c) 서브모듈 식별자를 상기 로터리 회전 슬롯 그룹의 슬롯 위치에 매핑하고 가속기 메모리에 상주하는 lookup table; 및 (d) 입력 토큰의 hidden state, routing vector 또는 routing trajectory에 대하여 회전 변환을 적용한 결과로서 산출되는 회전 사영에 기초하여 상기 로터리 회전 슬롯 그룹의 cyclical 순방향 회전 또는 cyclical 역방향 회전을 제어하는 회전 제어부;를 포함하고, 상기 회전 변환은 (i) 회전 행렬 W_r 을 입력 hidden state 또는 routing vector에 적용하여 회전 사영을 산출하는 변환, (ii) 입력 벡터의 위상 회전에 기초한 cyclical 순서 결정, (iii) 입력 hidden state 또는 routing vector의 회전 사영 결과에 의해 cyclic shift 양이 결정되는 슬롯 인덱스 공간 상의 cyclic group 모듈러 산술 인덱싱, 또는 (iv) routing trajectory에 대한 회전 사영 중 적어도 하나를 포함하며, 상기 대규모 언어 모델의 전체 가중치를 가속기 메모리에 동시에 상주시키지 않고도 상기 로터리 회전 슬롯 그룹, lookup table 및 회전 제어부의 협동에 의해 입력 토큰 시퀀스에 대한 토큰 생성을 가속기 상에서 수행하는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 2

청구항 1에 있어서, 상기 회전 변환은, (i) 회전 행렬 W_r 을 입력 hidden state 또는 routing vector에 적용하여 $z = W_r \cdot h$ 또는 $z = W_r \cdot r$ 를 산출한 후, z 와 사전 계산된 서브모듈 signature 행렬 사이의 내적 또는 cosine similarity에 기초하여 다음 회전 단계 서브모듈 식별자 집합을 결정하는 회전 사영; (ii) 입력 벡터를 복소 평면 또는 회전 가능한 좌표계로 매핑한 후, 위상 각도(phase angle)에 따라 cyclical 순서로 서브모듈을 선택하는 위상 회전; (iii) 입력 hidden state 또는 routing vector의 회전 사영 결과에 의해 cyclic shift 양이 결정되는 cyclic 인덱싱; 및 (iv) 직전 토큰들의 routing 결과 시퀀스에 대하여 회전 행렬 또는 회전 함수를 적용하여 산출된 routing trajectory 회전 사영; 중 적어도 하나를 포함하는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 3

청구항 1에 있어서, 상기 로터리 회전 슬롯 그룹은 입력 토큰 시퀀스 상에서 동일하거나 유사한 의미적 맥락이 재출현하는 경우, 직전 회전 사이클에서 슬롯에 상주하였던 서브모듈 식별자 집합 또는 그 부분 집합으로 cyclical 위치 복귀가 가능하도록 갱신되며, 상기 cyclical 위치 복귀는 회전 변환의 결과가 직전 회전 사이클의 회전 사영과 임계값 이상의 유사도를 가지는 경우에 트리거되는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 4

청구항 1에 있어서, 상기 lookup table에 대한 routing 결과의 조회, 슬롯 위치 매핑 및 다음 회전 단계 서브모듈 식별자 집합의 결정은 routing 단계에서 host-device 동기화 호출을 발생시키지 아니하고 가속기 커널 내에서 수행되며, 호스트 프로세서는 상기 routing 결과의 슬롯 매핑에 관여하지 아니하는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 5

청구항 1에 있어서, 상기 회전 변환에 사용되는 회전 행렬 W_r 은 가속기 메모리 슬롯 그룹의 다음 회전 단계 서

브모들 식별자 집합 결정을 위한 학습 가능 파라미터로 구성되어 상기 대규모 언어 모델의 학습 또는 fine-tuning 시 갱신되거나, 학습 후 별도의 calibration 단계에서 갱신되며, 상기 회전 행렬 W_r 은 입력 hidden state 분포 또는 routing 분포의 통계적 특성에 적합화되는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 6

청구항 1에 있어서, 상기 로터리 회전 슬롯 그룹의 회전 사이클 길이는 상기 대규모 언어 모델의 layer 수, expert 수, hot 슬롯 수 또는 입력 토큰 시퀀스 길이 중 적어도 하나에 비례하여 결정되며, 상기 회전 사이클 길이는 모델 구조 또는 입력 시퀀스 특성에 따라 동적으로 조정되는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 7

청구항 1에 있어서, 상기 cyclical 순방향 회전 또는 cyclical 역방향 회전의 회전 보폭(rotation step size)은 입력 hidden state의 시간적 변화량, routing entropy, 직전 fastpath 적중률 또는 fallback 발생 빈도 중 적어도 하나에 기초하여 토큰 단위 또는 layer 단위로 적응적으로 결정되는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 8

청구항 1에 있어서, 상기 회전 제어부는 (i) 모델의 각 layer가 독립적인 회전 사이클을 가지는 per-layer 독립 회전 모드, (ii) 모든 layer가 동일한 회전 단계로 동기화되는 전 layer 동기 회전 모드, 또는 (iii) layer 그룹별 부분 동기 회전 모드 중 어느 하나를 선택적으로 수행하며, 상기 모드 선택은 입력 토큰 특성, 모델 구조 또는 fastpath 적중률에 기초하여 동적으로 변경 가능한 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 9

청구항 1에 있어서, 상기 회전 변환의 결과는 multi-head로 분할되고, 각 head가 독립된 회전 사이클 및 독립된 슬롯 그룹 부분 집합을 가지며, 입력 토큰의 hidden state는 head 차원으로 분할되어 head별 독립적으로 회전 사영이 산출되어 head별로 다른 다음 회전 단계 서브모들 식별자 집합이 결정되는 것을 특징으로 하는, multi-head 로터리 회전 적재 시스템.

청구항 10

청구항 2의 (iv)에 있어서, 상기 routing trajectory의 시간 구간(window) 길이 k 는 가변이고, 입력 토큰 시퀀스의 의미적 변화율, routing 분포의 KL divergence 또는 직전 회전 변환 결과의 변동성 중 적어도 하나에 기초하여 적응적으로 조정되는 것을 특징으로 하는, 로터리 회전 적재 시스템.

청구항 11

대규모 언어 모델을 가속기 상에서 실행하는 방법에 있어서, 상기 대규모 언어 모델의 전체 가중치 footprint가 가속기 메모리 용량을 초과하고, (a) 상기 대규모 언어 모델을 구성하는 복수의 신경망 서브모들의 가중치를 호스트 메모리 또는 저장장치 계층에 분산 저장하는 단계; (b) 상기 복수의 서브모들 중 일부분을 선택적으로 가속기 메모리 내 로터리 회전 슬롯 그룹에 상주시키는 단계; (c) 입력 토큰의 hidden state, routing vector 또는 routing trajectory에 대하여 회전 변환을 적용한 결과로서 산출되는 회전 사영에 기초하여 상기 로터리 회전 슬롯 그룹의 다음 회전 단계 서브모들 식별자 집합을 결정하는 단계; (d) 상기 결정된 다음 회전 단계 서브모들 식별자 집합에 따라 상기 로터리 회전 슬롯 그룹을 cyclical 순방향 회전, cyclical 역방향 회전 또는 그 조합에 의해 갱신하는 단계; (e) 가속기 메모리에 상주하는 lookup table을 적용하여 routing 결과를 슬롯 위치로 매핑하고, 매핑된 슬롯 내 서브모들의 가중치에 기초하여 가속기 상에서 토큰 생성 연산을 수행하는 단계; 를 포함하고, 상기 회전 변환은 (i) 회전 행렬 적용에 의한 회전 사영, (ii) 위상 회전, (iii) 입력 hidden state 또는 routing vector의 회전 사영 결과에 의한 cyclic group 모듈러 산술 인덱싱, 또는 (iv) routing trajectory에 대한 회전 사영 중 적어도 하나를 포함하며, 상기 cyclical 회전의 다음 회전 단계 서브모들 식별자 집합이 단순 사용 빈도 기반 강등 또는 사용 횟수 임계값 기반 분류와 별도로 상기 회전 변환의 결과에 의해 결정되며, 상기 대규모 언어 모델의 전체 가중치를 가속기 메모리에 동시에 상주시키지 않고도 토큰 생성을 가속기 상에서 수행하는 것을 특징으로 하는, 로터리 회전 적재 방법.

청구항 12

청구항 11의 방법을 컴퓨터에 실행시키기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 비일시적 기록매체.

발명의 설명

기술 분야

- [0001] 본 발명은 인공지능 신경망 모델의 가속기 상 적재 및 실행 기술에 관한 것으로, 더욱 상세하게는 대규모 언어 모델 및 mixture-of-experts 모델의 전체 가중치 footprint가 가속기 메모리 용량을 초과하는 환경에서, 가속기 메모리 내 로터리 회전 슬롯 그룹에 의하여 입력 토큰 시퀀스의 진행에 따라 서브모듈을 회전 변환 기반으로 갱신함으로써 단일 가속기 또는 소수의 가속기 상에서도 토큰 생성을 수행하는 적재 및 실행 시스템 및 방법에 관한 것이다.
- [0002] 본 발명은 국제특허분류 G06N 3/04(신경망 아키텍처), G06N 3/08(학습 방법), G06F 9/50(병렬 처리), G06F 12/02(메모리 관리) 분야에 해당한다.
- [0003] 본 발명은 본 출원인의 다음 선행 출원들의 회전(rotary) 관련 기술 사상을 가속기 메모리 슬롯 적재 도메인에 확장 적용한 것이다.
- [0004] 선행 출원 1: "다학제 적대적 합의 및 다중 출력 로테이션 기반 실시간 스트리밍 시스템 및 방법(HALO-Rotary)"(출원번호: 10-2026-0023076, 출원일: 2026.02.04)의 복수 출력 에이전트 cyclical 로테이션 기술
- [0005] 선행 출원 2: "검증 기반 메모리 승급 및 듀얼 로터리 격리 관리 시스템 및 방법"(출원번호: 10-2026-0055467, 출원일: 2026.03.27)의 다계층 메모리 구조에 대한 순환 로터리(Forward Rotary) 및 역순환 로터리(Reverse Rotary) 기반 양방향 게이트 제어 기술
- [0006] 선행 출원 3: "대규모 언어 모델의 토큰 생성을 위한 쌍방향 로터리 로짓 팩토링 장치 및 방법"(출원번호: 10-2026-0070270, 출원일: 2026.04.17)의 역순환 로터리부 및 순환 로터리부의 교집합 기반 후보 동적 축소 기술적

배경 기술

- [0007] 대규모 언어 모델 및 mixture-of-experts 모델의 파라미터 수가 급격히 증가함에 따라, 모델 전체 가중치를 단일 가속기 메모리에 상주시킬 수 없는 경우가 빈번하게 발생하고 있다. 종래의 추론 시스템은 통상 모델 전체 가중치를 가속기 메모리에 적재한 후 실행하는 정적 적재(static residency) 방식을 전제로 하며, footprint가 가속기 메모리를 초과하는 경우 다중 가속기 분산, 호스트-가속기 간 반복 가중치 전송, 또는 느린 offload 경로에 의존하여야 했다.
- [0008] 그러나 현재의 LLM 추론 시스템은 다음과 같은 근본적 한계가 있다.
- [0009] 첫째, 정적 적재 가정의 한계이다. DeepSpeed-MoE, ZeRO-Inference 등 종래 기술은 모델 전체 가중치를 가속기 메모리에 정적으로 적재하는 것을 전제로 하며, footprint가 가속기 메모리를 초과하는 경우 다중 가속기 분산을 강제한다. 이는 단일 가속기 운용을 원천적으로 불가능하게 한다.
- [0010] 둘째, 단방향 LRU 강등의 한계이다. Mixtral-Offload, KTransformers 등 종래의 expert offload 시스템은 LRU(Least Recently Used) 또는 사용 빈도 기반 강등 방식을 사용한다. LRU 방식은 사용 빈도 정렬에 의한 단방향 비순환적 강등을 수행하므로, 토큰 시퀀스의 의미적 변화에 따라 가속기 상주 서브모듈을 적응적으로 갱신하지 못한다.
- [0011] 셋째, 임계값 기반 정적 분류의 한계이다. PowerInfer, HOBBIT 등 종래 기술은 사용 횟수 임계값 또는 정적 hot/cold 분류에 의해 서브모듈을 분류한다. 이러한 정적 분류는 입력 토큰의 hidden state 또는 routing 분포 변화를 반영하지 못하여, 의미적 맥락이 전환될 때 miss율이 급증한다.
- [0012] 넷째, 단방향 prefetch의 한계이다. Pre-gated MoE 등 종래 기술은 다음 layer의 expert를 미리 prefetch하는 단방향 비순환적 보충 방식을 사용한다. 이는 동일하거나 유사한 의미적 맥락이 재출현할 때 직전 사이클의 상주 서브모듈로 복귀하는 메커니즘이 부재하다.

- [0013] 다섯째, 호스트-디바이스 동기화 비용의 한계이다. 종래 routing 처리에서는 routing 결과를 호스트로 전송하여 슬롯 매핑을 결정하고 가속기로 회신하는 host-device 동기화 호출이 routing 단계마다 발생하여, latency 변동성이 커지고 throughput이 저하된다.
- [0014] 여섯째, FlexGen 등 search 기반 정책 기술은 GPU/CPU/Disk 3-tier offload를 지원하나, 정책 결정이 사용 빈도 및 지연 비용에 기반하며, 입력 hidden state에 대한 회전 변환 기반 cyclical 갱신을 수행하지 않는다.
- [0015] 일곱째, MegaBlocks, ScatterMoE, DeepGEMM 등 종래 grouped GEMM 최적화 기술은 모델 전체가 가속기 메모리에 상주(model-resident)함을 전제로 하므로, footprint > 가속기 메모리 환경에서 직접 적용할 수 없다.
- [0016] 선행기술 조사 결과, 본 출원인의 선행 출원 1(HALO-Rotary, 출원번호: 10-2026-0023076)은 출력 에이전트의 cyclical 로테이션을 제시하였으나, 이는 출력 에이전트 단위의 로테이션이며, 가속기 메모리 내 서브모듈 슬롯의 회전 변환 기반 cyclical 갱신을 제시하지는 못하였다. 본 출원인의 선행 출원 2(Dual Rotary, 출원번호: 10-2026-0055467)는 다계층 메모리 구조에 대한 양방향 로터리 게이트를 제시하였으나, 이는 검증 점수에 의한 게이트 제어이며, 입력 hidden state에 대한 회전 변환의 결과로서 산출되는 회전 사영에 의해 슬롯 식별자 집합이 결정되는 메커니즘을 제시하지는 못하였다. 본 출원인의 선행 출원 3(Logit Factoring, 출원번호: 10-2026-0070270)은 LLM 출력 어휘 공간의 클러스터 회전을 제시하였으나, 이는 토큰별 어휘 후보 결정에 한정된 것이며, 토큰 시퀀스의 진행에 따른 가속기 메모리 슬롯 갱신을 제시하지는 못하였다.
- [0017] 또한 LLMCompiler(Kim et al., 2023) 등 LLM agent 기반 task DAG 분해 및 parallel scheduling 기술은 작업 단위 task scheduling이며, 가속기 메모리 슬롯 적재 또는 회전 변환 메커니즘이 부재하다.
- [0018] 본 발명은 상기 종래 기술 및 본 출원인의 선행 출원들의 기술 사상을 가속기 메모리 슬롯 적재 도메인에 확장 적용하여, 종래 기술의 한계를 해결하고자 한다.

발명의 내용

해결하려는 과제

- [0019] 본 발명이 해결하고자 하는 제1 과제는, 대규모 언어 모델의 전체 가중치 footprint가 가속기 메모리 용량을 초과하는 환경에서, 단일 가속기 또는 소수의 가속기 상에서 토큰 생성을 수행할 수 있는 로터리 회전 기반 적재 architecture를 제공하는 것이다.
- [0020] 본 발명이 해결하고자 하는 제2 과제는, 가속기 메모리 내 서브모듈 갱신을 단순 사용 빈도 또는 임계값 기반 강등이 아닌, 입력 토큰의 hidden state, routing vector 또는 routing trajectory에 대한 회전 변환의 결과로서 산출되는 회전 사영에 의해 결정되는 cyclical 순방향 및 역방향 회전으로 수행함으로써, 토큰 시퀀스의 의미 변화에 따라 가속기 상주 서브모듈이 적응적으로 갱신되도록 하는 것이다.
- [0021] 본 발명이 해결하고자 하는 제3 과제는, 동일하거나 유사한 의미적 맥락이 입력 토큰 시퀀스 상에서 재출현하는 경우, 직전 회전 사이클의 상주 서브모듈 집합으로 cyclical 위치 복귀가 가능하도록 함으로써, long-context 토큰 생성에서의 의미 일관성을 유지하고 hit_rate를 향상시키는 것이다.
- [0022] 본 발명이 해결하고자 하는 제4 과제는, 가속기 메모리 내 lookup table을 통하여 routing 결과의 슬롯 매핑 및 다음 회전 단계 서브모듈 식별자 집합 결정을 가속기 커널 내에서 직접 수행함으로써, routing 단계에서의 host-device 동기화 호출을 회피하고 latency 변동성을 감소시키는 것이다.
- [0023] 본 발명이 해결하고자 하는 제5 과제는, 본 출원인의 선행 출원들의 회전 관련 기술 사상(HALO-Rotary, Dual Rotary, Logit Factoring)을 가속기 메모리 슬롯 적재 도메인에 통합적으로 접목하는 것이다.

과제의 해결 수단

- [0024] 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 로터리 회전 적재 시스템(100)은 다음의 구성요소를 포함한다.
- [0025] 호스트 측 가중치 저장부(110)는 대규모 언어 모델(210)을 구성하는 복수의 신경망 서브모듈(220)의 가중치를 호스트 메모리 또는 저장장치 계층에 분산 저장한다. 서브모듈(220)은 expert, layer, block, feed-forward network, attention block, routing branch, projection module, adapter 또는 low-rank module을 포함할 수 있다.

- [0026] 저장장치 계층(120)은 호스트 DRAM, CXL 메모리 풀, PMem, NVMe 또는 SSD 기반 swap 영역, 원격 메모리 노드, RDMA 기반 분산 메모리 또는 이들의 조합으로 구성된다.
- [0027] 가속기(140)는 GPU, NPU, TPU, FPGA, AI 전용 ASIC 또는 임의의 신경망 연산 가속기로 구성된다.
- [0028] 가속기 메모리(150)는 상기 가속기에 직접 연결되어 가속기 커널이 직접 접근 가능한 고대역폭 메모리로서, HBM, GDDR, DDR, SRAM, on-chip cache, scratchpad memory 또는 이들의 조합을 포함한다.
- [0029] 로터리 회전 슬롯 그룹(160)은 가속기 메모리(150) 내에 형성되고, 상기 복수의 서브모듈 중 일부분만을 선택적으로 상주시킨다. 로터리 회전 슬롯 그룹(160)은 입력 토큰 시퀀스의 진행에 따라 슬롯 내 서브모듈이 cyclical 순방향 회전, cyclical 역방향 회전 또는 그 조합에 의해 갱신된다. 본 명세서에서 cyclical 회전이란, 슬롯 그룹의 서브모듈 식별자 집합이 회전 단계 t 에서 $t+1$, $t+2$, ..., $t+M$, t (또는 $t-1$, $t-2$, ..., $t-M$, t) 순으로 cyclical 순환하여 갱신되며, 동일하거나 유사한 의미적 맥락이 재출현할 때 cyclical 위치 복귀가 가능한 갱신 방식을 의미한다.
- [0030] lookup table(170)은 서브모듈 식별자를 로터리 회전 슬롯 그룹(160)의 슬롯 위치에 매핑하고 가속기 메모리(150)에 상주한다. 가속기 커널은 routing 결과에 포함된 서브모듈 식별자를 lookup table(170)에 적용하여 슬롯 위치를 직접 산출하며, 이로써 routing 단계에서의 host-device 동기화 호출이 회피된다.
- [0031] 회전 제어부(180)는 입력 토큰의 hidden state, routing vector 또는 routing trajectory에 대하여 회전 변환을 적용한 결과로서 산출되는 회전 사영에 기초하여 로터리 회전 슬롯 그룹(160)의 cyclical 순방향 회전 또는 cyclical 역방향 회전을 제어한다. 회전 제어부(180)는 호스트 측 사용자 공간 프로세스, 호스트 측 커널 모드 드라이버, 가속기 firmware, 가속기 device-side persistent kernel, SmartNIC 또는 DPU 중 어느 것으로 구현될 수 있다.
- [0032] 상기 회전 변환은 다음 중 적어도 하나를 포함한다.
- [0033] (i) 회전 행렬 적용: 입력 hidden state h_t 또는 routing vector r_t 에 대하여 회전 행렬 $W_r \in \mathbb{R}^{d \times d}$ 를 적용하여 $z_t = W_r \cdot h_t$ 또는 $z_t = W_r \cdot r_t$ 를 산출한 후, z_t 와 사전 계산된 서브모듈 signature 행렬 사이의 내적 또는 cosine similarity에 기초하여 다음 회전 단계의 서브모듈 식별자 집합을 결정한다.
- [0034] (ii) 위상 회전(phase rotation): 입력 벡터를 복소 평면 또는 회전 가능한 좌표계로 매핑한 후, 위상 각도(phase angle)에 따라 cyclical 순서로 서브모듈을 선택한다.
- [0035] (iii) 회전 사영 결과에 의한 cyclic 인덱싱: 슬롯 인덱스 공간을 cyclic group으로 정의하되, 입력 hidden state 또는 routing vector의 회전 사영 $z_t = W_r \cdot h_t$ 에 의해 cyclic shift 양 Δ 가 결정되고, 회전 단계마다 Δ 만큼의 cyclic shift를 적용하여 다음 슬롯 그룹을 결정한다.
- [0036] (iv) routing trajectory 회전 사영: 직전 토큰들의 routing 결과 시퀀스 (r_{t-k} , ..., r_t)에 대하여 회전 행렬 또는 회전 함수를 적용하여 trajectory의 회전 사영을 산출하고, 이에 기초하여 다음 회전 단계 식별자 집합을 결정한다.
- [0037] 상기 회전 변환에 사용되는 회전 행렬 W_r 은 학습 가능한 파라미터로 구성될 수 있으며, (가) 모델 본 학습 또는 fine-tuning 단계에서 W_r 을 다른 모델 파라미터와 함께 end-to-end로 학습하는 방식, (나) 모델 학습 후 별도의 calibration 단계에서 hidden state 분포 또는 routing 분포의 통계 샘플을 사용하여 W_r 만을 갱신하는 방식, (다) inference 중 환경 변화에 적응하여 W_r 을 점진적으로 미세조정하는 방식 중 적어도 하나에 의해 결정된다. 일 실시예에서 W_r 은 $d \times d$ 정규직교(orthogonal) 행렬로 초기화되고 manifold 상의 gradient descent로 갱신된다.
- [0038] cyclical 회전의 회전 사이클 길이는 모델의 layer 수, expert 수, hot 슬롯 수 또는 입력 시퀀스 길이 중 적어도 하나에 비례하여 결정될 수 있다. 회전 보폭(rotation step size)은 입력 hidden state의 시간적 변화량, routing entropy, 직전 fastpath 적중률 또는 fallback 발생 빈도 중 적어도 하나에 기초하여 토큰 단위 또는 layer 단위로 적응적으로 결정된다.
- [0039] 회전 제어부(180)는 (i) 모델의 각 layer가 독립적인 회전 사이클을 가지는 per-layer 독립 회전 모드, (ii) 모든 layer가 동일한 회전 단계로 동기화되는 전 layer 동기 회전 모드, 또는 (iii) layer 그룹별 부분 동기 회전 모드 중 어느 하나를 선택적으로 수행하며, 모드 선택은 입력 토큰 특성, 모델 구조 또는 fastpath 적중률에 기초하여 동적으로 변경 가능하다.

[0040] 본 발명의 일 실시예에서, 회전 변환의 결과는 multi-head로 분할될 수 있다. H개 head로 분할되는 경우, 각 head h_i 는 독립된 회전 사이클 C_i 및 독립된 슬롯 그룹 부분 집합 G_i 를 가진다. 입력 토큰의 hidden state는 head 차원으로 분할되어 head별 회전 사영 $z_{\{i,t\}} = W_{\{r,i\}} \cdot h_{\{i,t\}}$ 이 산출되며, 각 head는 독립적으로 다음 회전 단계 서버모듈 식별자 집합 $S_{\{i,t+1\}}$ 을 결정한다.

발명의 효과

- [0041] 본 발명에 따르면 다음과 같은 기술적 효과가 달성된다.
- [0042] 첫째, 단일 가속기 상에서 footprint 초과 모델 토큰 생성이 가능하다. 대규모 언어 모델의 전체 가중치 footprint가 가속기 메모리 용량을 초과하는 경우에도 단일 가속기 상에서 토큰 생성이 가능하며, 종래 기술이 다중 가속기 분산을 강제하는 환경에서 단일 가속기 운용이 가능해진다.
- [0043] 둘째, 종래 LRU 대비 의미 흐름 추종성이 향상된다. 종래 단순 LRU 또는 사용 빈도 기반 캐시 갱신과 달리, 회전 변환 기반 cyclical 순/역 회전에 의해 입력 토큰의 의미적 흐름에 따라 가속기 상주 서버모듈이 자연스럽게 갱신된다.
- [0044] 셋째, 자원 비용이 감소된다. 종래 다중 고용량 가속기 분산 적재 방식 대비, 동일 모델 서비스에 필요한 가속기 수, 전력 소모 및 냉각 비용이 감소된다.
- [0045] 넷째, 호스트-디바이스 동기화 비용이 감소된다. routing 결과에 대한 lookup table 조회와 회전 결정이 가속기 상에서 직접 수행되어 routing 단계에서 host-device 동기화 호출이 발생하지 아니한다. 이로써 latency 변동성이 감소하고 throughput 안정성이 확보된다.
- [0046] 다섯째, 폐쇄망 및 온프레미스 운용이 가능하다. 폐쇄망, 온프레미스, 엣지 장치 또는 단일 가속기 서버에서 외부 클라우드 전송 없이 대규모 언어 모델의 로컬 추론이 가능하다. 정부, 금융, 의료, 국방 등 데이터 외부 송신이 제한되는 환경에서 대규모 언어 모델 활용이 가능해진다.
- [0047] 여섯째, 회전 행렬 학습에 의한 적합화가 가능하다. 회전 행렬 W_r 이 학습 가능한 파라미터로 구성되어 모델 학습 또는 별도 calibration에 의해 입력 분포 또는 routing 분포에 적합화될 수 있다. 이로써 모델별 또는 도메인별 hit_rate 최적화가 가능하다.
- [0048] 일곱째, multi-head 회전에 의한 다양성이 확보된다. 회전 변환의 결과가 multi-head로 분할되어 head별 독립 사이클을 가짐으로써, 단일 회전이 도달하지 못하는 다양한 expert subset에 동시 접근이 가능하다. 일부 head의 cold miss가 다른 head의 fastpath로 보완된다.
- [0049] 여덟째, 회전 사이클 및 보폭 적응에 의한 안정성이 확보된다. 회전 사이클 길이 및 회전 보폭이 입력 hidden state 변화량, routing entropy 또는 직전 적중률에 기초하여 적응적으로 결정됨으로써, 의미적 변화에 민감하게 반응하면서도 안정적 hit_rate를 유지한다.
- [0050] 아홉째, per-layer 모드 선택에 의한 유연성이 확보된다. per-layer 독립 회전, 전 layer 동기 회전, 부분 동기 회전 모드를 동적으로 선택 가능하므로, layer별 routing 분포가 다른 모델에서도 효율적 운용이 가능하다.
- [0051] 열째, cyclical 위치 복귀에 의한 의미 일관성이 유지된다. 입력 토큰 시퀀스에서 동일하거나 유사한 의미적 맥락이 재출현할 때 슬롯 그룹이 cyclical 위치 복귀를 수행하여 직전 사이클의 상주 서버모듈 집합이 빠르게 재구성화된다.
- [0052] 열한째, 양자화 표현 호환성이 확보된다. 가중치가 FP4, FP8, INT4, INT8, BF16, FP16 또는 이들의 조합으로 양자화된 경우에도 본 발명의 적재 architecture가 적용 가능하다.
- [0053] 열두째, 다중 계층 메모리 활용이 가능하다. 호스트 DRAM, CXL 메모리 풀, NVMe, SSD, 원격 메모리 노드를 포함하는 다중 계층 메모리에서 적합한 계층으로부터 가중치를 fetch함으로써, 시스템 자원 구성에 따라 유연한 적재가 가능하다.

도면의 간단한 설명

[0054] 도 1은 본 발명의 일 실시예에 따른 로터리 회전 적재 시스템의 전체 구성도이다.

도 2는 본 발명의 일 실시예에 따른 로터리 회전 슬롯 그룹의 cyclical 순방향 회전 및 역방향 회전 흐름을 도

시한 개념도이다.

도 3은 본 발명의 일 실시예에 따른 회전 제어부가 입력 hidden state 또는 routing vector에 회전 변환을 적용하여 다음 회전 단계 서브모듈을 결정하는 흐름을 도시한 순서도이다.

도 4는 본 발명의 일 실시예에 따른 종래 단순 LRU 갱신 방식과 본 발명의 회전 변환 기반 cyclical 회전의 차이를 도시한 비교도이다.

도 5는 본 발명의 일 실시예에 따른 회전 행렬 W_r 의 학습 가능 파라미터 갱신 파이프라인을 도시한 블록도이다.

도 6은 본 발명의 일 실시예에 따른 multi-head 로터리 회전 적재 구성을 도시한 개념도이다.

도 7은 본 발명의 일 실시예에 따른 per-layer 독립 회전 모드, 전 layer 동기 회전 모드 및 layer 그룹별 부분 동기 회전 모드를 비교한 도면이다.

도 8은 본 발명의 일 실시예에 따른 NVIDIA H200 141GB 단일 가속기 상에서 DeepSeek V4-Flash 148GB FP4 mixture-of-experts 모델을 30회 이상의 cycle에 걸쳐 측정한 토큰 생성 throughput 실험 결과를 도시한 그래프이다.

발명을 실시하기 위한 구체적인 내용

- [0055] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
- [0056] 도 1을 참조하면, 본 발명의 로터리 회전 적재 시스템(100)은 호스트 메모리(110), 저장장치 계층(120), 가속기(140), 가속기 메모리(150), 로터리 회전 슬롯 그룹(160), lookup table(170), 회전 제어부(180)를 포함한다.
- [0057] 호스트 메모리(110) 또는 저장장치 계층(120)은 대규모 언어 모델(210)을 구성하는 복수의 서브모듈(220)의 가중치를 분산 저장한다. 서브모듈(220)은 expert, layer, block, feed-forward network, attention block, projection module, adapter 또는 low-rank module을 포함할 수 있다.
- [0058] 가속기 메모리(150)에는 로터리 회전 슬롯 그룹(160)이 형성된다. 로터리 회전 슬롯 그룹(160)은 전체 서브모듈 중 일부분(예: 256개 expert 중 80개 슬롯)을 선택적으로 상주시키며, 토큰 시퀀스의 진행에 따라 슬롯 내 서브모듈이 cyclical 순방향 회전 또는 역방향 회전에 의해 갱신된다.
- [0059] 도 2를 참조하면, 로터리 회전 슬롯 그룹(160)은 다음의 cyclical 갱신 동작을 수행한다.
- [0060] cyclical 순방향 회전: 회전 단계 t 에서 슬롯 그룹의 서브모듈 식별자 집합 $S_t = \{s_{t,1}, s_{t,2}, \dots, s_{t,N}\}$ 로부터, 회전 변환 $R_{forward}$ 를 적용하여 다음 회전 단계의 서브모듈 식별자 집합 $S_{t+1} = R_{forward}(S_t, h_t, r_t)$ 를 산출한다. 여기서 h_t 는 현재 토큰의 hidden state, r_t 는 현재 토큰의 routing vector이다.
- [0061] cyclical 역방향 회전: 회전 단계 t 에서, 회전 변환 $R_{reverse}$ 를 적용하여 직전 회전 단계 또는 회전 사이클 상의 후방 단계 서브모듈을 호출하는 동작 $S_{t-1} = R_{reverse}(S_t, h_t, r_t)$ 을 수행한다.
- [0062] 회전 사이클: 슬롯 내 서브모듈이 일정한 cyclical 순서로 갱신되며, 동일 또는 유사한 의미적 맥락이 다시 나타날 때 슬롯이 회전 위치로 복귀할 수 있는 순환적 구조를 형성한다.
- [0063] cyclical 회전은 종래의 단순 LRU eviction 또는 임계값 기반 강등과 달리, 회전 변환에 의해 결정되는 다음 회전 단계의 식별자 집합에 의해 정의된다. 따라서 슬롯의 갱신은 사용 빈도 정렬에 의한 단방향 강등이 아니라, 입력 hidden state 및 routing trajectory의 회전 사영에 의해 cyclical하게 결정된다.
- [0064] 도 3을 참조하면, 회전 제어부(180)의 회전 변환 적용 흐름은 다음과 같다.
- [0065] 단계 S310에서, 입력 hidden state h_t 및 routing vector r_t 를 수신한다.
- [0066] 단계 S320에서, 회전 변환을 적용한다. 회전 변환은 (i) 회전 행렬 적용, (ii) 위상 회전, (iii) 회전 사영 결과에 의한 cyclic 인덱싱, (iv) routing trajectory 회전 사영 중 어느 하나 또는 그 조합으로 수행된다.
- [0067] 단계 S330에서, 회전 변환의 결과로서 산출된 회전 사영에 기초하여 다음 회전 단계의 서브모듈 식별자 집합 S_{t+1} 을 결정한다.

- [0068] 단계 S340에서, 결정된 식별자 집합에 따라 로터리 회전 슬롯 그룹(160)을 cyclical 갱신한다.
- [0069] 단계 S350에서, lookup table(170)을 적용하여 routing 결과를 슬롯 위치로 매핑하고, 매핑된 슬롯 내 서브모듈의 가중치에 기초하여 가속기 상에서 토큰 생성 연산을 수행한다.
- [0070] 도 4를 참조하면, 종래 LRU 캐시는 사용 빈도 또는 최근 사용 시각에 의해 사용 빈도가 가장 낮은 항목을 강등시키는 단방향 비순환적(linear acyclic) 갱신을 수행한다. 종래의 임계값 기반 hot/cold 분류 또한 사용 횟수 임계값에 의해 단방향으로 분류된다. 이에 비하여 본 발명의 로터리 회전은 (i) 갱신 결정이 회전 변환의 결과에 의해 산출되고, (ii) 갱신이 cyclical 순방향 및 역방향 양방향으로 수행 가능하며, (iii) 동일 또는 유사한 의미적 맥락이 재출현할 때 슬롯이 cyclical 위치로 복귀할 수 있다는 점에서 종래 기술과 본질적으로 구별된다.
- [0071] 도 5를 참조하면, 회전 행렬 W_r 은 학습 가능한 파라미터로 구성될 수 있다. 학습 파이프라인은 다음의 세 가지 방식을 포함한다.
- [0072] 방식 (가): 모델 본 학습 또는 fine-tuning 단계에서 W_r 을 다른 모델 파라미터와 함께 end-to-end로 학습한다. 학습 목적함수는 cyclical 회전 후 다음 토큰의 routing 결과와 hot pool 내 슬롯 식별자 집합 사이의 일치를 최대화를 포함할 수 있다.
- [0073] 방식 (나): 모델 학습 후 별도의 calibration 단계에서 hidden state 분포 또는 routing 분포의 통계 샘플을 사용하여 W_r 만을 갱신한다. calibration 데이터는 소량의 대표 샘플로 충분하며, 모델 본체 파라미터는 변경되지 않는다.
- [0074] 방식 (다): inference 중 환경 변화에 적응하여 W_r 을 점진적으로 미세조정한다. fastpath 적중률 저하 또는 fallback 발생 빈도 증가 등의 신호가 감지될 때 W_r 이 부분 갱신될 수 있다.
- [0075] 본 단계의 학습은 가속기 메모리 슬롯 식별자 집합 결정을 위한 회전 행렬에 한정되며, 본 출원인의 선행 출원 3(Logit Factoring, 출원번호: 10-2026-0070270)에 개시된 LLM 어휘 후보 결정용 클러스터 투영 행렬과는 적용 객체가 본질적으로 상이하다.
- [0076] 회전 사이클 길이는 모델의 layer 수, expert 수, hot 슬롯 수 또는 입력 시퀀스 길이 중 적어도 하나에 비례하여 결정될 수 있다. 일 실시예에서 256 expert $\times$ 80 hot 슬롯 구성에서 사이클 길이는 초기에 4 단계($256 \div 80 \approx 3.2$)로 설정되며, 입력 시퀀스 진행 중 routing 분포의 entropy 변화에 따라 ± 1 단계 범위 내에서 동적으로 조정된다.
- [0077] cyclical 회전의 회전 보폭은 토큰별 또는 layer별로 적응적으로 결정된다. 일 실시예에서 hidden state h_t 와 h_{t-1} 사이의 cosine distance가 임계값 이상이면 보폭을 2 내지 3 슬롯 단위로 확대하고, cosine distance가 작으면 보폭을 1 슬롯 미만으로 축소하거나 회전을 일시 정지한다. routing entropy가 급증하면 보폭을 확대, 직전 fastpath 적중률이 90% 이상이면 보폭을 축소함으로써 hit_rate가 일정 수준 이상 유지된다.
- [0078] 도 6을 참조하면, multi-head 로터리 회전 적재 구성은 다음과 같다. 입력 hidden state h_t 가 head 차원으로 H개로 분할되고, 각 head h_i 가 독립된 회전 행렬 $W_{\{r,i\}}$ 와 슬롯 그룹 G_i 를 가지며, head별 독립적으로 회전 사영 $z_{\{i,t\}} = W_{\{r,i\}} \cdot h_{\{i,t\}}$ 이 산출되어 head별 다음 회전 단계 서브모듈 식별자 집합 $S_{\{i,t+1\}}$ 이 결정된다. 마지막으로 head별 fastpath 결과가 routing weight에 따라 결합되어 layer 출력이 산출된다.
- [0079] multi-head 구성은 (가) 동일 routing 결과에 대해 head별로 다른 hot 슬롯 부분 집합을 활성화하여 다양성 확보, (나) 일부 head에서의 cold miss를 다른 head의 fastpath로 보완, (다) head 단위 fine-grained 적응을 가능하게 한다.
- [0080] 도 7을 참조하면, 회전 제어부(180)는 다음의 세 가지 회전 모드 중 어느 하나를 선택적으로 수행한다.
- [0081] 모드 (i) per-layer 독립 회전 모드: 각 layer가 독립적인 회전 사이클과 슬롯 그룹을 가진다. layer별 routing 분포가 다른 MoE 모델에서 적합하다.
- [0082] 모드 (ii) 전 layer 동기 회전 모드: 모든 layer가 동일한 회전 단계로 동기화된다. host-device 통신 횟수가 가장 적다.
- [0083] 모드 (iii) 부분 동기 회전 모드: layer를 그룹화(예: 초반 layer / 중반 layer / 후반 layer)하여 그룹 내부는 동기, 그룹 간은 독립으로 회전한다. 모드 (i)과 (ii)의 절충안이다.

- [0084] 모드 선택은 입력 토큰 특성, 모델 구조 또는 fastpath 적중률에 기초하여 동적으로 변경될 수 있다.
- [0085] routing trajectory의 시간 구간 길이 k 는 가변이며, 입력 토큰 시퀀스 특성에 따라 적응적으로 조정된다. 일 실시예에서 직전 $N=64$ 토큰의 routing 결과 시퀀스를 기준으로 KL divergence가 임계값 이상이면 window를 단축($k=4$ 내지 8)하여 빠른 적응을 도모하고, KL divergence가 안정되면 window를 확장($k=16$ 내지 32)하여 trajectory 평활화를 수행한다.
- [0086] [실시예]
- [0087] 본 발명의 시스템을 NVIDIA H200 141GB 단일 가속기 상에서 DeepSeek V4-Flash 148GB FP4 mixture-of-experts 모델($43 \text{ layer} \times 256 \text{ expert top-}k=6$)에 적용한 실시예를 설명한다. 이는 모델 footprint(148 GB)가 가속기 메모리 용량(141 GB)을 초과하는 환경이다.
- [0088] 도 1의 시스템 구성에 따라, 호스트 메모리(110)에 256개 expert의 가중치를 분산 저장하고, 가속기 메모리(150)의 로터리 회전 슬롯 그룹(160)에 80개 hot 슬롯을 구성하였다. 회전 제어부(180)는 입력 hidden state에 회전 행렬 $W_r(d=4096)$ 을 적용하여 회전 사영을 산출하고, 회전 사영 결과에 의해 다음 회전 단계의 슬롯 식별자 집합을 결정하였다.
- [0089] 본 실시예에서 측정된 토큰 생성 throughput은 H200 단일 가속기 path2 + materialize + grouped_v2 stack 구성에서 5.124 tok/s, 동일 stack 다른 pod rellock 시 5.751 tok/s, TOP_N=80 슬롯, INDIRECT=1, 8 trial $\times$ 64 token 조건에서 median 5.584 tok/s 및 max 5.632 tok/s가 관찰되었다. 비교군으로 H100 80GB baseline은 2.58 tok/s, H100 80GB에 5-line paradigm patch 적용 시 5.88 tok/s, H200 native FP4에 chimlet stack 적용 시 4.66 tok/s가 측정되었다.
- [0090] 또한 W2 chimlet single-launch indirect FP4 GEMM의 microbenchmark 결과 1.3618 ms 및 reference grouped FP4 GEMM 대비 max_diff = 0.0의 정확성이 확인되었다. 본 실시예는 본 발명의 로터리 회전 적재 architecture가 footprint > 가속기 메모리 환경에서 단일 가속기 운용이 가능함을 실증한다.
- [0091] 회전 행렬 W_r 을 $d=4096$ 정규직교 행렬로 초기화하고 calibration 데이터로서 1,000개 입력 시퀀스의 hidden state 분포를 사용하여 W_r 을 갱신한 결과, hot/warm/miss 3-tier 구성에서 hit_rate 92.5%가 관찰되었다.
- [0092] 본 발명의 시스템은 본 출원인의 회전 관련 선행 출원들의 기술과 통합적으로 운용될 수 있다.
- [0093] 선행 출원 1(HALO-Rotary, 출원번호: 10-2026-0023076)의 출력 에이전트 cyclical 로테이션 기술과 결합하여, 가속기 메모리 슬롯의 cyclical 회전과 출력 에이전트의 cyclical 활성화를 동시에 수행할 수 있다.
- [0094] 선행 출원 2(Dual Rotary, 출원번호: 10-2026-0055467)의 양방향 로터리 게이트 기술과 결합하여, 가속기 메모리 슬롯과 호스트 측 저장장치 계층 사이에 검증 점수 기반 양방향 게이트를 추가로 적용함으로써, 슬롯 적재의 신뢰성을 강화할 수 있다.
- [0095] 선행 출원 3(Logit Factoring, 출원번호: 10-2026-0070270)의 어휘 후보 동적 축소 기술과 결합하여, 가속기 메모리 슬롯 적재와 출력 어휘 축소를 동시에 수행함으로써 토큰 생성 단계 전체의 계산량 및 메모리 사용량을 종합적으로 최적화할 수 있다.
- [0096] 본 발명의 로터리 회전 적재 architecture는 다음의 다양한 형태로 구현될 수 있다. 이들 변형은 본 명세서의 권리범위를 한정하기 위한 것이 아니라, 본 발명의 실시 가능한 구체 형태를 예시한다.
- [0097] (가) 모델 범위 변형: 본 발명은 sparse 신경망, mixture-of-experts 모델, 계층형 expert 모델, 조건부 실행 신경망, 조건부 feed-forward network, 조건부 attention block, dense 신경망, adapter 결합 신경망, low-rank module 결합 신경망, encoder-decoder 모델, decoder-only 모델, multimodal 모델 중 어느 것에도 적용 가능하다.
- [0098] (나) 가속기 범위 변형: NVIDIA H100, H200, B200, A100, AMD MI300, Google TPU v4/v5, Intel Habana Gaudi, AWS Trainium/Inferentia, 한국형 NPU(Furiosa, Rebellions), 국내외 임의의 AI 전용 가속기에 적용 가능하다.
- [0099] (다) 양자화 형식 변형: FP4, FP8(E4M3, E5M2), INT4, INT8, BF16, FP16, TF32, FP32, mixed-precision, 그리고 향후 도입될 임의의 저정밀 또는 고정밀 표현에 적용 가능하다.
- [0100] (라) 다중 계층 메모리 streaming 변형: 호스트 DRAM, CXL 메모리 풀(CXL.mem), NVMe over PCIe, NVMe-oF, SSD swap, PMem(Persistent Memory), 원격 메모리 노드, RDMA 기반 분산 메모리, GPU Direct Storage, GPU Direct

RDMA 중 어느 것 또는 그 조합으로 구성될 수 있다.

- [0101] (마) 회전 제어부 구현 변형: 회전 제어부(180)는 호스트 측 사용자 공간 프로세스, 호스트 측 커널 모드 드라이버, 가속기 firmware, 가속기 device-side persistent kernel, 별도의 SmartNIC 또는 DPU 중 어느 것으로 구현되어도 본 발명의 사상에 포함된다.
- [0102] (바) active-path 분기 구현 변형: hot pool 외부 서브모듈에 대한 처리는 (i) 호스트로부터의 streaming, (ii) cold path 부분 연산 + 결과 전송, (iii) buddy substitution(signature similarity 기반 hot 서브모듈 대체), (iv) fallback grouped 연산, (v) speculative prefetch 후 검증, (vi) 호스트-가속기 부분 연산 분담 중 어느 형태로도 구현 가능하다.
- [0103] (사) persistent kernel 변형: 가속기는 layer 또는 MoE block에 대해 persistent kernel을 유지할 수 있으며, device-side task queue를 atomic counter 기반 분배 또는 lock-free queue로 구현할 수 있다.
- [0104] (아) batch decode 시 슬롯 그룹 공유 변형: batch size 2 이상에서 hot 슬롯 그룹은 batch 내 복수 시퀀스에 의해 공유될 수 있으며, batch 전체에 걸친 hot/cold mask 통합 또는 시퀀스별 부분 mask 분기가 가능하다.
- [0105] (자) fallback storm 검출 및 적응 변형: fallback 발생 빈도가 임계값 이상일 때 검출되며, 이에 대응하여 hot 슬롯 그룹 갱신 정책, hot/cold 임계값, 회전 보폭, prefetch heuristic 가중치, streaming 대역폭 할당 중 어느 것 또는 그 조합이 동적으로 변경될 수 있다.
- [0106] (차) prefill / decode 분산 변형: 시스템은 prefill 처리 노드와 decode 처리 노드를 포함하는 disaggregated serving 구성으로 구현 가능하며, 이때 hot 슬롯 그룹 및 lookup table은 decode 노드 가속기 메모리에 유지될 수 있다.
- [0107] (카) 다중 가속기 분산 변형: 시스템은 복수의 가속기를 포함할 수 있으며, 각 가속기는 독립적인 hot 슬롯 그룹 및 lookup table을 유지하거나, 가속기 간 슬롯 그룹을 분할 또는 공유할 수 있다.
- [0108] (타) runtime provenance 기록 변형: 실행 코드 해시, 모델 경로, 가중치 파일 해시, 환경 변수, 슬롯 그룹 설정값, fallback 횟수, fastpath 횟수 또는 fastpath 성공 횟수 중 어느 것의 부분 집합이 기록될 수 있다.
- [0109] (파) 회전 변환 등가 형태 변형: 본 발명의 회전 변환은 회전 행렬, 위상 회전, 사원수 회전, Givens 회전, Householder 변환, cyclic group 인덱싱, routing trajectory 회전 사영뿐만 아니라 이들의 등가 변환 및 균등 변형(예: 부분 회전의 cascade, layered rotation의 합성, 학습된 회전 변환의 deep composition)에 의해서도 구현될 수 있다.


부호의 설명

- [0110] 부호 명칭
- 100 로터리 회전 적재 · 실행 시스템
- 110 호스트 메모리
- 120 저장장치 계층
- 140 가속기
- 150 가속기 메모리
- 160 로터리 회전 슬롯 그룹
- 170 lookup table
- 180 회전 제어부 (rotary controller)
- 210 대규모 언어 모델
- 220 신경망 서브모듈
- 230 routing 결과 (입력 토큰의 hidden state 및 routing vector)

도면


도면1

[도 1] 로터리 회전 적재·실행 시스템 (100)




도면2

[도 2] 로터리 회전 슬롯 그룹 (160) — cyclical 순/역방향 회전



도면3

[도 3] 회전 제어부 (180) 회전 변환 적용 흐름



도면4


[도 4] 종래 LRU vs 본 발명 로터리 회전 비교

[종래] 단방향 비순환적(linear acyclic) 갱신




갱신 결정 = 사용 빈도 / 사용 시각 → 단방향, 비가역, cyclical 복귀 불가


[본 발명] 회전 변환 기반 cyclical 양방향 갱신




도면5



도면6



도면7



도면8

