## Arquitectura de Computadores I

## Práctica 5. VLIW

- 1. Con base en el siguiente código, en una arquitectura VLIW:
- 1. MOV RO, #800
- 2. MOV R1, #4
- 3. LDR R4, [R0, R1]
- 4. EOR R4, R4, #0x32
- 5. MUL RO, RO, R1
- 6. ADD R0, R0, #1
- 7. CMP R4, R0
- 8. BNE salir
- 9. MUL R3, R4, R5
- 10. ADD R1, R2, R3
- 11. ADD R2, R4, #3
- 12. LDR R4, [R0, #3]
- 13. CMP R2, R4
- 14. B salir

Unidad	Latencia	Cantidad		
ALU	1	1		
LD/ST **	2	1		
MUL	3	1		

<sup>\*\*</sup>Asuma que Instrucciones B usan esta unidad

- a) Dibuje el grafo de dependencias para cada bloque básico y marque la ruta crítica para cada uno.
- b) Realice la calendarización estática de las instrucciones en cada bloque básico. Considere una prioridad p(x) = a\*latencia(x), donde a es 1 para instrucciones fuera de la ruta crítica y 1.5 para instrucciones dentro de la ruta crítica (definida estáticamente).
- c) Asuma que la prioridad ahora es p(x) = 1/(a \* latencia (x)). Repita el paso b)
- 2. En el siguiente código

for (i=6, i<1024, i++)  
$$x[i]=y[i-2] + 2*x[i-4] + x[i-6]$$
;

- a) Considere recursos de hardware infinitos ¿Cuál es el máximo factor de loop unrolling que se puede aplicar? Justifique su respuesta.
- b) Muestre cómo resultaría el loop aplicando la técnica de unrolling con un factor de 3.
- c) Considere ahora una arquitectura con los recursos del ejercicio 1. ¿Tiene sentido aplicar loop unrolling? Justifique su respuesta.

ciclo	Listo	RRT			VLIW		
		ALU	LD/ST	MUL	ALU	LD/ST	MUL

		RRT			VLIW		
ciclo	Listo	ALU	LD/ST	MUL	ALU	LD/ST	MUL