Algoritmo Tomasulo



Agenda

- → Algoritmo Tomasulo.
- → Arquitectura del algoritmo.
- →Etapas.
- →Ejemplos.
- →Resumen: Tomasulo vs. Marcador

Algoritmo Tomasulo



Algoritmo Tomasulo

- ✓ Algoritmo de calendarización dinámica.
- ✓ Issue en orden, ejecución y terminación fuera de orden.
- ✓ Ejecución continúa aunque hayan dependencias
- ✓ Objetivo: lograr alto rendimiento sin compiladores especiales.
- ✓ Utilizado en: Alpha 21264, MIPS 10000, Pentium II, PowerPC 604.

Tomasulo vs. Marcador

Algoritmo Tomasulo:


Buffers y control distribuido en las FU.

 Existe renombramiento de registros, para evitar dependencias de nombre.



Algoritmo Marcador:

Control centralizado ("marcador"). No existe renombramiento de registros.



Los resultados van a las unidades funcionales (que los necesiten) desde las estaciones de reserva y no a través de los registros, por medio de un bus común (common bus).

Loads y Stores se tratan como unidades funcionales con respectivas estaciones de reserva.

Los operandos son reemplazados por valores o punteros (direcciones efectivas)

Estaciones de reserva: WAW y WAR


Renombramiento de registros elimina los riesgos WAW y WAR. **Etiqueta**: en la estación de reserva indica de dónde proviene el resultado.

```
add F1, F0, F8
                  La etiqueta de
                  especifica el
                  resultado del
                  La etiqueta de
                     ahora
sub F1, F8, F14
                  resultado
```

En caso de que add termine de último, ningún registro tendrá este resultado, ya que la etiqueta representa las dependencias verdaderas y no de nombre (renombramiento).


Estaciones de reserva: WAW y WAR

Riesgos WAR




No importa si **Id** termina de ejecutarse después del **sub** ya que **F1** ya no depende realmente de esta etiqueta, porque no hay una dependencia real. Add no se ve afectado.


Arquitectura del algoritmo



Arquitectura Tomasulo [1]



Arquitectura Tomasulo [2]



Esquema

Etiqueta de la RS


OP: operación a realizar en el componente

Vj, Vk: valor de los operandos fuente. Vk mantiene offset en caso de LDs

Qj, Qk: punteros a las RS que producen los operandos fuente Vj, Vk

Busy: indica que la unidad está ocupada.

Etapas



1: Issue

- Si no hay RS vacías para el tipo de operación entonces se detiene la ejecución (Riesgos estructurales).
- Si los operandos no están disponibles (aún), mantiene información de qué unidad funcional va a producirlos. No se detiene.
- Renombramiento de registros:

WAR: Si I escribe Rx, leído por instrucción **K** que ya ha sido lanzada, **K** ya conoce el valor de Rx o conoce la instrucción que lo va a escribir, por lo que registro fuente puede ligarse con I

WAW: Ya que Issue es en orden, el RF puede ser ligado con I

2: Ejecución

Instrucciones LD/SW: Dos pasos

Cuando los operandos estén listos, se ejecuta la instrucción. Sino, se monitorea el bus común hasta obtener los resultados. (Evitar riesgos RAW).


- → Calcular la dirección efectiva cuando la base esté disponible. Colocarla en el buffer store o load.
- → **Loads:** se ejecutan tan pronto la unidad de memoria esté disponible.
- → **Stores:** se espera en el buffer a que el valor sea almacenado antes de escribirlo

3: Escritura de resultado

Cuando el resultado está disponible, se escribe en el bus común (CB), de ahí a todas las Estaciones de Reserva que esperan resultado y luego al archivo de registros.

- Stores escriben datos a memoria durante esta etapa.
- Se marcan estaciones de reserva como disponibles

Ejemplos



Algoritmo Tomasulo [2], [3]

			-		1 4			_		
Instruct	ion statu	s								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2				5	Load1	No	3
LD	F2	45+	R3					Load2	No	
MULTD	FO	F2	F4					Load3	No	0
SUBD	F8	F6	F2							
DIVD	F10	F0	F6							
ADDD	F6	F8	F2							
Reserva	tion stati	ons								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No					4			
	Add2	No								
	Add3	No								
	Mult1	No					è			
	Mult2	No								
Registe	result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12	•••	F30
0	FU									

Instruct	ion status	S								
Instru	ection	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1		6		Load1	Yes	34+R2
LD	F2	45+	R3					Load2	No	
MULTD	FO	F2	F4					Load3	No	
SUBD	F8	F6	F2		*					
DIVD	F10	F0	F6			- l				
ADDD	F6	F8	F2							
Reserva	tion stati	ons								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No								
	Add2	No								
	Add3	No					6	Ű.		
	Mult1	No		54			110			
	Mult2	No					10			
Registe	r result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12	: ::::::::::::::::::::::::::::::::::::	F30
1	FU				Load1	À				

Instruct	ion status	s								
Instru	iction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-	in the second se		Load1	Yes	34+R2
LD	F2	45+	R3	2		*		Load2	Yes	45+R3
MULTD	FO	F2	F4					Load3	No	
SUBD	F8	F6	F2							
DIVD	F10	F0	F6					Asumir q	ue el load to	oma 2 ciclos
ADDD	F6	F8	F2			<u> </u>	c			
Reserva	tion stati	ons								
		40-9-110		S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No								
	Add2	No								
	Add3	No								
	Mult1	No								
	Mult2	No								
Registe	r result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
2	FU		Load2		Load1					

Instruct	ion statu	S								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3			Load1	Yes	34+R2
LD	F2	45+	R3	2	3-			Load2	Yes	45+R3
MULTD	F0	F2	F4	3			7	Load3	No	
SUBD	F8	F6	F2	-			/			
DIVD	F10	F0	F6							
ADDD	F6	F8	F2			7	/			
Reserva	tion stat	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	/ Qk			
	Add1	No					/			
	Add2	No								
	Add3	No								
	Mult1	Yes	Mult		R(F4)	Load2				
	Mult2	No			1					
					Leer el valo	r				
Registe	result st	tatus								
Clock		FO	F2	F4	F6	F8	F10	F12		F30
3	FU	Mult1	Load2		Load1					

100000000000				100000000000000000000000000000000000000		Write				
Instru	iction	j	k	Issue	Execution	Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4			Load2	Yes	45+R3
MULTD	FO	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4						
DIVD	F10	F0	F6		(0.0)		,			
ADDD	F6	F8	F2					_		
Reserva	tion stat	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	Yes	Sub	M(A1)			Load2			
	Add2	No								
	Add3	No			11 12		r.			
	Mult1	Yes	Mult		R(F4)	Load2				
	Mult2	No								
Registe	r result s	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
4	FU	Mult1	Load2		M(A1)	Add1				

					-					
Instructi	ion statu	s								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	6
SUBD	F8	F6	F2	4						
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2							
Reserva	tion stat	ions								
				S1	\$2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
2	Add1	Yes	Sub	M(A1)	M(A2)	h h				
	Add2	No								
	Add3	No								
10	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Register	result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
5	FU	Mult1	M(A2)		M(A1)	Add1	Mult2			

					-					
Instruct	ion statu	s								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	FO	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-	a a				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6		7				
Reserva	tion stat	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
1	Add1	Yes	Sub	M(A1)	M(A2)					
	Add2	Yes	Add		M(A2)	Add1				
	Add3	No								
9	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Registe	r result s	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
6	FU	Mult1	M(A2)		Add2	Add1	Mult2			
								1		

Instruct	ion statu	S								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7					
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Reserva	tion stati	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
0	Add1	Yes	Sub	M(A1)	M(A2)					
	Add2	Yes	Add		M(A2)	Add1				
	Add3	No								
8	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Register	r result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
7	FU	Mult1	M(A2)		Add2	Add1	Mult2			

Instructi	ion statu	s								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	FO	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Reserva	tion stati	ions								
		-		S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
0	Add1	No					,			
2	Add2	Yes	Add	M(A1)-M(A2)	M(A2)					
	Add3	No								
7	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Register	result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
8	FU	Mult1	M(A2)		Add2	M(A1)-M(A2)	Mult2			

on statu	s								
ction	j	k	Issue	Execution	Write Result			Busy	Address
F6	34+	R2	1	2-3	4		Load1	No	
F2	45+	R3	2	3-4	5		Load2	No	
F0	F2	F4	3	6-	-		Load3	No	
F8	F6	F2	4	6-7	8				
F10	FO	F6	5						
F6	F8	F2	6	9-					
tion stati	ons								
			S1	S2	RS for j	RS for k			
Name	Busy	Op	Vj	Vk	Qj	Qk	4		
Add1	No								
Add2	Yes	Add	M(A1)-M(A2)	M(A2)					
Add3	No								
Mult1	Yes	Mult	M(A2)	R(F4)					
Mult2	Yes	Div		M(A1)	Mult1				
result st	atus								
	F0	F2	F4	F6	F8	F10	F12		F30
FU	Mult1	M(A2)		Add2	M(A1)-M(A2)	Mult2			
	F6 F2 F0 F8 F10 F6 Name Add1 Add2 Add3 Mult1 Mult2 result st	F6 34+ F2 45+ F0 F2 F8 F6 F10 F0 F6 F8 F6 F6	Tesult status	Section j k Issue	tion status F6	tion status F6	Status S	Status S	Status S

Instru	ction	j	k	Issue	Execution	Write Result			-	
D	P.C	24.	D.O.		2.2			e a cauda	Busy	Address
.D	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5		1				
ADDD	F6	F8	F2	6	9-10	1				
Reserva	tion stati	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
0	Add1	No								
0	Add2	Yes	Add	M(A1)-M(A2)	M(A2)					
	Add3	No								
5	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div	1	M(A1)	Mult1				
Registe	result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
10	FU	Mult1	M(A2)		Add2	M(A1)-M(A2)	Mult2			10

Instruct	ion status	s								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	9-10	11				
Reserva	tion stati	ons								
4				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No	0			= 7	1			
	Add2	No					3			
	Add3	No					8			
4	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Register	result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
11	FU	Mult1	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	Mult2			

Instruction		j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	9-10	11				
Reserva	tion stati	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk			
	Add1	No			5					
	Add2	No								
	Add3	No	.11			1				
3	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Registe	result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
12	FU	Mult1	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	Mult2			


moti det	ion status									
Instruction		j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-			Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	9-10	11				
Reserva	tion stati	ons								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk			
	Add1	No								
	Add2	No								
	Add3	No								
3	Mult1	Yes	Mult	M(A2)	R(F4)					
	Mult2	Yes	Div		M(A1)	Mult1				
Register	result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
12	FU	Mult1	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	Mult2			

Instruct	ion statu	S								
Instru	ction	j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-15	16		Load3	No	2.47
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	9-10	11				
Reserva	tion stat	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No								
	Add2	No								
	Add3	No						3		
	Mult1	No								
40	Mult2	Yes	Div	M*F4	M(A1)					
Register	result st	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
16	FU	M*F4	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	Mult2			11 -1

Instruct										
Instruction		j	k	Issue	Execution	Write Result			Busy	Address
LD	F6	34+	R2	1	2-3	4		Load1	No	Address
LD	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	FO	F2	F4	3	6-15	16		Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5	17-56					
ADDD	F6	F8	F2	6	9-10	11				
Reserva	tion stati	ions								
				S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No			4					
	Add2	No								
	Add3	No								
	Mult1	No					1			
0	Mult2	Yes	Div	M*F4	M(A1)					
Registe	r result st	atus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
56	FU	M*F4	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	Mult2			

100000000000000000000000000000000000000		411	1000	114-1-100-1000	Nesson Company					
Instruction		j	k	Issue	Execution	Write Result			Busy	Address
D	F6	34+	R2	1	2-3	4		Load1	No	
D	F2	45+	R3	2	3-4	5		Load2	No	
MULTD	F0	F2	F4	3	6-15	16		Load3	No	
SUBD	F8	F6	F2	4	6-7	8				
DIVD	F10	F0	F6	5	17-56	57				
ADDD	F6	F8	F2	6	9-10	11	1			
Reserva	tion stat	ions		3.5						
2020		1		S1	S2	RS for j	RS for k			
Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	Add1	No								
	Add2	No								
	Add3	No								
	Mult1	No					ä			
	Mult2	No								
Registe	result s	tatus								
Clock		F0	F2	F4	F6	F8	F10	F12		F30
57	FU	M*F4	M(A2)		M(A1)-M(A2)+M(A2)	M(A1)-M(A2)	M*F4/M(A1)			

Resumen



Resumen: Tomasulo vs. Marcador

Marcador:

- Issue en orden. Lectura de operandos fuera de orden. Ejecución y finalización fuera de orden.
- To hay adelantamiento.
- Control centralizado en "marcador"

Tomasulo:

- Issue en orden. Ejecución y finalización fuera de orden
- Renombramiento de registros. Evita WAR y WAW
- Único bus (CB). Resultados van a las estaciones de reserva y ´luego al archivo de registros.
- Control distribuido.
- RS sirve como una forma de adelantamiento de datos.

Referencias

- R. Tomasulo, "An Efficient Algorithm for Exploiting Multiple Arithmetic Units," IBM Journal of Research and Development, vol. 11, pp. 25-33, Jan. 1967.
- ... C. Murillo and M. Aguilar, "Algoritmo Tomasulo," 2013.
- A. González, F. Latorre, and G. Magklis, "Processor microarchitecture: An implementation perspective," Synthesis Lectures on Computer Architecture, vol. 5, no. 1, pp. 1-116, 2010.

¿Preguntas?

Realizado por: Jason Leitón Jiménez.

Tecnológico de Costa Rica Ingeniería en Computadores 2024



