Introducción a VLIW



Agenda


- → Descripción VLIW.
- → Super escalar vs. VLIW.
- → Arquitectura VLIW.
- → Dependencias.
- → Calendarización de código.

Descripción VLIW



Very Long-Instruction Word

Técnica de paralelismo a nivel de instrucciones.



Procesadores VLIW

En procesadores Superescalares la calendarización de instrucción y detección de riesgos es realizada dinámicamente por hardware.



Idea básica: Reducir el área y consumo de potencia haciendo que sea el compilador quién decide **estáticamente** las operaciones que se ejecutan en paralelo.



El HW no necesita revisar explícitamente las dependencias. Es el compilador, quien debe asegurarse que no existan.




•Hardware simplificado y menor consumo de potencia. El rendimiento principalmente viene determinado por optimizaciones en el compilador.

•Un paquete de instrucciones puede tener 64, 128, o más bits, con múltiples operaciones por instrucción: Very Long Instruction Word

•Pipeline diversificado: Las instrucciones en el paquete ("palabra" de instrucción) suelen ser de tipos distintos, lo que requiere segmentación paralela y diversificada.

- Múltiples operaciones en una sola instrucción. Unidades funcionales replicadas.
- La arquitectura que implemente VLIW requiere:
 - Paralelismo dentro de una misma instrucción (segmentación paralela + diversificada)
 - Los datos no son utilizados antes de que estén listos



Superescalar vs. VLIW












Superescalar-vs. VLIW

| Superescalar | VLIW | | | | | |
|----------------------------------|----------------------------------|--|--|--|--|--|
| Las instrucciones son lanzadas | Las instrucciones son lanzadas | | | | | |
| de un flujo secuencial de opera- | de un flujo secuencial de opera- | | | | | |
| ciones escalares | ciones paralelas. | | | | | |
| Instrucciones calendarizadas | Instrucciones calendarizadas | | | | | |
| dinámicamente por el hardware | estáticamente por el compi- | | | | | |
| | lador | | | | | |
| El número de instrucciones lan- | El número de instrucciones lan- | | | | | |
| zadas es determinado dinámica- | zadas es determinado estática- | | | | | |
| mente por el hardware | mente por el compilador. | | | | | |
| Lanzamiento de instrucciones | Calendarización estática sola- | | | | | |
| dinámico permite ejecución en | mente permite lanzamiento de | | | | | |
| orden y fuera de orden | instrucciones en orden. | | | | | |

Desde el punto de vista de microarquitectura, ambas pueden tener las mismas unidades funcionales y tipo de segmentación, pero Superescalar requiere más Hardware.



Superescalar vs. VLIW * [Fisher, J. A]




Arquitectura VLIW





- > La decodificación se reduce a lógica simple para cada operación.
- > Red de despacho (control) direcciona operaciones a FU según opcodes (no determina orden, solo direcciona).
- > Debe haber suficiente paralelismo en el código para mantener unidades funcionales y no tener desperdicio de HW. Implica en algunos casos ingresar "NOPS" en FU que no se utilicen.

Arquitectura interna



Ejemplo DSP C64X TI Características



Predecesores (1997) : C62x y C67x



Frecuencia: Hasta 1.1 GHz



Throughput: 8800+ MIPS



Arquitectura: VLIW RISC like + pipeline = Ejecución en

Paralelo



CPU: VelociTI.2


- O 8 unidades funcionales
- O 2 archivos de registros
- O 2 datapaths



Principales Aplicaciones

- Comunicaciones Digitales
- Procesamiento de imágenes

VelociTI.2



Dual 64-bit load/store paths

Có4X: Manejo de instrucciones

- Las instrucciones que son ejecutadas en paralelo son llamadas en paquetes de ejecución.
- El bus de instrucciones de 256 bits permite buscar 8 instrucciones de 32 bits simultáneamente, esto constituye el fetch package.
- VelociTI permite introducir más de un paquete de ejecución en el fetch package. Un fetch package contiene de 1-8 paquetes de ejecución.
- Instrucciones se procesan en 3 etapas:
 - fetch
 - decode
 - execute

VLIW: código ejemplo

| Memory reference 1 | Memory reference 2 | FP opera | tion 1 | FP op. 2 | | nt. op/ oranch | |
|--------------------|--------------------|-------------|------------|-------------|-------------|-------------------|-----------|
| LD F0,0(R1) | LD F6,-8(R1) | NOP | | NOP | | NOP | |
| LD F10,-16(R1) | LD F14,-24(R1 |) NOP | | NOP | | NOP | |
| LD F18,-32(R1) | LD F22,-40(R1 |) ADDD | F4,F0,F2 | ADDD | F8,F6,F23 | NOP | |
| LD F26,-48(R1) | NOP | ADDD | F12,F10,F2 | ADDD | F16, F14, F | 72 NOP | |
| NOP | NOP | ADDD | F20,F18,F2 | ADDD | F24, F22, F | 72 NOP | |
| SD 0(R1),F4 | SD-8(R1),F8 | ADDD | F28,F26,F2 | NOP | | NOP | |
| SD-16(R1),F12 | SD-24(R1),F16 | NOP | | NOP | | NOP | |
| SD-32(R1),F20 | SD-40(R1),F24 | NOP | | NOP | | SUBI | R1,R1,#56 |
| SD 8(R1),F28 | NOP | NOP | | NOP | | BNEZ | R1,LOOP |

- Promedio 2.5 operaciones por ciclo
- Hay garantía de que cada operación en el paquete es independiente.

Dependencias



Latencia de operaciones

La latencia de cada operación es considerada en el código, por medio del compilador:

```
I    [C=A*B, . . .];
I+1    [NOP, . . .]; insertado por el
    compilador
I+2    [X=C*F, . . .];
I+3    [NOP, . . .]; insertado por el
    compilador
```



Para una multiplicación con latencia 2, se deben generar NOPS en instrucción siguiente para evitar riesgos estructurales.

Dependencias

Dependencias son resueltas por el compilador y no por hardware.

Tomando en cuenta latencia de unidades funcionales. En caso de riesgos **RAW**:

Escalar y superescalar generar nops/stalls, dinámicamente

En VLIW son detectados por el compilador. Se agregan NOPs estáticamente en el segmento correspondiente a esa unidad funcional.

Riesgos



WAR y WAW: El compilador determina el orden correcto de ejecución tal que no se presenten riesgos. Algunas arquitecturas pueden implementar renombramiento de registros por software.

Control:

El compilador provee información sobre cómo predecir saltos estáticamente (especulación, predicado).

Puede incluir soporte de HW para especulación dinámica.



Ventajas

El compilador puede utilizar algoritmos sofisticados para explotar paralelismo dentro del programa e incrementar el rendimiento.

Instrucciones tienen campos definidos: fácil decodificación.

La complejidad del Hardware se reduce lo que implica menor área, menor consumo de potencia, menor costo.



Desventajas

Baja compatibilidad entre diferentes instancias de la misma arquitectura (diferente número y tipo de FU, latencias, ancho de instrucción)

Añadir NOPS incrementa el tamaño del código significativamente.

Compiladores especializados



Calendarización de código



Ejemplo MIPS vs VLIW



Calendarización MIPS

| INSTRUCTIONS | C1 | C2 | C3 | C4 | C5 | C6 | C7 | C8 | C9 | C10 | C11 | C12 | C13 |
|----------------------|----|----|----|----|----|-----|----|----|----|------|-----|-----|-----|
| L1: lw\$2,BASEA(\$4) | IF | ID | EX | M | WB | | | | | | | | |
| addi \$2,\$2,INC1 | | Х | IF | ID | EX | М | WB | | | | | | |
| lw \$3,BASEB(\$4) | | | | IF | ID | EX | M | WB | | | | | |
| addi \$3,\$3,INC2 | | | | | Х | IF | ID | EX | М | WB | | | |
| addi \$4, \$4, 4 | | | | | | r.c | IF | ID | EX | М | WB | | |
| bne \$4,\$7, L1 | | | | | | | | Х | IF | ıD ▲ | EX | м | WB |



| SLOT1: LD/ST Ops | SLOT2: LD/ST Ops | SLOT3: Integer Ops | SLOT4: Integer+Branch Ops |
|---------------------|---------------------|-----------------------|---------------------------------|
| lw\$2,BASEA(\$4) | lw \$3,BASEB(\$4) | NOP | NOP |
| NOP | NOP | NOP | NOP |
| NOP | NOP | addi \$2,\$2,INC1 | addi \$3,\$3,INC2 |
| NOP | NOP | addi \$4, \$4, 4 | NOP |
| NOP | NOP | NOP | NOP |
| NOP | NOP | NOP | bne \$4,\$7, L1 |


Calendarización de cócligo

La calendarización selecciona el ciclo de ejecución de cada operación de forma que se ejecute en la menor cantidad de tiempo.

- Descomponer código en bloques básicos
- · Armar grafo de dependencias
- · Calcular ruta crítica
- · Calendarizar tomando en cuenta recursos (FU)

Grafo de dependencias

Un grafo de dependencias captura dependencias verdaderas, anti dependencias y dependencias de salida entre las instrucciones de una manera ordenada dentro del programa.




Ruta critica

La ruta crítica en un grafo de dependencias es el camino más largo en términos de latencias por operación

O Determina el tiempo mínimo de ejecución de un bloque básico

En un procesador con recursos infinitos, se podría calendarizar todas las operaciones dentro de la ruta crítica primero, y después las siguientes explotando recursos disponibles



Ruta crítica

Con recursos finitos (caso real) el tiempo de ejecución no solo depende de la ruta crítica, sino de la forma que se calendaricen instrucciones restantes..

✓ Un compilador debe buscar exhaustivamente la calendarización óptima.




✓ Complejidad puede ser muy grande.

Calendarización de bloques básicos

Desde el primer ciclo, para cada ciclo:

- Intentar calendarizar operaciones en estado listo (todas instrucciones anteriores en el grafo han sido calendarizadas previamente)
- Cuando haya varias operaciones (nodos) en estado listo, se elige la que presenta más prioridad (ruta más larga hasta al final del grafo)
- Se utiliza una tabla de reserva de recursos. Si una FU está ocupada y es requerida por una instrucción, se intenta con otra en el conjunto de operaciones listas.

Calendarización estática: Ejemplo



Referencias

Material basado en [Aguilar, 2014]

- C. Murillo, M. Aguilar (2014)
 Arquitectura VLIW.
- J Hennesy and David Patterson (2012)
 Computer Architecture: A Quantitative Approach. 5th Edition. Elsevier Morgan Kaufmann.
- Fisher, J. A., Faraboschi, P., & Young, C. (2005).

 Embedded computing: a VLIW approach to architecture, compilers and tools.

 Elsevier.
- → Documentación C64X http://www.ti.com/lsds/ti/dsp/c6000_dsp/c64x/products.page

¿Preguntas?

Realizado por: Jason Leitón Jiménez.

Tecnológico de Costa Rica Ingeniería en Computadores 2024



