# Diseño e Implementación de un Procesador RISC-V Uniciclo

10

Abstract—This document details the design and implementation of a single-cycle RISC-V processor with a modular architecture. The new design separates the datapath, control unit, and ALU control into distinct modules, improving clarity, scalability, and maintainability. The document covers the architectural overview, the functionality of individual modules such as the Program Counter, Instruction Memory, Register File, ALU, Data Memory, Sign Extension unit, Datapath, Control Unit, and ALU Control. The new control logic is fully combinational, generating all control signals explicitly for each instruction type. The integration of jump instructions and modular control is described in detail.

Index Terms—RISC-V, Unicycle Processor, Computer Architecture, SystemVerilog, HDL.

#### I. Introducción

Este informe presenta el diseño e implementación de un procesador RISC-V de 32 bits con arquitectura uniciclo. El procesador está descrito en SystemVerilog e incluye los módulos esenciales necesarios para la obtención, decodificación y ejecucion de un subconjunto de la arquitectura de conjunto de instrucciones (ISA) RISC-V. El objetivo principal de este proyecto es demostrar el funcionamiento de un camino de datos y unidad de control uniciclo. Este documento detallas el marco teórico, la arquitectura general del sistema, el diseños detallado de cada módulo hardware y el conjunto de instrucciones soportado.

### II. MARCO TEÓRICO

## A. Arquitectura RISC-V

La ISA RISC-V es una arquitectura de conjunto de instrucciones de código abierto basada en los principios establecidos de computadoras con conjunto reducido de instrucciones (RISC). Su diseño modular permite una ISA base entera con extensiones opcionales para diversas necesidades computacionales. Este proyecto implementa un subconjunto del conjunto base entero RV32I.

#### B. Procesador Uniciclo

Un procesador uniciclo ejecuta cada instruccion en un solo ciclo de reloj. Esta filosofía de diseño simplifica la unidad de control, pero puede resultar en un ciclo de reloj más largo, ya que debe acomodar el camino crítico de la instruccion más compleja. Los componentes del camino de datos operan en paralelo dentro de ese único ciclo.

#### C. Referencias clave

Los principios de diseño y conceptos específicos de RISC-V discutidos en este documento están fuertemente influenciados por la literatura clásica de arquitectura de computadoras, en particular la obra de Patterson y Hennessy [?].

#### III. ARQUITECTURA DEL SISTEMA

#### A. Camino de Datos General y Modulo Datapath

El camino de datos esta ahora abstraído en el modulo datapath.sv, que integra los modulos esenciales: Program Counter (PC), Memoria de Instrucciones, Banco de Registros, Unidad de Extension de Signo, ALU y Memoria de Datos. El datapath recibe todas las senales de control desde la unidad de control externa y ejecuta la instruccion correspondiente en un solo ciclo.

La logica de seleccion de operandos para la ALU y la actualización del PC ahora depende de senales externas como jal\_active y jalr\_active, permitiendo un control claro y modular de los saltos y flujos de ejecución.

### Seleccion de operandos para saltos:

```
always_comb begin
  if (jal_active && !jalr_active) begin
    alu_input_a = pc_current_val;
    alu_input_b = sign_extended_imm;
end else if (!jal_active && jalr_active) begin
    alu_input_a = reg_data_1;
    alu_input_b = sign_extended_imm;
end else begin
    alu_input_a = reg_data_1;
    alu_input_b = alu_src_b ? sign_extended_imm
    : reg_data_2;
end
end
```

Listing 1. Seleccion de operandos en datapath.sv

El resultado de la ALU se utiliza para actualizar el PC en instrucciones de salto, asegurando la correcta ejecucion de JAL y JALR.

## B. Unidad de Control (control\_unit.sv)

La unidad de control es ahora un modulo independiente y completamente combinacional. Recibe los campos opcode, funct3 y funct7 de la instruccion y genera de manera explicita todas las senales de control necesarias para el datapath. Entre las senales generadas se encuentran la seleccion de operacion de la ALU, habilitacion de escritura en registros, control de acceso a memoria, seleccion de fuente de datos para escritura en registros, y senales especificas para instrucciones de salto (jal\_active, jalr\_active).




Fig. 1. Diagrama de bloques del procesador RISC-V uniciclo. Se muestran los módulos principales: PC, Memoria de Instrucciones, Banco de Registros, ALU, Memoria de Datos, Extensor de Signo y la Unidad de Control. Las líneas continuas representan el flujo de datos, mientras que las líneas punteadas en rojo representan las señales de control generadas por la Unidad de Control.

Cada instruccion tiene asignaciones explicitas para todas las senales de control, evitando valores indeterminados. La unidad de control centraliza la decodificacion y facilita la extension o modificacion del conjunto de instrucciones soportadas.

**Ejemplo de generacion de senales para JAL y JALR:** Ejemplo de señales de control para JAL/JALR omitido por problemas de formato. Ver código fuente.

La unidad de control se conecta al datapath a través de todas las senales de control, incluyendo las de salto.

## IV. DESCRIPCIÓN DE MÓDULOS

#### A. Contador de Programa (PC.sv)

El módulo Program Counter (PC) es responsable de mantener la dirección de la instrucción que está siendo obtenida.

#### 1) Entradas:

- clk: Señal de reloj.
- reset: Señal de reset asíncrono.
- branch: Señal de control para instrucciones de salto.
- branch\_offset: Desplazamiento con signo de 32 bits para instrucciones de salto.
- finish\_flag: Bandera que indica finalización del programa.

## 2) Salidas:

- pc\_reg: Valor actual del contador de programa (32 bits).
- 3) Funcionamiento: Al hacer reset, el PC se inicializa a 32' hfffffff. En cada ciclo de reloj, si no hay salto y el programa no ha terminado, el PC se incrementa en 4. Si se toma un salto (branch en alto), pc\_reg se actualiza a la suma del PC actual y branch\_offset.

## B. Memoria de Instrucciones (Instmemory.sv)

Este módulo almacena las instrucciones del programa.

## 1) Entradas:

• addr: Dirección de 32 bits proveniente del PC.

### 2) Salidas:

- instruct: Instrucción de 32 bits obtenida de la dirección indicada.
- last\_instr\_flag: Bandera que se activa si la instruccion obtenida es 32'hFFFFFFFF.
- 3) Funcionamiento: Inicializa su contenido desde el archivo Test1.hex. Proporciona la instruccion ubicada en la direccion de byte especificada por addr. La memoria se implementa como un arreglo de bytes y cuatro bytes se concatenan para formar la instruccion de 32 bits. La bandera last\_instr\_flag es utilizada por el módulo de control principal para detectar el fin del programa.

## C. Banco de Registros (registerfile.sv)

El banco de registros contiene los 32 registros de propósito general del procesador.

#### 1) Entradas:

- Read1, Read2: Direcciones de 5 bits para los registros a leer.
- RD: Dirección de 5 bits para el registro a escribir.
- WriteData: Dato de 32 bits a escribir en el banco de registros.
- RegWrite: Señal de control que habilita la escritura.
- clock: Señal de reloj (aunque la escritura parece ser combinacional con WriteData en el código, típicamente es sincronizada).
- finish\_flag: Bandera de finalización del programa.

#### 2) Salidas:

- Data1, Data2: Datos de 32 bits leídos de los registros especificados por Read1 y Read2.
- 3) Funcionamiento: Permite dos lecturas simultáneas y una escritura. El registro x0 está cableado a cero (inicializado en 0 y típicamente no se escribe por convención RISC-V). La escritura ocurre si RegWrite está activa y el programa no ha terminado (verificado con finish\_flag). Algunos registros se inicializan con valores específicos para pruebas.

## D. Unidad de Extensión de Signo (signext.sv)

Este módulo extiende los valores inmediatos de las instrucciones a 32 bits.

#### 1) Entradas:

 instruct: Instrucción de 32 bits que contiene el campo inmediato.

#### 2) Salidas:

- out: Valor inmediato extendido a 32 bits con signo.
- 3) Funcionamiento: Determina el tipo de inmediato según el opcode (bits 6:0) de la instruccion y realiza la extensión de signo correspondiente para inmediatos tipo I, S y B. Para instrucciones de carga (opcode 7'b0000011), también realiza extensión tipo I.

#### E. Unidad de Control de la ALU (alu control.sv)

El módulo alu\_control.sv traduce el opcode, funct3 y funct7 de la instruccion en una senal de control de 4 bits para la ALU. Esto permite que la ALU soporte múltiples operaciones aritméticas y lógicas, así como el calculo de direcciones para saltos. La lógica de decodificación de la operacion de la ALU está completamente separada de la unidad de control principal, facilitando la extensión del conjunto de operaciones soportadas.

**Ejemplo de decodificación:** Fragmento de código omitido por problemas de formato. Consulte el archivo fuente para más detalles.

#### F. Unidad Aritmético-Lógica (RISCVALU.sv)

La ALU realiza operaciones aritméticas y lógicas.

## 1) Entradas:

- ALUct1: Señal de control de 4 bits que especifica la operacion.
- A, B: Operandos de 32 bits.
- reset\_zero\_flag: Señal para reiniciar la bandera interna zero.

#### 2) Salidas:

- ALUout: Resultado de la operacion (32 bits).
- zero: Bandera que se activa si el resultado de una resta (A-B) es cero.
- 3) Funcionamiento: Las operaciones soportadas incluyen AND, OR, ADD, SUB y SLT (Set Less Than). La bandera zero se actualiza específicamente tras una resta si el resultado es cero y puede ser reiniciada mediante reset\_zero\_flag.

## G. Memoria de Datos (datamem.sv)

La memoria de datos se utiliza para operaciones de carga y almacenamiento.

## 1) Entradas:

- clk: Señal de reloj.
- address: Dirección de 32 bits para acceso a memoria.
- write\_data: Dato de 32 bits para operaciones de almacenamiento.
- write\_enable: Señal de control para habilitar escritura.
- read\_enable: Señal de control para habilitar lectura.

#### 2) Salidas:

- read\_data: Dato de 32 bits leído de memoria para operaciones de carga.
- 3) Funcionamiento: Modela una memoria de 256 palabras de 32 bits. Inicializa su contenido desde ProyectoCorto\_data.hex. Las operaciones de escritura se realizan en el flanco positivo del reloj si write\_enable está activa. Las operaciones de lectura también son síncronas, proporcionando read\_data según la direccion si read\_enable está activa.

#### H. Módulo Principal (RISCVunicycle.sv)

Este módulo de nivel superior integra todos los componentes y conecta explícitamente la unidad de control, el datapath y el alu\_control. La lógica de control ya no está embebida ni secuencial, sino completamente modular y conectada por señales explícitas. El top module se encarga de enrutar las señales de control y datos entre los módulos principales.




Fig. 2. Diagrama de flujo del módulo principal RISCVunicycle

1) Funcionamiento: Obtiene instrucciones usando el PC y la Memoria de Instrucciones. La instruccion es decodificada por la unidad de control, que genera todas las senales de control para el datapath y la ALU. El datapath ejecuta la instruccion en un solo ciclo, utilizando la lógica de selección de operandos y actualizacion de PC adecuada según la instruccion (incluyendo saltos JAL y JALR). La arquitectura modular permite una mayor claridad y facilidad de depuración.

Una instruccion especial 32'hFFFFFFFF actúa como senal de parada, activando finish\_flag.

#### V. CAMBIOS RESPECTO A LA VERSIÓN ANTERIOR

La versión anterior del procesador utilizaba una máquina de estados (FSM) embebida para la secuenciación de control. En la versión actual, la arquitectura ha sido completamente modularizada:

- La lógica de control es ahora completamente combinacional y reside en un módulo independiente (control\_unit.sv).
- El camino de datos está abstraído en el módulo datapath.sv, que recibe todas las senales de control de manera explícita.
- Se ha añadido un módulo alu\_control.sv para la decodificación de operaciones de la ALU.
- El manejo de instrucciones de salto (JAL/JALR) se ha centralizado en la unidad de control, eliminando lógica redundante en el datapath.
- Todas las senales de control se asignan explícitamente para cada instruccion, evitando valores indeterminados.
- El diseño es ahora más claro, escalable y fácil de mantener.

## VI. CONJUNTO DE INSTRUCCIONES IMPLEMENTADO

El procesador soporta las siguientes instrucciones RISC-V:

## • Transferencia de datos:

- lw (Load Word)
- sw (Store Word)

## Desplazamientos:

- sll, slli (Shift Left Logical)
- srl, srli (Shift Right Logical)
- sra, srai (Shift Right Arithmetic)

## • Aritméticas y lógicas:

- add, addi, sub
- xor, xori
- or, ori
- and, andi

## • Saltos condicionales:

- beq, bne, blt, bge

## • Comparaciones:

- slt, slti
- sltu, sltui

## Saltos incondicionales:

- jal, jalr

#### VII. RESULTADOS

Para la simulación del procesador, se utilizaron los archivos Test1.hex y Test2.hex como ejemplos de memoria de instrucciones, y el archivo ProyectoCorto\_data.hex como memoria de datos.

En el Apéndice se incluyen los ejemplos completos de los archivos de memoria de instrucciones Test1.hex y Test2.hex utilizados en la simulación.

## Contenido de ProyectoCorto\_data.hex (memoria de datos):

00000005 00000006 00000000 00000001

Estos archivos contienen, respectivamente, el conjunto de instrucciones a ejecutar y los datos necesarios para las operaciones de carga y almacenamiento durante la simulación.

Los resultados completos de la salida obtenida en la simulación del procesador pueden consultarse en el apéndice.

#### VIII. CONCLUSIÓN

Este documento ha descrito el diseño e implementación de un procesador RISC-V uniciclo, explicando la funcionalidad de cada módulo y su rol dentro de la arquitectura general. Tras la simulación, los resultados obtenidos muestran el correcto funcionamiento del procesador, evidenciando la ejecucion secuencial de instrucciones tipo I, R, S, B y LW, así como la interacción entre los módulos principales. El procesador soporta un subconjunto fundamental de instrucciones RISC-V, validando los principios básicos de un diseño uniciclo y permitiendo observar el flujo de datos y control en cada ciclo de instruccion.

Los resultados de las simulaciones realizadas con los archivos Test1.hex y Test2.hex confirman que el procesador ejecuta correctamente instrucciones aritméticas, lógicas, de carga, almacenamiento y salto. En el caso de Test1.hex, se pudo observar la correcta inicialización de registros, la ejecucion de operaciones matemáticas y el uso de instrucciones de control de flujo, lo que permitió verificar la secuencia esperada de estados internos del procesador. Por su parte, la simulación con Test2.hex demostró la capacidad del procesador para manipular datos en memoria, realizar intercambios y comparar valores, validando así el funcionamiento de instrucciones más complejas y la interacción entre los diferentes módulos.

Estos resultados no solo avalan la correcta implementación del camino de datos y la lógica de control, sino que también evidencian la robustez del diseño frente a diferentes escenarios de prueba. Sin embargo, existen oportunidades de mejora, como la ampliación del conjunto de instrucciones soportadas, la optimización del rendimiento y la incorporación de mecanismos de manejo de excepciones. En conclusión, el procesador desarrollado constituye una base sólida para futuras extensiones y experimentos en el ámbito del diseño de arquitecturas RISC-V.

## **APÉNDICE**

#### A continuación se muestra el contenido de Test1.hex (memoria de instrucciones)::

```
addi x1, x0, 7
                    # Inicializa x1 con 7
                    # Inicializa x2 con -10
addi x2, x0, -10
1w x4, 1(x0)
                    # Carga el primer dato (0x00000005) desde memoria a x4
lw x5, 3(x0)
                    # Carga el segundo dato (0x00000006) desde memoria a x5
addi x0, x0, 0
                   # NOP
add x6, x4, x5
                    # Suma x4 y x5, guarda el resultado en x6
                    \# Almacena el valor de x6 en la direccion 4 de memoria
sw x6, 1(x0)
beq x6, x1, begin
                  # Si x6 == x1, salta al inicio
                    # Si no salta, inicializa x8 con 10 (fin del programa)
addi x8, x0, 10
```

## A continuación se muestra el contenido de Test2.hex (memoria de instrucciones)::

```
# Inicializa x1 con 0 (direccion A)
   addi x1, x0, 0
   # Inicializa x2 con 5 (direccion B)
   addi x2, x0, 5
   # Llama a la funcion swapp en memoria (intercambia memoria[x1] y memoria[x2])
   jal x3, swapp
   # Continua aqui tras el swap
   \# Carga el valor de memoria[x1] en x4
10
   lw x4, 0(x1)
11
   # Carga el valor de memoria[x2] en x5
13
   lw x5, 0(x2)
   # Compara si x4 < x5 usando SLT
15
16
   slt x6, x4, x5
17
   # Si x6 == 0 (x4 >= x5), termina
18
   beq x0, x0, fin
20
21
   # Si x6 != 0, inicializa x7 con 99 (demuestra que el swap fue exitoso)
   addi x7, x0, 99
23
   # --- Funcion swapp ---
24
25
   swapp:
26
      # Carga memoria[x1] en x8
       lw x8, 0(x1)
       # Carga memoria[x2] en x9
28
       lw x9, 0(x2)
29
       # Guarda x9 en memoria[x1]
30
31
       sw x9, 0(x1)
32
      # Guarda x8 en memoria[x2]
33
       sw x8, 0(x2)
       # Retorna a la instruccion siguiente al JAL
34
       jalr x0, 0(x3)
35
36 fin:
37
   # NOP para terminar
  addi x0, x0, 0
38
```

#### A continuación se muestra el resultado completo obtenido en PowerShell al simular el procesador con Test1.hex:

```
Memory initialized:
  WARNING: src/datamem.sv:13: $readmemh(hex/ProyectoCorto_data.hex): Not enough words in the file for the
       requested range [0:255].
   VCD info: dumpfile RISCVunicycle_tb.vcd opened for output.
   [0] INFO: Reset Asserted.
   [0] [PC] Reset: PC = fffffffc
   [5000] [PC] Reset: PC = fffffffc
   [15000] [PC] Reset: PC = fffffffc
   [20000] INFO: Reset De-asserted.
   [ALU_Control] Opcode no reconocido: xxxxxxx
   [ALU_Control] ALU_Op resultante: 0011
   [Control] Opcode: xxxxxxx, Funct3: xxx, Funct7: xxxxxxx, ALU_Zero: 0
   [Control] INSTRUCCION: opcode desconocido: xxxxxxx
   [Control] reg_we=0
13
   [Control] mem_rd=0
   [Control] mem_we=0
   [Control] alu src b=0
[Control] mem_to_reg=00
```

```
[Control] branch=0
  [Control] pc_src=00
   [Control] jal_active=0
[Control] jalr_active=0
20
                                0
                          0
0, Instruccion: 00700093
  [PC] PC actualizado:
   [InstMemory] addr:
24
  Inm ext mod side: 00000007
25
  [ALU_Control] ALU_Op resultante: 0010
   [RegisterFile] Read1: x0 = 0, Read2: x7 = 0
[Control] Opcode: 0010011, Funct3: 000, Funct7: 0000000, ALU_Zero: 0
27
28
  [Control] INSTRUCCION: ADDI
   [Control] reg_we=1
30
   [Control] mem_rd=0
31
  [Control] mem_we=0
32
  [Control] alu_src_b=1
33
   [Control] mem_to_reg=00
  [Control] branch=0
35
36
  [Control] pc_src=00
  [Control] jal_active=0
[Control] jalr_active=0
37
38
  [RegisterFile] Escritura: x1 =
  [ALU] ALUCT1 = 0010
40
   [ALU] Funcion: ADD
41
  [ALU] A = 0
[ALU] B = 7
[ALU] ALUout =
42
43
44
   [ALU] zero = 0
45
  ADDI
47
   R1: 0
  D1:
48
  alu_op: 0010
  imm: 7
ext_imm: 7
50
51
52 Ejecutando operacion en la ALU
53 Aluin1: 0
54 Aluin2: 7
54
  Aluin2:
55 A: 0
56 B: 7
  ALUctl: 0010
57
  Resultado de la ALU: 7
58
  Resultado listo para escritura en registro:
  continuing to next instruction.
60
  WriteData: 7
61
  Inm ext mod side: fffffff6
62
  addr: 4, Instruccion: ff600113
63
65
  Instrucion: ff600113
  opcode: 0010011
67
  tipo I
68
  Registro destino: 2
  funct3: 0000
70
  ADDI
71
  R1: 0
  D1:
73
   alu_op: 0010
74
  imm: -10
ext_imm: -10
75
76
77
   Ejecutando operacion en la ALU
  Aluin1: 0
78
  Aluin2: 4294967286
79
  A: 0
B: 4294967286
80
81
  ALUctl: 0010
                           -10
   Resultado de la ALU:
83
  Resultado listo para escritura en registro: -10
84
85
  continuing to next instruction.
  WriteData: -10
86
                 8, Instruccion: 00102203
87
88
           8
89 PC:
90 Instrucion: 00102203
91 opcode: 0000011
```

```
92 Load word
  Registro destino: 4
   alu_op: 0010
   alu_op.
imm: 1
   Ejecutando operacion en la ALU
   Aluin1: 0
Aluin2: 1
99
  A: 0
B: 1
100
   B:
101
   ALUCtl: 0010
102
   Resultado de la ALU:
   Leyendo de memoria en direccion:
104
continuing to next instruction.
Cargando datos desde memoria: 6
  addr: 12, Instruccion: 00302283
WriteData: 6
PC: 12
107
109
  Instrucion: 00302283
110
   opcode: 0000011
111
  Load word
Registro destino: 5
114
   alu_op: 0010
  imm: 3
ext_imm: 3
115
116
  Ejecutando operacion en la ALU
   Aluin1: 0
Aluin2: 3
118
119
   A: 0
B: 3
120
121
   ALUCtl: 0010
  Resultado de la ALU: 3
123
  Leyendo de memoria en direccion: 3
124
continuing to next instruction.

Cargando datos desde memoria: 1
   addr: 16, Instruccion: 00000013
128
   Inm ext mod side: 00000000
129
  PC:
130
               16
   Instrucion: 00000013
131
   opcode: 0010011
132
133 tipo I
134
  Registro destino: 0
   funct3: 0000
135
   ADDI
  R1: 0
D1:
137
138
   alu_op: 0010
139
   imm: 0
ext_imm: 0
140
141
   Ejecutando operacion en la ALU
142
Aluin1: 0
   Aluin2:
                    0
144
  A: 0
B: 0
145
   ALUctl: 0010
147
   Resultado de la ALU: 0
148
Resultado listo para escritura en registro:
   continuing to next instruction.
150
   WriteData: 0
addr: 20, Instruccion: 00520333
151
152
153
154 PC:
   Instrucion: 00520333
155
   opcode: 0110011
   tipo R
157
   funct3: 0000
158
   Registro destino: 6
   ADD
160
161
   R1: 4
   R2: 5
162
  D1: 6
D2: 1
163
164
   D2:
165 alu_op: 0010
```

```
166 Data1: 6
167 Data2: 1
  Ejecutando operacion en la ALU
168
   Aluin1:
                    6
169
170
  Aluin2:
               6
   A:
              1
172
   ALUCtl: 0010
173
   Resultado de la ALU:
                                 7
174
   Resultado listo para escritura en registro:
175
   continuing to next instruction.
176
   WriteData:
                      7
               24, Instruccion: 006020a3
   addr:
178
179
               24
180
   Instrucion: 006020a3
181
   opcode: 0100011
182
  store word
183
   alu_op: 0010
184
                  0
185
   Data1:
   Data2:
                  1
186
   imm: 1
   ext_imm:
                     1
188
189
   Ejecutando operacion en la ALU
190
   Aluin1: 0
   Aluin2:
191
       1
192
   A:
   B:
193
   ALUctl: 0010
194
   Resultado de la ALU:
195
   Escribiendo en memoria en direccion:
196
   Datos a escribir en memoria:
198
   continuing to next instruction.
   Inm ext mod side: ffffffe4
199
           28, Instruccion: fe1302e3
200
201
              28
202
   Instrucion: fe1302e3
203
   opcode: 1100011
204
205
   branch?
   alu_op: 0110
206
                  7
   Data1:
   Data2:
208
   imm: -14
ext_imm: -28
209
   Ejecutando operacion en la ALU
   Aluin1: 7
   Aluin2:
              7
214
   A:
215
   В:
   ALUctl: 0110
216
   Resultado de la ALU:
                                0
   Resultado listo para escritura en registro:
218
   Branch taken, jumping to address:
219
```

## A continuación se muestra el resultado completo obtenido en PowerShell al simular el procesador con Test2.hex:

```
WARNING: src/instmemory.sv:22: $readmemh(hex/Test2.hex): Not enough words in the file for the requested
      range [0:31].
   Memory initialized:
   WARNING: src/datamem.sv:13: $readmemh(hex/ProyectoCorto_data.hex): Not enough words in the file for the
      requested range [0:255].
   VCD info: dumpfile RISCVunicycle_tb.vcd opened for output.
   [0] INFO: Reset Asserted.
   [0] [PC] Reset: PC = fffffffc
   [5000] [PC] Reset: PC = fffffffc
   [15000] [PC] Reset: PC = fffffffc
[20000] INFO: Reset De-asserted.
  [ALU_Control] Opcode no reconocido: xxxxxxx
  [ALU_Control] ALU_Op resultante: 0011
11
   [Control] Opcode: xxxxxxx, Funct3: xxx, Funct7: xxxxxxx, ALU_Zero: 0
  [Control] INSTRUCCION: opcode desconocido: xxxxxxx
13
[Control] Opcode no reconocido: xxxxxxx
```

```
[Control] reg_we=0
  [Control] mem_rd=0
  [Control] mem_we=0
17
   [Control] alu_src_b=0
19
  [Control] mem_to_reg=00
  [Control] branch=0
20
   [Control] pc_src=00
21
   [Control] jal_active=0
22
  [Control] jalr_active=0
23
24
  [PC] PC actualizado:
25
  [PC] PC actualizado: 0
[InstMemory] addr: 0, Instruccion: 00000093
  Inm ext mod side: 00000000
27
   [ALU_Control] ALU_Op resultante: 0010
28
  [RegisterFile] Read1: x0 = 0, Read2: x0 = 0
[Control] Opcode: 0010011, Funct3: 000, Funct7: 0000000, ALU_Zero: 0
29
30
   [Control] INSTRUCCION: ADDI
31
  [Control] reg_we=1
32
33
  [Control] mem_rd=0
  [Control] mem_we=0
34
  [Control] alu_src_b=1
35
  [Control] mem_to_reg=00
37
  [Control] branch=0
38
   [Control] pc_src=00
  [Control] jal_active=0
39
40 [Control] jalr_active=0
41
   [RegisterFile] Escritura: x1 =
  [ALU] ALUCT1 = 0010
42
43
  [ALU] Funcion: ADD
  [ALU] A = 0
[ALU] B = 0
[ALU] ALUout =
45
  [ALU] zero = 0
47
  [PC] PC actualizado:
49
50 R1: 0
51 D1:
  alu_op: 0010
52
53 A: 0
54 B: 0
  ALUctl: 0010
55
  imm: 0
ext_imm: 0
57
  Ejecutando operacion en la ALU
58
  Aluin1: 0
60
  Aluin2:
                   0
  Resultado de la ALU: 0
61
  Resultado listo para escritura en registro:
62
  continuing to next instruction.
63
  WriteData: 0
64
  Inm ext mod side: 00000005
65
  addr: 4, Instruccion: 00500113
67
68
  Instrucion: 00500113
  opcode: 0010011
70
71
  tipo I
  Registro destino: 2
72
  funct3: 0000
73
  R1: 0
D1:
74
75
   alu_op: 0010
  imm: 0 ext_imm: 5
77
78
  Ejecutando operacion en la ALU
  Aluin1: 0
80
81
  Aluin2:
                    5
  A:
B:
82
  B:
              5
83
  ALUctl: 0010
  Resultado de la ALU: 5
85
Resultado listo para escritura en registro: 5
87
  continuing to next instruction.
88 WriteData: 5
```

```
89 addr: 8, Instruccion: 018001ef
   Inm ext mod side: 00000018
   PC: 8
91
   Instrucion: 018001ef
93
   opcode: 1101111
   JAL
95
   R1: 0
96
   D1:
   funct3: 0000
   alu_op: 0010
WriteData: 12
99
   Ejecutando operacion en la ALU
101
  Aluin1: 0
Aluin2: 24
A: 0
B: 24
102
103
104
105
   ALUctl: 0010
106
   Resultado de la ALU: 24
   Guardando direccion de retorno: 12
Jump taken, jumping to address: 32
108
109
  addr: 32, Instruccion: 0000a403
PC: 32
               32
112
Instrucion: 0000a403
   opcode: 0000011
114
115
   Load word
   Registro destino: 8
116
   alu_op: 0010
117
   imm: 0
ext_imm: 0
118
119
   Ejecutando operacion en la ALU
120
  Aluin1: 0
Aluin2: 0
121
122
  A: 0
B: 0
124
   ALUctl: 0010
125
Resultado de la ALU: 0
  Leyendo de memoria en direccion: 0
  continuing to next instruction.
Cargando datos desde memoria:
128
129
   addr: 36, Instruccion: 00012483
WriteData: x
130
131
  PC:
132
              36
133
   Instrucion: 00012483
134
135
   opcode: 0000011
   Load word
136
137
   Registro destino: 9
   alu_op: 0010
138
   Data1: 5
Data2: 0
imm: 0
ext_imm: 0
139
140
141
142
   Ejecutando operacion en la ALU
   Aluin1: 5
Aluin2: 0
144
145
   A: 5
B: 0
146
147
   ALUctl: 0010
148
   Resultado de la ALU: 5
149
   Leyendo de memoria en direccion:
   continuing to next instruction.
151
   Cargando datos desde memoria:
152
   addr: 40, Instruccion: 0090a023
153
154
155
   Instrucion: 0090a023
   opcode: 0100011
157
   store word
   alu_op: 0010
159
   Data1: 0
160
Data2:
imm: 0
```

```
163 ext_imm: 0
164 Ejecutando operacion en la ALU
  Aluin1: 0
Aluin2: 0
165
   Aluin2:
                    0
  A: 0
B: 0
167
168
   ALUctl: 0010
   Resultado de la ALU: 0
170
   Escribiendo en memoria en direccion:
   Datos a escribir en memoria:
172
   continuing to next instruction.
173
   addr: 44, Instruccion: 00812023
174
175
   PC: 44
176
   Instrucion: 00812023
177
  opcode: 0100011
178
   store word
   alu_op: 0010
180
  Data1: 5
Data2: 0
imm: 0
ext_imm: 0
181
182
183
   Ejecutando operacion en la ALU
185
   Aluin1: 5
Aluin2: 0
186
187
   A: 5
B: 0
188
189
   ALUCtl: 0010
190
   Resultado de la ALU: 5
   Escribiendo en memoria en direccion:
   Datos a escribir en memoria:
193
   continuing to next instruction.
   Inm ext mod side: 00000000
195
   addr: 48, Instruccion: 00018067
196
   PC:
               48
198
   Instrucion: 00018067
199
   opcode: 1100111
200
   JALR
201
   R1: 3
D1: 12
202
203
   alu_op: 0010
   Data1: 12
Data2: 0
205
  Data2: 0
WriteData:
Data1: 12
Data2: 52
206
207
208
209
   Ejecutando operacion en la ALU
210
  Aluin1: 12
  Aluin2:
A: 12
B: 0
212
214
   ALUCtl: 0010
215
   Resultado de la ALU: 12
216
   Guardando direccion de retorno: 52
Jump taken, jumping to address: 12
   Jump taken, jumping to address:
218
   addr: 12, Instruccion: 0000a203
219
220
   PC:
               12
   Instrucion: 0000a203
   opcode: 0000011
   Load word
225
   Registro destino: 4
   alu_op: 00.
Datal: 0
226
   Data2: 52
imm: 0
ext_imm: 0
228
229
   Ejecutando operacion en la ALU
231
   Aluin1: 0
Aluin2: 0
232
  A: 0
B: 0
234
235
236 ALUCtl: 0010
```

```
Resultado de la ALU: 0
   Leyendo de memoria en direccion: 0 continuing to next instruction.

Cargando datos desde memoria: 0
239
240
   addr: 16, Instruccion: 00012283
241
                0
   WriteData:
242
243
               16
244
   Instrucion: 00012283
245
   opcode: 0000011
246
   Load word
247
   Registro destino: 5
   Registro dal alu_op: 0010
249
   Data1:
250
251
   Data2:
   imm: 0 ext_imm: 0
252
253
   Ejecutando operacion en la ALU
254
   Aluin1: 5
255
   Aluin2:
                    0
256
   A: 5
B: 0
257
   ALUctl: 0010
259
   Resultado de la ALU: 5
260
   Leyendo de memoria en direccion:
261
   continuing to next instruction.
Cargando datos desde memoria:
262
   addr: 20, Instruccion: 00522333
PC: 20
264
265
   Instrucion: 00522333
267
   opcode: 0110011
269
   tipo R
   funct3: 0010
270
   Registro destino: 6
   R1: 4
R2: 5
273
  D1: 0
D2: 2
274
275
  alu_op: 0111
Data1:
Data2:
A: 5
B: 0
276
278
279
280
   ALUctl: 0111
  Ejecutando operacion en la ALU
282
   Aluin1: 0
Aluin2: 2
283
284
   A: 0
285
286
   ALUctl: 0111
287
                           1
   Resultado de la ALU:
   Resultado listo para escritura en registro:
289
   continuing to next instruction.
290
   WriteData: 1
   Inm ext mod side: 0000001c
292
   addr: 24, Instruccion: 00000e63
293
294
   PC: 24
295
   Instrucion: 00000e63
296
   opcode: 1100011
297
   branch?
   R2: 0
299
           52
   D2:
300
   alu_op: 0110
   Data1: 52
302
303
   A: 0
B: 2
304
305
   ALUctl: 0110
  imm: 0
ext_imm: 28
307
309
   Ejecutando operacion en la ALU
310 Aluin1: 52
```

```
311 Aluin2: 52
  A: 52
312
              52
313
   B:
   ALUctl: 0110
314
  Resultado de la ALU:
                           0
315
   Resultado listo para escritura en registro:
                                                        0
   Branch taken, jumping to address: 52 addr: 52, Instruccion: 00000013
317
318
   Inm ext mod side: 00000000
319
320
               52
321
   Instrucion: 00000013
   opcode: 0010011
323
324
   tipo I
   Registro destino: 0
325
   funct3: 0000
326
327
   R1: 0
   D1:
328
   alu_op: 0010
329
   A: 52
B: 52
330
331
   ALUctl: 0010
   imm: 0
333
334
   Ejecutando operacion en la ALU
   Aluin1: 52
335
   Ejecutando operacion en la ALU
336
337
   Aluin1: 52
   Ejecutando operacion en la ALU
338
   Ejecutando operacion en la ALU
   Aluin1: 52
   Aluin2:
341
        2:
52
0
   A:
342
343
   B:
   ALUctl: 0010
344
   Resultado de la ALU:
                          52
   Resultado listo para escritura en registro:
346
347
   continuing to next instruction.
   WriteData: 52
addr: 56, Instruccion: ffffffff
348
349
350
               56
351
   Instrucion: ffffffff
   opcode: 1111111
353
   alu_op: 0010
354
   Esta es la ultima instruccion, terminando la simulacion.
356
   ./../src/RISCVunicycle.sv:382: $finish called at 1105000 (1ns)
   Data1: 0
357
   Test bench finished successfully.
```