

Diseño e Implementación de un Procesador RISC-V Uniciclo

Abstract—This document details the design and implementation of a single-cycle RISC-V processor with a modular architecture. The new design separates the datapath, control unit, and ALU control into distinct modules, improving clarity, scalability, and maintainability. The document covers the architectural overview, the functionality of individual modules such as the Program Counter, Instruction Memory, Register File, ALU, Data Memory, Sign Extension unit, Datapath, Control Unit, and ALU Control. The new control logic is fully combinational, generating all control signals explicitly for each instruction type. The integration of jump instructions and modular control is described in detail.

Index Terms—RISC-V, Unicycle Processor, Computer Architecture, SystemVerilog, HDL.

I. INTRODUCCIÓN

Este informe presenta el diseño e implementación de un procesador RISC-V de 32 bits con arquitectura uniciclo. El procesador está descrito en SystemVerilog e incluye los módulos esenciales necesarios para la obtención, decodificación y ejecución de un subconjunto de la arquitectura de conjunto de instrucciones (ISA) RISC-V. El objetivo principal de este proyecto es demostrar el funcionamiento de un camino de datos y unidad de control uniciclo. Este documento detalla el marco teórico, la arquitectura general del sistema, el diseño detallado de cada módulo hardware y el conjunto de instrucciones soportado.

II. MARCO TEÓRICO

A. Arquitectura RISC-V

La ISA RISC-V es una arquitectura de conjunto de instrucciones de código abierto basada en los principios establecidos de computadoras con conjunto reducido de instrucciones (RISC). Su diseño modular permite una ISA base entera con extensiones opcionales para diversas necesidades computacionales. Este proyecto implementa un subconjunto del conjunto base entero RV32I.

B. Procesador Uniciclo

Un procesador uniciclo ejecuta cada instrucción en un solo ciclo de reloj. Esta filosofía de diseño simplifica la unidad de control, pero puede resultar en un ciclo de reloj más largo, ya que debe acomodar el camino crítico de la instrucción más compleja. Los componentes del camino de datos operan en paralelo dentro de ese único ciclo.

C. Referencias clave

Los principios de diseño y conceptos específicos de RISC-V discutidos en este documento están fuertemente influenciados por la literatura clásica de arquitectura de computadoras, en particular la obra de Patterson y Hennessy [?].

III. ARQUITECTURA DEL SISTEMA

A. Camino de Datos General y Modulo Datapath

El camino de datos esta ahora abstraído en el modulo `datapath.sv`, que integra los modulos esenciales: Program Counter (PC), Memoria de Instrucciones, Banco de Registros, Unidad de Extension de Signo, ALU y Memoria de Datos. El datapath recibe todas las senales de control desde la unidad de control externa y ejecuta la instruccion correspondiente en un solo ciclo.

La logica de seleccion de operandos para la ALU y la actualizacion del PC ahora depende de senales externas como `jal_active` y `jalr_active`, permitiendo un control claro y modular de los saltos y flujos de ejecucion.

Selección de operandos para saltos:

```
always_comb begin
    if (jal_active && !jalr_active) begin
        alu_input_a = pc_current_val;
        alu_input_b = sign_extended_imm;
    end else if (!jal_active && jalr_active) begin
        alu_input_a = reg_data_1;
        alu_input_b = sign_extended_imm;
    end else begin
        alu_input_a = reg_data_1;
        alu_input_b = alu_src_b ? sign_extended_imm
                               : reg_data_2;
    end
end
```

Listing 1. Selección de operandos en `datapath.sv`

El resultado de la ALU se utiliza para actualizar el PC en instrucciones de salto, asegurando la correcta ejecución de JAL y JALR.

B. Unidad de Control (`control_unit.sv`)

La unidad de control es ahora un modulo independiente y completamente combinacional. Recibe los campos `opcode`, `funct3` y `funct7` de la instrucción y genera de manera explicita todas las senales de control necesarias para el datapath. Entre las senales generadas se encuentran la seleccion de operacion de la ALU, habilitacion de escritura en registros, control de acceso a memoria, seleccion de fuente de datos para escritura en registros, y senales especificas para instrucciones de salto (`jal_active`, `jalr_active`).




Fig. 1. Diagrama de bloques del procesador RISC-V unificado. Se muestran los módulos principales: PC, Memoria de Instrucciones, Banco de Registros, ALU, Memoria de Datos, Extensor de Signo y la Unidad de Control. Las líneas continuas representan el flujo de datos, mientras que las líneas punteadas en rojo representan las señales de control generadas por la Unidad de Control.

Cada instrucción tiene asignaciones explícitas para todas las señales de control, evitando valores indeterminados. La unidad de control centraliza la decodificación y facilita la extensión o modificación del conjunto de instrucciones soportadas.

Ejemplo de generación de señales para JAL y JALR: Ejemplo de señales de control para JAL/JALR omitido por problemas de formato. Ver código fuente.

La unidad de control se conecta al datapath a través de todas las señales de control, incluyendo las de salto.

IV. DESCRIPCIÓN DE MÓDULOS

A. Contador de Programa (PC.sv)

El módulo Program Counter (PC) es responsable de mantener la dirección de la instrucción que está siendo obtenida.

1) Entradas:

- `clk`: Señal de reloj.
- `reset`: Señal de reset asíncrono.
- `branch`: Señal de control para instrucciones de salto.
- `branch_offset`: Desplazamiento con signo de 32 bits para instrucciones de salto.
- `finish_flag`: Bandera que indica finalización del programa.

2) Salidas:

- `pc_reg`: Valor actual del contador de programa (32 bits).

3) *Funcionamiento*: Al hacer reset, el PC se inicializa a `32'hFFFFFFFC`. En cada ciclo de reloj, si no hay salto y el programa no ha terminado, el PC se incrementa en 4. Si se toma un salto (`branch` en alto), `pc_reg` se actualiza a la suma del PC actual y `branch_offset`.

B. Memoria de Instrucciones (Instmemory.sv)

Este módulo almacena las instrucciones del programa.

1) Entradas:

- `addr`: Dirección de 32 bits proveniente del PC.

2) Salidas:

- `instruct`: Instrucción de 32 bits obtenida de la dirección indicada.
- `last_instr_flag`: Bandera que se activa si la instrucción obtenida es `32'hFFFFFFFF`.

3) *Funcionamiento*: Inicializa su contenido desde el archivo `Test1.hex`. Proporciona la instrucción ubicada en la dirección de byte especificada por `addr`. La memoria se implementa como un arreglo de bytes y cuatro bytes se concatenan para formar la instrucción de 32 bits. La bandera `last_instr_flag` es utilizada por el módulo de control principal para detectar el fin del programa.

C. Banco de Registros (registerfile.sv)

El banco de registros contiene los 32 registros de propósito general del procesador.

1) Entradas:

- `Read1`, `Read2`: Direcciones de 5 bits para los registros a leer.
- `RD`: Dirección de 5 bits para el registro a escribir.
- `WriteData`: Dato de 32 bits a escribir en el banco de registros.
- `RegWrite`: Señal de control que habilita la escritura.
- `clock`: Señal de reloj (aunque la escritura parece ser combinacional con `WriteData` en el código, típicamente es sincronizada).
- `finish_flag`: Bandera de finalización del programa.

2) Salidas:

- `Data1`, `Data2`: Datos de 32 bits leídos de los registros especificados por `Read1` y `Read2`.

3) *Funcionamiento*: Permite dos lecturas simultáneas y una escritura. El registro `x0` está cableado a cero (inicializado en 0 y típicamente no se escribe por convención RISC-V). La escritura ocurre si `RegWrite` está activa y el programa no ha terminado (verificado con `finish_flag`). Algunos registros se inicializan con valores específicos para pruebas.

D. Unidad de Extensión de Signo (signext.sv)

Este módulo extiende los valores inmediatos de las instrucciones a 32 bits.

1) Entradas:

- `instruct`: Instrucción de 32 bits que contiene el campo inmediato.

2) Salidas:

- `out`: Valor inmediato extendido a 32 bits con signo.

3) **Funcionamiento:** Determina el tipo de inmediato según el opcode (bits 6:0) de la instrucción y realiza la extensión de signo correspondiente para immediatos tipo I, S y B. Para instrucciones de carga (opcode 7'b0000011), también realiza extensión tipo I.

E. Unidad de Control de la ALU (alu_control.sv)

El módulo `alu_control.sv` traduce el opcode, `funct3` y `funct7` de la instrucción en una señal de control de 4 bits para la ALU. Esto permite que la ALU soporte múltiples operaciones aritméticas y lógicas, así como el cálculo de direcciones para saltos. La lógica de decodificación de la operación de la ALU está completamente separada de la unidad de control principal, facilitando la extensión del conjunto de operaciones soportadas.

Ejemplo de decodificación: Fragmento de código omitido por problemas de formato. Consulte el archivo fuente para más detalles.

F. Unidad Aritmético-Lógica (RISCVVALU.sv)

La ALU realiza operaciones aritméticas y lógicas.

1) Entradas:

- `ALUctl`: Señal de control de 4 bits que especifica la operación.
- `A, B`: Operandos de 32 bits.
- `reset_zero_flag`: Señal para reiniciar la bandera interna zero.

2) Salidas:

- `ALUout`: Resultado de la operación (32 bits).
- `zero`: Bandera que se activa si el resultado de una resta (A-B) es cero.

3) **Funcionamiento:** Las operaciones soportadas incluyen AND, OR, ADD, SUB y SLT (Set Less Than). La bandera `zero` se actualiza específicamente tras una resta si el resultado es cero y puede ser reiniciada mediante `reset_zero_flag`.

G. Memoria de Datos (datamem.sv)

La memoria de datos se utiliza para operaciones de carga y almacenamiento.

1) Entradas:

- `clk`: Señal de reloj.
- `address`: Dirección de 32 bits para acceso a memoria.
- `write_data`: Dato de 32 bits para operaciones de almacenamiento.
- `write_enable`: Señal de control para habilitar escritura.
- `read_enable`: Señal de control para habilitar lectura.

2) Salidas:

- `read_data`: Dato de 32 bits leído de memoria para operaciones de carga.

3) **Funcionamiento:** Modela una memoria de 256 palabras de 32 bits. Inicializa su contenido desde `ProyectoCorto_data.hex`. Las operaciones de escritura se realizan en el flanco positivo del reloj si `write_enable` está activa. Las operaciones de lectura también son síncronas, proporcionando `read_data` según la dirección si `read_enable` está activa.

H. Módulo Principal (RISCVunicycle.sv)

Este módulo de nivel superior integra todos los componentes y conecta explícitamente la unidad de control, el datapath y el `alu_control`. La lógica de control ya no está embebida ni secuencial, sino completamente modular y conectada por señales explícitas. El top module se encarga de enrutar las señales de control y datos entre los módulos principales.




Fig. 2. Diagrama de flujo del módulo principal RISCVunicycle

1) *Funcionamiento:* Obtiene instrucciones usando el PC y la Memoria de Instrucciones. La instrucción es decodificada por la unidad de control, que genera todas las señales de control para el datapath y la ALU. El datapath ejecuta la instrucción en un solo ciclo, utilizando la lógica de selección de operandos y actualización de PC adecuada según la instrucción (incluyendo saltos JAL y JALR). La arquitectura modular permite una mayor claridad y facilidad de depuración.

Una instrucción especial 32'hFFFFFFF actúa como señal de parada, activando `finish_flag`.

V. CAMBIOS RESPECTO A LA VERSIÓN ANTERIOR

La versión anterior del procesador utilizaba una máquina de estados (FSM) embebida para la secuenciación de control. En la versión actual, la arquitectura ha sido completamente modularizada:

- La lógica de control es ahora completamente combinacional y reside en un módulo independiente (`control_unit.sv`).
- El camino de datos está abstraído en el módulo `datapath.sv`, que recibe todas las señales de control de manera explícita.
- Se ha añadido un módulo `alu_control.sv` para la decodificación de operaciones de la ALU.
- El manejo de instrucciones de salto (JAL/JALR) se ha centralizado en la unidad de control, eliminando lógica redundante en el datapath.
- Todas las señales de control se asignan explícitamente para cada instrucción, evitando valores indeterminados.
- El diseño es ahora más claro, escalable y fácil de mantener.

VI. CONJUNTO DE INSTRUCCIONES IMPLEMENTADO

El procesador soporta las siguientes instrucciones RISC-V:

- **Transferencia de datos:**
 - `lw` (Load Word)
 - `sw` (Store Word)
- **Desplazamientos:**
 - `sll`, `slli` (Shift Left Logical)
 - `srl`, `srl` (Shift Right Logical)
 - `sra`, `srai` (Shift Right Arithmetic)
- **Aritméticas y lógicas:**
 - `add`, `addi`, `sub`
 - `xor`, `xori`
 - `or`, `ori`
 - `and`, `andi`
- **Salto condicionales:**
 - `beq`, `bne`, `blt`, `bge`
- **Comparaciones:**
 - `slt`, `slti`
 - `sltu`, `sltui`
- **Salto incondicionales:**
 - `jal`, `jalr`

VII. RESULTADOS

Para la simulación del procesador, se utilizaron los archivos `Test1.hex` y `Test2.hex` como ejemplos de memoria de instrucciones, y el archivo `ProyectoCorto_data.hex` como memoria de datos.

En el Apéndice se incluyen los ejemplos completos de los archivos de memoria de instrucciones `Test1.hex` y `Test2.hex` utilizados en la simulación.

Contenido de `ProyectoCorto_data.hex` (memoria de datos):

```
00000005
00000006
00000000
00000001
```

Estos archivos contienen, respectivamente, el conjunto de instrucciones a ejecutar y los datos necesarios para las operaciones de carga y almacenamiento durante la simulación.

Los resultados completos de la salida obtenida en la simulación del procesador pueden consultarse en el apéndice.

VIII. CONCLUSIÓN

Este documento ha descrito el diseño e implementación de un procesador RISC-V unicyclo, explicando la funcionalidad de cada módulo y su rol dentro de la arquitectura general. Tras la simulación, los resultados obtenidos muestran el correcto funcionamiento del procesador, evidenciando la ejecución secuencial de instrucciones tipo I, R, S, B y LW, así como la interacción entre los módulos principales. El procesador soporta un subconjunto fundamental de instrucciones RISC-V, validando los principios básicos de un diseño unicyclo y permitiendo observar el flujo de datos y control en cada ciclo de instrucción.

Los resultados de las simulaciones realizadas con los archivos `Test1.hex` y `Test2.hex` confirman que el procesador ejecuta correctamente instrucciones aritméticas, lógicas, de carga, almacenamiento y salto. En el caso de `Test1.hex`, se pudo observar la correcta inicialización de registros, la ejecución de operaciones matemáticas y el uso de instrucciones de control de flujo, lo que permitió verificar la secuencia esperada de estados internos del procesador. Por su parte, la simulación con `Test2.hex` demostró la capacidad del procesador para manipular datos en memoria, realizar intercambios y comparar valores, validando así el funcionamiento de instrucciones más complejas y la interacción entre los diferentes módulos.

Estos resultados no solo avalan la correcta implementación del camino de datos y la lógica de control, sino que también evidencian la robustez del diseño frente a diferentes escenarios de prueba. Sin embargo, existen oportunidades de mejora, como la ampliación del conjunto de instrucciones soportadas, la optimización del rendimiento y la incorporación de mecanismos de manejo de excepciones. En conclusión, el procesador desarrollado constituye una base sólida para futuras extensiones y experimentos en el ámbito del diseño de arquitecturas RISC-V.

APÉNDICE

A continuación se muestra el contenido de Test1.hex (memoria de instrucciones)::

```
1 addi x1, x0, 7      # Inicializa x1 con 7
2 addi x2, x0, -10    # Inicializa x2 con -10
3 lw x4, 1(x0)        # Carga el primer dato (0x00000005) desde memoria a x4
4 lw x5, 3(x0)        # Carga el segundo dato (0x00000006) desde memoria a x5
5 addi x0, x0, 0      # NOP
6 add x6, x4, x5      # Suma x4 y x5, guarda el resultado en x6
7 sw x6, 1(x0)        # Almacena el valor de x6 en la direccion 4 de memoria
8 beq x6, x1, begin   # Si x6 == x1, salta al inicio
9 addi x8, x0, 10     # Si no salta, inicializa x8 con 10 (fin del programa)
```

A continuación se muestra el contenido de Test2.hex (memoria de instrucciones)::

```
1 # Inicializa x1 con 0 (direccion A)
2 addi x1, x0, 0
3 # Inicializa x2 con 5 (direccion B)
4 addi x2, x0, 5
5
6 # Llama a la funcion swapp en memoria (intercambia memoria[x1] y memoria[x2])
7 jal x3, swapp
8
9 # Continúa aquí tras el swap
10 # Carga el valor de memoria[x1] en x4
11 lw x4, 0(x1)
12 # Carga el valor de memoria[x2] en x5
13 lw x5, 0(x2)
14
15 # Compara si x4 < x5 usando SLT
16 slt x6, x4, x5
17
18 # Si x6 == 0 (x4 >= x5), termina
19 beq x0, x0, fin
20
21 # Si x6 != 0, inicializa x7 con 99 (demuestra que el swap fue exitoso)
22 addi x7, x0, 99
23
24 # --- Funcion swapp ---
25 swapp:
26     # Carga memoria[x1] en x8
27     lw x8, 0(x1)
28     # Carga memoria[x2] en x9
29     lw x9, 0(x2)
30     # Guarda x9 en memoria[x1]
31     sw x9, 0(x1)
32     # Guarda x8 en memoria[x2]
33     sw x8, 0(x2)
34     # Retorna a la instruccion siguiente al JAL
35     jalr x0, 0(x3)
36 fin:
37 # NOP para terminar
38 addi x0, x0, 0
```

A continuación se muestra el resultado completo obtenido en PowerShell al simular el procesador con Test1.hex:

```
1 Memory initialized:
2 WARNING: src/datamem.sv:13: $readmemh(hex/ProyectoCorto_data.hex): Not enough words in the file for the
   requested range [0:255].
3 VCD info: dumpfile RISCUnicycle_tb.vcd opened for output.
4 [0] INFO: Reset Asserted.
5 [0] [PC] Reset: PC = ffffffff
6 [5000] [PC] Reset: PC = ffffffff
7 [15000] [PC] Reset: PC = ffffffff
8 [20000] INFO: Reset De-asserted.
9 [ALU_Control] Opcode no reconocido: xxxxxxxx
10 [ALU_Control] ALU_Op resultante: 0011
11 [Control] Opcode: xxxxxxxx, Funct3: xxx, Funct7: xxxxxxxx, ALU_Zero: 0
12 [Control] INSTRUCCION: opcode desconocido: xxxxxxxx
13 [Control] reg_we=0
14 [Control] mem_rd=0
15 [Control] mem_we=0
16 [Control] alu_src_b=0
17 [Control] mem_to_reg=00
```

```

18 [Control] branch=0
19 [Control] pc_src=00
20 [Control] jal_active=0
21 [Control] jalr_active=0
22
23 [PC] PC actualizado: 0
24 [InstMemory] addr: 0, Instruccion: 00700093
25 Inm ext mod side: 00000007
26 [ALU_Control] ALU_Op resultante: 0010
27 [RegisterFile] Read1: x0 = 0, Read2: x7 = 0
28 [Control] Opcode: 0010011, Funct3: 000, Funct7: 00000000, ALU_Zero: 0
29 [Control] INSTRUCCION: ADDI
30 [Control] reg_we=1
31 [Control] mem_rd=0
32 [Control] mem_we=0
33 [Control] alu_src_b=1
34 [Control] mem_to_reg=00
35 [Control] branch=0
36 [Control] pc_src=00
37 [Control] jal_active=0
38 [Control] jalr_active=0
39 [RegisterFile] Escritura: x1 = 7
40 [ALU] ALUctl = 0010
41 [ALU] Function: ADD
42 [ALU] A = 0
43 [ALU] B = 7
44 [ALU] ALUout = 7
45 [ALU] zero = 0
46 ADDI
47 R1: 0
48 D1: 0
49 alu_op: 0010
50 imm: 7
51 ext_imm: 7
52 Ejecutando operacion en la ALU
53 Aluin1: 0
54 Aluin2: 7
55 A: 0
56 B: 7
57 ALUctl: 0010
58 Resultado de la ALU: 7
59 Resultado listo para escritura en registro: 7
60 continuing to next instruction.
61 WriteData: 7
62 Inm ext mod side: ffffffff6
63 addr: 4, Instruccion: ff600113
64
65 PC: 4
66 Instruccion: ff600113
67 opcode: 0010011
68 tipo I
69 Registro destino: 2
70 funct3: 0000
71 ADDI
72 R1: 0
73 D1: 0
74 alu_op: 0010
75 imm: -10
76 ext_imm: -10
77 Ejecutando operacion en la ALU
78 Aluin1: 0
79 Aluin2: 4294967286
80 A: 0
81 B: 4294967286
82 ALUctl: 0010
83 Resultado de la ALU: -10
84 Resultado listo para escritura en registro: -10
85 continuing to next instruction.
86 WriteData: -10
87 addr: 8, Instruccion: 00102203
88
89 PC: 8
90 Instruccion: 00102203
91 opcode: 0000011

```

```

92 Load word
93 Registro destino: 4
94 alu_op: 0010
95 imm: 1
96 ext_imm: 1
97 Ejecutando operacion en la ALU
98 Aluin1: 0
99 Aluin2: 1
100 A: 0
101 B: 1
102 ALUctl: 0010
103 Resultado de la ALU: 1
104 Leyendo de memoria en direccion: 1
105 continuuing to next instruction.
106 Cargando datos desde memoria: 6
107 addr: 12, Instruccion: 00302283
108 WriteData: 6
109 PC: 12
110 Instrucion: 00302283
111 opcode: 0000011
112 Load word
113 Registro destino: 5
114 alu_op: 0010
115 imm: 3
116 ext_imm: 3
117 Ejecutando operacion en la ALU
118 Aluin1: 0
119 Aluin2: 3
120 A: 0
121 B: 3
122 ALUctl: 0010
123 Resultado de la ALU: 3
124 Leyendo de memoria en direccion: 3
125 continuuing to next instruction.
126 Cargando datos desde memoria: 1
127 addr: 16, Instruccion: 00000013
128 Innm ext mod side: 00000000
129
130 PC: 16
131 Instrucion: 00000013
132 opcode: 0010011
133 tipo I
134 Registro destino: 0
135 funct3: 0000
136 ADDI
137 R1: 0
138 D1: 0
139 alu_op: 0010
140 imm: 0
141 ext_imm: 0
142 Ejecutando operacion en la ALU
143 Aluin1: 0
144 Aluin2: 0
145 A: 0
146 B: 0
147 ALUctl: 0010
148 Resultado de la ALU: 0
149 Resultado listo para escritura en registro: 0
150 continuuing to next instruction.
151 WriteData: 0
152 addr: 20, Instruccion: 00520333
153
154 PC: 20
155 Instrucion: 00520333
156 opcode: 0110011
157 tipo R
158 funct3: 0000
159 Registro destino: 6
160 ADD
161 R1: 4
162 R2: 5
163 D1: 6
164 D2: 1
165 alu_op: 0010

```

```

166 Data1:          6
167 Data2:          1
168 Ejecutando operacion en la ALU
169 Aluin1:          6
170 Aluin2:          1
171 A:              6
172 B:              1
173 ALUctl: 0010
174 Resultado de la ALU:          7
175 Resultado listo para escritura en registro:          7
176 continuing to next instruction.
177 WriteData:          7
178 addr:           24, Instruccion: 006020a3
179
180 PC:             24
181 Instruccion: 006020a3
182 opcode: 0100011
183 store word
184 alu_op: 0010
185 Data1:          0
186 Data2:          1
187 imm:           1
188 ext_imm:         1
189 Ejecutando operacion en la ALU
190 Aluin1:          0
191 Aluin2:          1
192 A:              0
193 B:              1
194 ALUctl: 0010
195 Resultado de la ALU:          1
196 Escribiendo en memoria en direccion:          1
197 Datos a escribir en memoria:          1
198 continuing to next instruction.
199 Inm ext mod side: fffffffe4
200 addr:           28, Instruccion: fe1302e3
201
202 PC:             28
203 Instruccion: fe1302e3
204 opcode: 1100011
205 branch?
206 alu_op: 0110
207 Data1:          7
208 Data2:          7
209 imm:          -14
210 ext_imm:        -28
211 Ejecutando operacion en la ALU
212 Aluin1:          7
213 Aluin2:          7
214 A:              7
215 B:              7
216 ALUctl: 0110
217 Resultado de la ALU:          0
218 Resultado listo para escritura en registro:          0
219 Branch taken, jumping to address:          0
220 ...

```

A continuación se muestra el resultado completo obtenido en PowerShell al simular el procesador con Test2.hex:

```

1 WARNING: src/instmemory.sv:22: $readmemh(hex/Test2.hex): Not enough words in the file for the requested
   range [0:31].
2 Memory initialized:
3 WARNING: src/datamem.sv:13: $readmemh(hex/ProyectoCorto_data.hex): Not enough words in the file for the
   requested range [0:255].
4 VCD info: dumpfile RISCUnicycle_tb.vcd opened for output.
5 [0] INFO: Reset Asserted.
6 [0] [PC] Reset: PC = ffffffff
7 [5000] [PC] Reset: PC = ffffffff
8 [15000] [PC] Reset: PC = ffffffff
9 [20000] INFO: Reset De-asserted.
10 [ALU_Control] Opcode no reconocido: xxxxxxxx
11 [ALU_Control] ALU_Op resultante: 0011
12 [Control] Opcode: xxxxxxxx, Funct3: xxx, Funct7: xxxxxxxx, ALU_Zero: 0
13 [Control] INSTRUCCION: opcode desconocido: xxxxxxxx
14 [Control] Opcode no reconocido: xxxxxxxx

```



```

15 [Control] reg_we=0
16 [Control] mem_rd=0
17 [Control] mem_we=0
18 [Control] alu_src_b=0
19 [Control] mem_to_reg=00
20 [Control] branch=0
21 [Control] pc_src=00
22 [Control] jal_active=0
23 [Control] jalr_active=0
24
25 [PC] PC actualizado: 0
26 [InstMemory] addr: 0, Instruccion: 00000093
27 Inm ext mod side: 00000000
28 [ALU_Control] ALU_Op resultante: 0010
29 [RegisterFile] Read1: x0 = 0, Read2: x0 = 0
30 [Control] Opcode: 0010011, Funct3: 000, Funct7: 0000000, ALU_Zero: 0
31 [Control] INSTRUCCION: ADDI
32 [Control] reg_we=1
33 [Control] mem_rd=0
34 [Control] mem_we=0
35 [Control] alu_src_b=1
36 [Control] mem_to_reg=00
37 [Control] branch=0
38 [Control] pc_src=00
39 [Control] jal_active=0
40 [Control] jalr_active=0
41 [RegisterFile] Escritura: x1 = 0
42 [ALU] ALUctl = 0010
43 [ALU] Funcion: ADD
44 [ALU] A = 0
45 [ALU] B = 0
46 [ALU] ALUout = 0
47 [ALU] zero = 0
48
49 [PC] PC actualizado: 4
50 R1: 0
51 D1: 0
52 alu_op: 0010
53 A: 0
54 B: 0
55 ALUctl: 0010
56 imm: 0
57 ext_imm: 0
58 Ejecutando operacion en la ALU
59 Aluin1: 0
60 Aluin2: 0
61 Resultado de la ALU: 0
62 Resultado listo para escritura en registro: 0
63 continuing to next instruction.
64 WriteData: 0
65 Inm ext mod side: 00000005
66 addr: 4, Instruccion: 00500113
67
68 PC: 4
69 Instruccion: 00500113
70 opcode: 0010011
71 tipo I
72 Registro destino: 2
73 funct3: 0000
74 R1: 0
75 D1: 0
76 alu_op: 0010
77 imm: 0
78 ext_imm: 5
79 Ejecutando operacion en la ALU
80 Aluin1: 0
81 Aluin2: 5
82 A: 0
83 B: 5
84 ALUctl: 0010
85 Resultado de la ALU: 5
86 Resultado listo para escritura en registro: 5
87 continuing to next instruction.
88 WriteData: 5

```

```

89 addr:      8, Instruccion: 018001ef
90 Inm ext mod side: 00000018
91
92 PC:        8
93 Instrucion: 018001ef
94 opcode: 1101111
95 JAL
96 R1: 0
97 D1:      0
98 funct3: 0000
99 alu_op: 0010
100 WriteData:      12
101 Ejecutando operacion en la ALU
102 Aluin1:      0
103 Aluin2:      24
104 A:      0
105 B:      24
106 ALUctl: 0010
107 Resultado de la ALU:      24
108 Guardando direccion de retorno:      12
109 Jump taken, jumping to address:      32
110 addr:      32, Instruccion: 0000a403
111
112 PC:        32
113 Instrucion: 0000a403
114 opcode: 0000011
115 Load word
116 Registro destino: 8
117 alu_op: 0010
118 imm:      0
119 ext_imm:      0
120 Ejecutando operacion en la ALU
121 Aluin1:      0
122 Aluin2:      0
123 A:      0
124 B:      0
125 ALUctl: 0010
126 Resultado de la ALU:      0
127 Leyendo de memoria en direccion:      0
128 continuing to next instruction.
129 Cargando datos desde memoria:      x
130 addr:      36, Instruccion: 00012483
131 WriteData:      x
132
133 PC:        36
134 Instrucion: 00012483
135 opcode: 0000011
136 Load word
137 Registro destino: 9
138 alu_op: 0010
139 Data1:      5
140 Data2:      0
141 imm:      0
142 ext_imm:      0
143 Ejecutando operacion en la ALU
144 Aluin1:      5
145 Aluin2:      0
146 A:      5
147 B:      0
148 ALUctl: 0010
149 Resultado de la ALU:      5
150 Leyendo de memoria en direccion:      5
151 continuing to next instruction.
152 Cargando datos desde memoria:      x
153 addr:      40, Instruccion: 0090a023
154
155 PC:        40
156 Instrucion: 0090a023
157 opcode: 0100011
158 store word
159 alu_op: 0010
160 Data1:      0
161 Data2:      0
162 imm:      0

```

```

163 ext_imm:      0
164 Ejecutando operacion en la ALU
165 Aluin1:      0
166 Aluin2:      0
167 A:           0
168 B:           0
169 ALUctl: 0010
170 Resultado de la ALU:      0
171 Escribiendo en memoria en direccion:      0
172 Datos a escribir en memoria:      0
173 continuing to next instruction.
174 addr:      44, Instruccion: 00812023
175
176 PC:          44
177 Instrucion: 00812023
178 opcode: 0100011
179 store word
180 alu_op: 0010
181 Data1:      5
182 Data2:      0
183 imm:        0
184 ext_imm:      0
185 Ejecutando operacion en la ALU
186 Aluin1:      5
187 Aluin2:      0
188 A:           5
189 B:           0
190 ALUctl: 0010
191 Resultado de la ALU:      5
192 Escribiendo en memoria en direccion:      5
193 Datos a escribir en memoria:      0
194 continuing to next instruction.
195 Inm ext mod side: 00000000
196 addr:      48, Instruccion: 00018067
197
198 PC:          48
199 Instrucion: 00018067
200 opcode: 1100111
201 JALR
202 R1:  3
203 D1:   12
204 alu_op: 0010
205 Data1:   12
206 Data2:   0
207 WriteData:      52
208 Data1:   12
209 Data2:   52
210 Ejecutando operacion en la ALU
211 Aluin1:   12
212 Aluin2:   0
213 A:       12
214 B:       0
215 ALUctl: 0010
216 Resultado de la ALU:      12
217 Guardando direccion de retorno:      52
218 Jump taken, jumping to address:      12
219 addr:      12, Instruccion: 0000a203
220
221 PC:          12
222 Instrucion: 0000a203
223 opcode: 0000011
224 Load word
225 Registro destino:  4
226 alu_op: 0010
227 Data1:      0
228 Data2:      52
229 imm:        0
230 ext_imm:      0
231 Ejecutando operacion en la ALU
232 Aluin1:      0
233 Aluin2:      0
234 A:           0
235 B:           0
236 ALUctl: 0010

```

```

237 Resultado de la ALU:          0
238 Leyendo de memoria en direccion:          0
239 continuing to next instruction.
240 Cargando datos desde memoria:          0
241 addr:          16, Instruccion: 00012283
242 WriteData:          0
243
244 PC:          16
245 Instrucion: 00012283
246 opcode: 0000011
247 Load word
248 Registro destino:  5
249 alu_op: 0010
250 Data1:          5
251 Data2:          52
252 imm:          0
253 ext_imm:          0
254 Ejecutando operacion en la ALU
255 Aluin1:          5
256 Aluin2:          0
257 A:          5
258 B:          0
259 ALUctl: 0010
260 Resultado de la ALU:          5
261 Leyendo de memoria en direccion:          5
262 continuing to next instruction.
263 Cargando datos desde memoria:          0
264 addr:          20, Instruccion: 00522333
265
266 PC:          20
267 Instrucion: 00522333
268 opcode: 0110011
269 tipo R
270 funct3: 0010
271 Registro destino:  6
272 R1:  4
273 R2:  5
274 D1:          0
275 D2:          2
276 alu_op: 0111
277 Data1:          0
278 Data2:          2
279 A:          5
280 B:          0
281 ALUctl: 0111
282 Ejecutando operacion en la ALU
283 Aluin1:          0
284 Aluin2:          2
285 A:          0
286 B:          2
287 ALUctl: 0111
288 Resultado de la ALU:          1
289 Resultado listo para escritura en registro:          1
290 continuing to next instruction.
291 WriteData:          1
292 Imm ext mod side: 0000001c
293 addr:          24, Instruccion: 00000e63
294
295 PC:          24
296 Instrucion: 00000e63
297 opcode: 1100011
298 branch?
299 R2:  0
300 D2:          52
301 alu_op: 0110
302 Data1:          52
303 Data2:          52
304 A:          0
305 B:          2
306 ALUctl: 0110
307 imm:          0
308 ext_imm:          28
309 Ejecutando operacion en la ALU
310 Aluin1:          52

```

```

311 Aluin2:      52
312 A:          52
313 B:          52
314 ALUctl: 0110
315 Resultado de la ALU:      0
316 Resultado listo para escritura en registro:      0
317 Branch taken, jumping to address:      52
318 addr:      52, Instruccion: 00000013
319 Imm ext mod side: 00000000
320
321 PC:          52
322 Instrucion: 00000013
323 opcode: 0010011
324 tipo I
325 Registro destino: 0
326 funct3: 0000
327 R1: 0
328 D1:          52
329 alu_op: 0010
330 A:          52
331 B:          52
332 ALUctl: 0010
333 imm: 0
334 Ejecutando operacion en la ALU
335 Aluin1:      52
336 Ejecutando operacion en la ALU
337 Aluin1:      52
338 Ejecutando operacion en la ALU
339 Ejecutando operacion en la ALU
340 Aluin1:      52
341 Aluin2:      0
342 A:          52
343 B:          0
344 ALUctl: 0010
345 Resultado de la ALU:      52
346 Resultado listo para escritura en registro:      52
347 continuing to next instruction.
348 WriteData:      52
349 addr:      56, Instruccion: ffffffff
350
351 PC:          56
352 Instrucion: ffffffff
353 opcode: 1111111
354 alu_op: 0010
355 Esta es la ultima instruccion, terminando la simulacion.
356 ../../src/RISCVunicycle.sv:382: $finish called at 1105000 (1ns)
357 Data1: 0
358 Test bench finished successfully.

```