
Apellidos y Nombre	DNI	Grupo

1 (1.5 puntos) Sea la ruta de datos MONOCICLO del procesador MIPS R2000 que se muestra en la figura adjunta:



Se trata de una ruta ampliada para permitir la ejecución de más instrucciones. Obsérvese que los multiplexores MxPC, MxER y MxDst son ahora de cuatro entradas, por lo que sus señales de control serán de dos bits. También se ha añadido funcionalidad a la ALU y al circuito de extensión del operando inmediato, de acuerdo con las siguientes tablas:

Operación
S = A and B
S = A <b>or</b> B
S = A <b>xor</b> B
S = A nor B
S = A + B
S = A - B
Si A < B> S = 1
sino S = 0
S = A (identidad)

Func_inm	Operación
00	Extender signo
01	Extender ceros
10	Poner en parte alta
	y ceros en parte baja
11	No usado

a) (0.5 puntos) Rellene la tabla siguiente con las señales de control requeridas para la ejecución de las instrucciones básicas indicadas:

Instrucción	Form	EReg	OpALU	Func_inm	LMem	EMem	MxPC	MxALU	MxDst	MxER
sub rd, rs, rt	R									
xori rt, rs, inm	I									
lw rt, desp(rs)	I									
sw rt, desp(rs)	I									
beq rs, rt, etiq	I									-

jr	i rt, Inm_16 rs I rs	# PC ← # Salto	[rs], Sa a la suk	ılta a la iı	ate'rt = Inr nstrucción a puntada po ←[rs]	- puntada	por el co	ntenido	del regis	tro rs	
slt	t rd, rs, rt	# 'Set o	n Less <sup>-</sup>	Than'	Si [rs] <	[rt] ento	nces rd =	:1 sino	rd = 0		
	Instrucción	Form	EReg	OpALU	Func_inm	LMem	EMem	МхРС	MxALU	MxDst	MxEf
lui r	ct, Inm_16	I		<u> </u>						<u> </u>	
jr rs	3	R									
jal r	îs	R									
slt r	rd, rs, rt	R									
	(0.3 puntos) La						•				X, M,
aumen iendo	ntar la producti que el retardo (	ividad esi de los reg	te proc	esador s	se segment entación es	a en las de 5ns, s	5 etapa e pide:				X, M,
aumen	ntar la producti	ividad esi de los reg	te proc	esador s	se segment entación es	a en las de 5ns, s	5 etapa e pide:				X, M,
aumen iendo b)	ntar la producti que el retardo (	ividad est de los reg recuencia	te procistros c de rel	esador s de segme oj del pro	se segment entación es ocesador se	a en las de 5ns, s gmentad	5 etapa se pide: do.	s vistas	en clase	(LI, DI, E	
aumen iendo b)	ntar la producti que el retardo ( (0.3 puntos) F	ividad est de los reg recuencia	te procistros c de rel	esador s de segme oj del pro	se segment entación es ocesador se	a en las de 5ns, s gmentad	5 etapa se pide: do.	s vistas	en clase	(LI, DI, E	

3	(1.5	puntos)	En el	procesador	segmentado	de 5	etapas	del	ejercicio	anterior	se	va a	e jecutar	el	siguiente
	fragn	nento de	código	en ensamb	lador del MIPS	S R200	00.								

(1)		lui \$t0, 0x1000
(2)		lw \$t2, 0(\$t0)
(3)		beqz \$t2, no
(4)		addi \$t2, \$t2, 1
(5)		j Escr
(6)	no:	li \$t2, 0xFFFF
(7)	Escr:	sw \$t2, 16(\$t0)


a) (1.0 punto) Asuma que los conflictos por dependencias de datos se solucionan mediante la inserción de ciclos de parada. Los riesgos de control debidos a las <u>instrucciones de salto condicional e incondicional</u> se resuelven también con ciclos de parada. Teniendo en cuenta que para este procesador la latencia de salto es 2 y que el valor de la variable que hay en la dirección 0x10000000 tiene el valor de 50, complete el diagrama instrucciones/ciclo hasta la ejecución de la instrucción (7) inclusive.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19
(1) lui																			
(2) lw																			
(3) beqz																			

b) (0.5 puntos) Indique para dicho código:

Número de ciclos de parada (P)	
Número de ciclos totales de ejecución (C)	
CPI (indique las operaciones realizadas para el cálculo)	

4 (1.5 puntos) El circuito de la figura siguiente es un sumador para enteros de 32 bits con la técnica CSA (Carry Select Adder) y formado por sumadores de tipo CPA (Carry Propaged Adder) de 8 y 6 bits. Estos sumadores están a su vez implementados por sumadores completos FA (full adder) que generan la suma y el acarreo a través de sus funciones lógicas tal y como se ha visto en clase.




Si cada puerta lógica introduce un retardo de 1 ns y los multiplexores tienen 3 ns de retardo, indíquese:

b) (0.5 puntos) Su productividad en MOPS.


a) (0.5 puntos) El tiempo de respuesta del circuito completo.

La figura siguiente muestra otra opción para implementar los sumadores completos de un bit (FA), a partir de 2 semisumadores (H.A. Half Adder). En este caso TODAS las puertas tienen un retardo de 1ns. Supóngase ahora que los CPAs que conforman el circuito CSA anterior se implementan con esta nueva opción.



c) (0.5 puntos) ¿Supondrá esta nueva opción un ahorro de tiempo? Razónese la respuesta.

5 (1 punto) El siguiente organigrama (izquierdo) se corresponde con las acciones a realizar por el circuito de control de un multiplicador secuencial que aplica la técnica de Booth. Completa el organigrama de la derecha para que permita al control multiplicar mediante el algoritmo de recodificación por parejas de bits.



6 (1 punto) Para la siguiente declaración de variables en el MIPS R2000 indique cuál/les de los siguientes fragmentos de código no es correcto y porqué.

.data 0x10000000 A: .word 4 Valor1: .float 3.756 Valor2: .double 12.789 Valor3: .double 1.25 a) la \$t0, Valor1 lwc1 \$f2, 0(\$t0) li \$t1, 0x7F800000 and \$t2, \$t1, \$f2 b) lw \$t2, A mtc1 \$t2, \$f2 cvt.s.w \$f2, \$f2 la \$t0, Valor1 lwc1 \$f1, 0(\$t0) add.s \$f1, \$f1, \$f2 c) la \$t0, Valor2 lwc1 \$f2, 0(\$t0) la \$t0, Valor3 lwc1 \$f4, 0(\$t0) mult.d \$f6, \$f2, \$f4 d) la \$t0, A lw \$t2, 0(\$t0) cvt.d.w \$f2, \$t2

Ciclo	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Orden	ACT	NOP	NOP	READ										
Dirección														
Datos							W0	W1	W2	W3				
lva las sig	uiontos	cuesti	onec.			I		I		L	I	l	l	·
.25 p) Co ente así c					ndo el	envío	de las c	direcci	ones de	e fila y	colum	na en e	el ciclo	corres
)غ (p 25.c	ìuál es	la Late	ncia d	e CAS d	e esta	memo	oria en	ciclos	de rel	oi? ¿Cı	ıál es e	l tiemn	o de ac	ceso
kpresado									<u> </u>					
25 -21:0				l C										
<u>C) (25 p)</u>	ual es s	u <b>anch</b>	o de ba	nda?										
25 -1.0	4		. f t d					-11-	l	1 -			f - l:	
0.25 p)¿C na versiór					•		•					•		
					•		•					•		
					•		•					•		
na versiór	DDR d	e esta ı	misma I	memoria	mani	tenieno	do sus n	nismos	s parám	netros t	empor	ales int	ernos)	?
na versión L punto) L	DDR d	e esta i	misma i	memoria expuesto	s en el	Museo	do sus n	nismos ormáti	s parám	netros t	empor	ales int	ernos)	?
na versiór L punto) L alabra es	n DDR d In antig de 16 b	e esta i guo PC d its y uti	de los e	memoria expuesto ecciones	s en el de me	Museo	o de Inf	ormáti its.	s parám	e un pr	rocesa	dor 802	ernos)	o anch
na versión 1 punto) L alabra es ste compu de un mó	In antig de 16 b utador o dulo M	e esta i guo PC d its y uti disponía 2 de 8N	de los e liza dire a de un AB al fii	expuesto ecciones módulo	s en el de me	Museo moria 2 ME	o de Inf de 24 b de me	ormáti its. moria	s parám ica tien RAM d	e un pr	rocesa	dor 802	ernos)	o anch
na versión 1 punto) L alabra es ste compu de un mó onteste la	In antig de 16 b utador o dulo M s siguie	e esta i juo PC d its y uti disponía 2 de 8N entes cu	de los e liza dire a de un //B al fii estione	expuesto ecciones módulc nal de es	s en el de me M1 de spacio e	Museo moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me	ormáti its. moria niento	s parám ica tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch
1 punto) L alabra es ste compu de un mó conteste la a) (0.2	In antig de 16 b utador o dulo M s siguie	e esta i juo PC d its y uti disponía 2 de 8N entes cu	de los e liza dire a de un //B al fii estione	expuesto ecciones módulo	s en el de me M1 de spacio e	Museo moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me	ormáti its. moria niento	s parám ica tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch
1 punto) L alabra es ste compu de un mó conteste la a) (0.2	In antig de 16 b utador o dulo M s siguie	e esta i juo PC d its y uti disponía 2 de 8N entes cu	de los e liza dire a de un //B al fii estione	expuesto ecciones módulc nal de es	s en el de me M1 de spacio e	Museo moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me	ormáti its. moria niento	s parám ica tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch
1 punto) Ualabra es este compude un mó conteste la tier	In antig de 16 b utador o dulo M s siguie 25 p) ¿C ne ¿	guo PC dits y uti disponía 2 de 8N entes cu	de los e liza dire a de un AB al fin estione memor	expuesto ecciones módulo nal de es es:	s en el de me M1 de spacio d	Musec moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me ccionan	ormáti its. moria niento.	ca tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch
1 punto) Ualabra es este compude un mó conteste la tier	In antig de 16 b utador o dulo M s siguie 25 p) ¿C ne ¿	guo PC dits y uti disponía 2 de 8N entes cu	de los e liza dire a de un AB al fin estione memor	expuesto ecciones módulc nal de es	s en el de me M1 de spacio d	Musec moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me ccionan	ormáti its. moria niento.	ca tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch
1 punto) Ualabra es este compude un mó conteste la tier	In antig de 16 b utador o dulo M s siguie 25 p) ¿C ne ¿	guo PC dits y uti disponía 2 de 8N entes cu	de los e liza dire a de un AB al fin estione memor	expuesto ecciones módulo nal de es es:	s en el de me M1 de spacio d	Musec moria e 2 ME de dire	do sus no de Inf de 24 b 3 de me ccionan	ormáti its. moria niento.	ca tien RAM d	e un pr	rocesado de sole des	dor 802	86 cuy	o anch

SEL<sub>M2</sub> =