## **ESTRUCTURA DE COMPUTADORES**

Examen Parcial 3			Marzo 2013	
Ар	ellidos y Nombre	DNI	Grupo	

1. **(2,5 puntos)** A un computador con procesador MIPS R2000 se le ha dotado de los siguientes módulos de memoria:

Módulo 1: BIOS en memoria EEPROM : 512MB a partir de la dirección 0x00000000

Módulo 2: SDRAM DDR: 1GB a partir de la dirección 0x40000000

Módulo 3: SDRAM DDR2 : 1GB a partir de la dirección 0xC0000000

Se pide:

a) Complete el mapa de memoria de dicho computador, especificando claramente la dirección inicial y final de cada uno de los módulos y el tamaño de los huecos libres. (1,5 puntos)

Módulo	Dirección inicial/final	Tamaño
	0x0000000	
		_
Modulo 1		512 MB
		_
		7
		_
		_
		٦
		-
	0xFFFFFFF	

D)	•				•		seieccionar e a nivel bajo. <i>(</i> (	,	SDR	AIVI
c)	Indique	qué	líneas	del	bus	de	direcciones	intervienen	en	el
	direccior	namien	to intern	o del l	Módulo	o 1.	(0,5 puntos)			

2. (7,5 puntos) Se dispone de un procesador MIPS R2000 con una cache L1 unificada para instrucciones y datos, la cual tiene una capacidad de 8 KB, tamaño de bloque de 16 bytes y correspondencia asociativa por conjuntos de 4 vías. La política de fallo en escritura es write allocate, la política de actualización write back, y el algoritmo de reemplazo LRU. En este contexto se desea acceder al vector A, de 16 elementos enteros (32 bits), con la finalidad de cambiar el signo de sus elementos. Para ello se dispone de la secuencia de código que se muestra a continuación:

```
.data 0x10200300
A:
            .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16
           .text 0x00400000
__start:
           li $t1, 16
           lui $t0, 0x1020
           ori $t0, $t0, 0x0300
           lw $t2, 0($t0)
bucle:
           sub $t2, $zero, $t2
           sw $t2, 0($t0)
           addiu $t0, $t0, 4
            addi $t1, $t1, -1
           bne $t1, $zero, bucle
            .end
```

a) Indique el número de líneas que integran la cache y el número de conjuntos que comprende. (0,5 puntos)

Número de líneas	
Número de conjuntos	

**b)** Indique el nombre y el tamaño de los diferentes campos en que se interpreta la dirección de memoria para gestionar la cache L1. (0,5 puntos)

c)	Indique los bits de la que pertenece. <i>(0,5</i>		ninan el número de b	loque de memoria al
<b>d</b> )	bits de la memoria on número de entradas	de control (etiquetas y	oblema, calcule el tar y bits de control), indi así como la descomp <b>punto)</b>	cando claramente el
e)			ria que ocupan el vec mapearían. <i>(1 punto</i>	
	Vect	or A	CÓD	DIGO
	Bloque de Memoria	Conjunto de Cache	Bloque de Memoria	Conjunto de Cache
f)	Indíquese el valor o ocupa el código. (0,		oondiente a los bloqu	es de memoria que
<b>g</b> )		ro total de fallos y de mente los valores rese	accesos tanto a los da eñados. <i>(1 punto)</i>	atos como al código.
DATOS		CÓDIGO		
-	N⁰ de Fallos	Nº de Accesos	N⁰ de Fallos	Nº de Accesos
	Tasa de Aciertos			

n)	En el contexto anterior, suponiendo que los tiempos de acceso a la L1 y a la memoria principal fueran de 1 ns y 200 ns, respectivamente, calcule cuál sería el tiempo medio de acceso a memoria. (0,75 puntos)
  ) 	¿Qué influencia tendría sobre la tasa de aciertos ubicar el vector A en la dirección 0x10200000? Razone la respuesta. (0,75 puntos)
) )	¿Qué influencia tendría sobre la tasa de aciertos modificar la función de correspondencia? Razone la respuesta bajo los dos supuestos de aplicación de una correspondencia directa y de una totalmente asociativa. (0,75 puntos)
<b>(</b> )	¿Qué influencia tendría sobre la tasa de aciertos modificar la política de escritura a write-no allocate? Razone la respuesta. (0,25 puntos)