

**Apellidos y Nombre** 

DNI

Grupo

(1.5 punto) La ruta de datos monociclo básica del procesador MIPS R2000, se ha modificado ligeramente para dar soporte a las instrucciones de saltos incondicional j direccion y jr \$rs. La Figura 1 muestra el formato de estas instrucciones, así como las acciones que llevan aparejadas cuando se ejecutan. En la Figura 2 se muestra la ruta de datos, distinguiéndose con línea discontinua el camino de datos para la ejecución de la instrucción j y con línea punteada el de la instrucción jr.





a) (0.75 puntos) Obsérvese que ahora es necesario un nuevo multiplexor a la entrada del CP para discriminar entre cuatro posibles valores de éste. Diseñe la nueva señal de control de este multiplexor MxCP para que puedan ejecutarse las instrucciones básicas y las nuevas. Rellene para ello la tabla adjunta.

Instrucción/es	Valor señal MxCP (binario)
add, and, or, sub	
lw	
sw	-
beq	
j	ì
jr	

**b) (0.75 puntos)** Rellene la siguiente tabla de señales de control, correspondiente a la unidad de control del procesador. Utilice los valores de la señal MxCP definidos en el apartado anterior:

Instrucción	Form	EReg	OpALU	LMem	EMem	МхСР	MxALU	MxDst	MxER
sub rd, rs, rt	R								
lw rt, desp(rs)	I		**************************************						
sw rt, desp(rs)	I								
beq rs, rt, etiq	I								
j dirección	R								
jr \$rs	J								

2	(1.5 puntos) En la ruta de datos anterior, suponga que las operaciones en memoria conllevan 30 ns, leer y escribir
	en el banco de registros 10 ns y operar en la ALU 15 ns. Suponga que el resto de elementos tienen un retardo
	despreciable. Indique, justificando SIEMPRE la respuesta:

a)	(0.3 puntos)	La máxima	frecuencia	a de reloj a la que	puede trabajar este procesad	lor.
		•		-	*	

Para aumentar la productividad este procesador se segmenta en las 5 etapas vistas en clase (LI, DI, EX, M, ER). Asumiendo que el retardo de los registros de segmentación es de 2ns, se pide:

	b)	(0.3 puntos) Ciclo de reloj del procesador segmentado.
	_\	(0.2 montes) Due do stinidad as évias a del pue seconda a se sus estada
	c)	(0.3 puntos) Productividad máxima del procesador segmentado
	d)	(0.2 puntos) Aceleración máxima respecto del procesador original monociclo y aceleración ideal.
	e)	(0.2 puntos) Suponga que se decide supersegmentar el procesador, dividiendo las etapas Ll y M en dos
	_	subetapas de 15 ns (LI1, LI2, DI, EX, M1, M2, ER) y utilizar registros con un tiempo de retardo de 1 ns.
		¿Cuál será la nueva frecuencia de reloj para esta nueva versión del procesador?
	f)	(0.2 puntos) Compare el tiempo requerido en el procesador segmentado y en el supersegmentado para
	',	ejecutar 10000 instrucciones. Incluya en los cálculos los ciclos de llenado inicial del pipeline. Suponga
		que no hay conflictos.
		,
•		
ı		

**3** (1 punto) En el procesador segmentado con 5 etapas del ejercicio anterior se va a ejecutar el siguiente fragmento de código en ensamblador del MIPS R2000. Asuma que se utiliza inserción de ciclos de parada tanto para solucionar los conflictos por dependencias de datos como los riesgos de control. La latencia de salto para este procesador es de 2 ciclos.

(1)		addi \$t1, \$zero, 4
(2)	bucle:	lw \$t2, 0(\$t0)
(3)		addi \$t0, \$t0, -4
(4)		sub \$t2, \$t2, \$t3
(5)		addi \$t1, \$t1, -1
(6)		sw \$t2, 0(\$t4)
(7)		bne \$t1, \$zero, bucle
(8)		andi \$t3, \$t3, 1000

a) (0.25 puntos) Identifique los conflictos por dependencia de datos que se producen en dicho código. Rellene para ello la tabla siguiente utilizando tantas filas como necesite:

	Registro	Número de instrucción en que se escribe	Número de instrucción en que se lee
Riesgo 1			
Riesgo 2			
Riesgo 3			
Riesgo 4			
Riesgo 5			

b) (0.25 puntos) Complete el diagrama instrucciones tiempo para este fragmento de código reflejando lo que ocurre en la <u>última pasada del bucle</u>

Instrucción/ciclo	х	x+1	x+2	X+3	x+4	x+5	x+6	x+7	x+8	x+9	x+10	x+11	x+12	x+13	x+14	x+15	x+16	x+17	x+18	x+19
					-															
									L.,											

c) (0.25 puntos) Indique para dicho código, justificando siempre los valores:

Número total de instrucciones ejecutadas (I)	
Número de ciclos totales de parada (P)	
Número de ciclos totales de ejecución (T)	
CPI (indique las operaciones realizadas para el cálculo)	

d) (0.25 puntos) A la vista de cómo se ejecuta este código ¿se podría utilizar una técnica más eficiente para resolver el conflicto de control existente? Indique brevemente qué técnica y porqué mejoraría.

4 (1 punto) En la Figura 3 se muestra un operador de suma para tres números binarios sin signo de 4 bits (A, B y C). Cada sumador completo, FA (Full Adder), está implementado como los estudiados en clase, de modo que el retardo de la señal de acarreo es de 2 niveles de puertas y la señal de suma de 3 niveles de puertas. El resultado de la operación tendrá 5 bits, y un bit de acarreo.





Figura 3. Circuito sumador para tres valores de 4 bits.

- a) (0.6 puntos) Indique sobre el dibujo los retardos en las diferentes señales del circuito, en función del retardo de puerta T. Asuma que todas las entradas del circuito (A, B y C) llegan en el mismo instante de tiempo (así como las entradas que están permanentemente a cero).
- b) (0.4 puntos) Indique el tiempo total de operación del circuito (en ns) y su productividad (en MOPS). Asuma por simplicidad que todas las puertas lógicas empleadas tardan T=2ns. Justifique las respuestas.

	The state of the s
1	
1	
1	
l .	
l control of the cont	
Í	
1	
1	
1	
i	
1	
I	
1	

(1 punto) Se dispone de un circuito multiplicador secuencial basado en el algoritmo de Booth para números enteros de 8 bits tal y como se muestra en la Figura 4. Supóngase que el retardo de las diferentes operaciones involucradas en la multiplicación es el que se indica en la tabla adjunta:



Inicializar registros y circuito de control	14 ns
Inspeccionar q <sub>i</sub> , q <sub>i-1</sub>	2 ns
Sumar y actualizar HI	10 ns
Restar y actualizar HI	12 ns
Desplazar S-HI-LO-X 1 bit	4 ns
Evaluar el número de ciclo actual	1 ns

Figura 4. Multiplicador secuencial para el algoritmo de Booth y tabla de retardos de las operaciones

a) (0.6 puntos) Indique cuál sería el periodo mínimo de la señal de reloj del control secuencial, cuántos ciclos son necesarios para realizar una operación de multiplicación y tiempo de operación de este circuito. Asuma que la inicialización de los registros se hace en un ciclo independiente. Justifique la respuesta.

Periodo=			
Número de ciclos =			
Tiempo de operación =			

b) (0.4 puntos) ¿Cuál sería la productividad que podría alcanzar dicho multiplicador, en MOPS? Justifique la respuesta.

int A =- 3	.data 0x10000000
float $x = 5.4$	A: .word -3 x: .float 5.4
float y = 1.34	y: .float 1.34 .text 0x00400000 start:
x = y + (float) A	
nediante chips comerciales es de 2GB.	1 estándar (64 bits) de memoria utilizado en un procesador de 64 bits está implementa de memoria DDR-SDRAM cuyo un ancho de palabra es de 8 bits. La capacidad del mód externamente que el módulo solo tiene una fila de chips. ¿De qué capacidad será ca
	la respuesta.
a) (0.5 puntos) Se observa uno de ellos? Justifique	

c) (0.25 puntos) ¿Cuántas patillas para las direcciones (A<sub>i</sub>) tendrá cada chip? Justifique la respuesta

	е)						1? Ju							es 1	2G1	1Z, ¿	Cua	ı ser	ia el	anci	10 d	e ba	nda :	de c	ada -	chip ——	
	Chip	(GB	ps) :	=																							
	Mód	ulo i	M1 (	(GBp	os) =																						
M1	de :	2GB	а ра	artir	de la	a dir	ecció	ón 0	y ot	ro m	ódu	lo M	12 de	ra la e igu	al ta	mañ	o al	s, se fina	le h I del	a do maj	tado oa de	de dir	un p	orimo	er m	ódu	lo
а) Г	(0.5	pu	ntos	Co	mple	ete l	as di	recci	ione	s inio	cial y	fina	ıl de	cada	mó	dulo	)										_
-						Mó	dulo	M1						Módulo M2													
-	Dirección Inicial					+	Dirección final						Dirección Inicial						_	Dirección final							
	Función de selección a nivel bajo:												Función de selección a nivel bajo:														
di	<b>1) (0</b>	.5 p	unto	para	India la s	que elec	ción	este	e cor	mpui	tado	r qu	é lín	eas s													
el	casil	lero	sigu	iient	e las	órd	jue la lenea máti	s a re	mpo ealiz	rizac ar pa	ión ara le	de lo eer o	os ch dos b	ips I Ioqu	DDR- ies e	SDR nter	AM os c	es ( onse	C <sub>L</sub> -t <sub>ro</sub> ecut	d-t <sub>ras</sub> ivos,	-t <sub>rp</sub> = alm	3-3- acer	5-3. nado	Reile s en	ene : la n	sobr nism	e a
	T1	T2	Т3	T4	T5	Т6	<b>T7</b>	T8	Т9	T10	T11	T12	T13	T14	T15	T16	T17	T18	T19	T20	T21	T22	T23	T24	T25	T26	T27
																							1				I
						l	<u> </u>											l	L							L	
į						<u> </u>																	L:				

8

Orden

Dirección

Datos