
## Examen Recuperación Primer Parcial ESTRUCTURA DE COMPUTADORES

**Enero 2015** 

Apellidos y Nombre	DNI	Grupo

- 1. (3 puntos) La figura 1 muestra la ruta de datos básica del procesador monociclo visto en clase. Esta ruta permite ejecutar, entre otras, las instrucciones lui rt,inm<sub>16</sub> (Load Upper Inmediate) y j etiqueta (salto incondicional). Estas instrucciones tienen el siguiente formato:
  - lui rt,inm<sub>16</sub> Pone en la parte alta del registro 'rt' la constante inmediata de 16 bits 'inm<sub>16</sub>'., dejando la parte baja a ceros.



• j etiqueta La instrucción 'jump' produce un salto incondicional a la dirección indicada por 'etiqueta'. La dirección se crea mediante el campo 'inm<sub>26</sub>' de 26 bits que incluye la instrucción, multiplicada por 4 (desplazamiento 2 bits izquierda) y los 4 bits de más peso del contador de programa [PC+4]:

Dirección (etiqueta) =  $[PC+4]_{31..28} | | inm_{26} | | 00$ 



Formato J

Para dar soporte a las instrucciones, la ruta de datos incluye: un operador de extensión de signo cuya funcionalidad se gestiona mediante los 2 bits (OpExtens) como muestra la Tabla 1; la ALU que se gestiona mediante las señales de control (OpALU) de 3 bits como muestra la Tabla 2. La operación IDENTIDAD significa que la salida de la ALU es igual a la entrada 2, pero en bit Z se activará (Z=1) si la salida es cero. Observe también que el multiplexor del PC (MxPC) se gestiona mediante 2 bits.

OpExtens	Función	Salida (32 bits)
00	Extiende signo (s)	ssssssssss    [Entrada]
01	Extiende 1's	11111111    [Entrada]
10	Extiende 0's	00000000    [Entrada]
11	Pone en parte alta	[Entrada]     00000000

Tabla 1

OpALU	Operación
000	AND
001	OR
010	SUMA
110	RESTA
111	IDENTIDAD

Tabla 2

a) (1 punto) Marque sobre esta ruta de datos los caminos activos para ejecutar estas instrucciones. Considérese también la etapa de búsqueda de la instrucción y las acciones correspondientes.




Figura 1. Ruta de datos básica.

b) (1 punto) Complete la tabla correspondiente a las señales de control para poder ejecutar las instrucciones que se indican.

Instrucción	Form	EReg	OpALU	OpExtens	LMem	EMem	МхРС	MxALU	MxDst	MxER
add rd, rs, rt	R									
sw rt, desp(rs)	I									
beqz rt, etiq	I									
lui rt, inm <sub>16</sub>	I									
j etiqueta	J									

c) (0.75 puntos) Asumiendo los retardos de los distintos elementos de la ruta de datos que se indican a continuación, indique los tiempos de ejecución de cada una de las instrucciones siguientes:

Lectura Memoria Instrucciones y carga RI	30 ns
Escritura de PC	5 ns
Decodificación de la instrucción	25 ns
Lectura / Escritura del banco de registros	25 ns
Sumador simple (+); desplazador (<<) y 'Join'	5 ns
Operación extensión signo	10 ns
Operación en la ALU	25 ns
Lectura / Escritura Memoria de datos	30 ns
Multiplexores	0 ns

Recuerde que las señales de control no son válidas hasta después de la descodificación de la instrucción.

Instrucción	Tiempo de ejecución (ns)
add rd, rs, rt	
lw rt, desp(rs)	
lui rt, inm <sub>16</sub>	

	d)		puntos) Asumiendo que la instrucción más lenta que se puede ejecutar en la ruta de datos básic guna de las indicadas en el apartado anterior, calcule la productividad de este procesador monocicl MIPS)	
2.	etapas es	s la sigu	ocesador anterior se rediseña segmentándolo en 5 etapas (LI, DI, EX, M, ER). La duración de la uiente LI: 35ns; DI: 28ns; EX: 30ns; M: 35ns y ER: 30ns. Los registros de segmentación introducen u al de 5 ns. Indique, <u>justificando en todos los casos el resultado indicado</u> :	
		a)	(0,25 puntos) Frecuencia de reloj del procesador segmentado	
		b)	(0,25 puntos) Productividad máxima que puede llegar a ofrecer	
		c)	(0,25 puntos) Aceleración máxima respecto del procesador original monociclo del ejercici	io
			anterior	
		d)	(0,25 puntos) ¿Qué debería ocurrir para que el procesador segmentado tuviera una aceleració	'nη
		۵,	máxima de 5?	
3.	(1.5 punt	os) Sol	ore un procesador segmentado de 5 etapas se ejecuta el siguiente código:	
(1	•	ori		
(2		: lui	\$7, 0x0005	
(3			\$7, \$7, 0xffff	
(4	)	lw	\$4, 0(\$8)	

(5) (6)

(7) (8) add \$6, \$6, \$4

sw \$7, 0(\$8) addi \$8, \$8, -4

bgtz \$8, do

Este procesador tiene latencia de salto 2 y los conflictos de control se resuelven mediante la inserción de ciclos de espera. Para la resolución de los conflictos debidos a dependencias de datos, el procesador puede hacer uso de técnicas de anticipación implementando los cortocircuitos vistos en clase (MaEX, ERaEX, ERaM). En caso de no poder resolver enteramente el conflicto mediante estas técnicas el compilador insertará instrucciones NOP.


a) (0.5 puntos) Indique utilizando la tabla los **conflictos en los datos** que se producen así como la solución más eficiente para los mismos. (En caso de insertar alguna NOP mantenga la numeración original de las instrucciones tal y como indica el enunciado del ejercicio 2).

	Registro	Número de instrucción en que se escribe	Número de instrucción en que se lee	Solución
Riesgo 1				
Riesgo 2				
Riesgo 3				
•••				

b) (1 punto) Indique para dicho código y especifique cómo obtiene el resultado:

Número total de Instrucciones ejecutadas (I)	
Número de ciclos totales de ejecución (T)	
СРІ	

4. **(1, 5 puntos)** Se dispone de un circuito multiplicador secuencial para números enteros de 32 bits que admite tanto el algoritmo de Booth como el de recodificación por parejas de bits tal y como se muestra en la figura 2. Supóngase que el retardo de las diferentes operaciones involucradas en la multiplicación es el que se indica en la tabla adjunta.



Fiarra	7
Figura	Z

Inicializar registros y circuito de control	4 ns
Inspeccionar bits de q	1 ns
Sumar	10 ns
Restar	12 ns
Desplazar M 1bit	2 ns
Desplazar S-HI-LO-X 1 bits	2ns
Escribir registro HI	2 ns
Evaluar el número de ciclo actual	4 ns

a)	(0,75 puntos)	Indique o	cuál s	sería el periodo	míni	mo de	la se	eñal	de r	eloj y cuánt	os ciclos son	necesari	ios pa	ara
	realizar una	operación	de	multiplicación	con	cada	uno	de	los	algoritmos	propuestos.	Asuma	que	la
	inicialización	de los regi	stros	se hace en un c	iclo.	Justific	que la	as re	spu	estas.				


Multiplicación por Booth	τ =	Nº de ciclos =	
Multiplicación por recodificación por	τ =	Nº de ciclos =	
parejas			

b) (0,75 puntos) ¿Cuál sería la productividad que podría alcanzar dicho multiplicador? Justifíquelo

Multiplicación por Booth	Productividad =
Multiplicación por recodificación por parejas	Productividad =

5. (1 punto) El esquema de la figura 3 corresponde con un sumador/restador de n-bits

Teniendo en cuenta que las puertas XOR tiene un retardo equivalente a 3 niveles de puertas, y que el sumador de n bits es un sumador serie (formado exclusivamente por sumadores completos de 1 bit conectados en cascada).



 a) (0,75 puntos) Asumiendo que el tiempo equivalente a 1 nivel de puertas es 1ns, calcula la expresión del tiempo total de circuito en función del número de bits (n).

<ul><li>b) (0,25 puntos) ¿Cuá</li></ul>	ii seria ia	productividad	aei	circuito	para r	1=8 !
---	-------------	---------------	-----	----------	--------	-------

6.		( <b>2 puntos</b> ) Se desea escribir en ensamblador del MIPS el código de una subrutina <b>double volumen(float *radio)</b> que calcule el volumen de una esfera de radio 'r' de acuerdo con la expresión estándar:		
		$volumen = \frac{4.0}{3.0} \cdot \pi \cdot r^3$		
	a)	(1.5 puntos) Escriba el código de dicha subrutina asumiendo que el registro \$a0 se emplea para pasar la dirección de la variable float en memoria que contiene el radio y el resultado se devolverá en \$f0. Los cálculos deben hacerse en doble precisión. Puede utilizar pseudointrucciones li.d para inicializar con valores reales en doble precisión.		
	<b>L</b>	(O. F. muntos) Sungarga que al mungare des MIDS tende 1.2 agrundos en ejecutes un millén de veces agruides		
	D)	(0.5 puntos) Suponga que el procesador MIPS tarda 1.2 segundos en ejecutar un millón de veces seguidas la subrutina <b>volumen</b> del apartado anterior. Indique la potencia de cálculo de dicho procesador en MFLOPS.		