
Apellidos y Nombre DNI Grupo

(2.0 puntos) La figura 1 muestra la ruta de datos monociclo del procesador MIPS R2000 modificada para dar soporte a más instrucciones. Para ello se han ampliado algunos multiplexores, para abrir nuevos caminos, y se han mejorado algunos elementos, como el circuito multifunción para el tratamiento del operando inmediato en instrucciones de tipo I. Así se puede, según la señal OpExt, extender el signo del operando a 32 bits, o extender con ceros o poner el valor inmediato en la parte alta y ceros la parte baja. Las distintas opciones de este circuito aparecen también en la Figura 1. Los nuevos caminos añadidos permiten ejecutar la instrucción jump (J etiqueta - - línea discontinua) y la instrucción jump register (Jr \$rs ... línea punteada).



Se pretende ahora incorporar nuevas instrucciones, como son la JAL (Jump and Link) y la JALR (Jump and Link Register):

• JAL etiqueta Jump and Link (Salto a subrutina)

Guarda en \$31 la dirección de retorno (CP+4) y salta a la dirección apuntada por etiqueta. Esta dirección se obtiene de la misma forma que la instrucción JUMP (4 bits del CP actual | | operando inmediato 26 bits | 00).

CP ← dirección etiqueta

• JALR rd, rs Jump and Link Register (Salto a subrutina apuntada por rs)

Guarda en rd la dirección de retorno (CP+4) y salta a la dirección apuntada por rs.

$$rd \leftarrow CP+4$$

a)	(0.4 puntos)	Complete	la	figura	marcando	las	conexiones	necesarias	para	poder	ejecutar	las	dos	nuevas
	instrucciones.													

b) (0.4 puntos) Complete la tabla correspondiente a las señales de control para ejecutar las nuevas instrucciones:

Instrucción	Form	Ereg	OpALU	LMem	EMem	OpExt	MxPC	MxALU	MxER	MxDst
jal etiqueta	J									
jalr rd, rs	J									

c) (0.7 puntos) Complete la tabla correspondiente a las señales de control para ejecutar en la misma ruta de datos las instrucciones que se indican:

Instrucción	Form	Ereg	OpALU	LMem	EMem	OpExt	MxPC	MxALU	MxER	MxDst
add rd,rs,rt	R									
ori rt, rs, inmed	1									
lw rt, desp(rs)	I									
bne rs, rt, etiq.	I									
lui rt, inmed	1									
j etiqueta	J									

Supóngase los siguientes retardos en los elementos que componen esta ruta de datos: lectura/escritura en registros 5 ns, operación en la ALU 10 ns, circuito multifunción 2 ns, el resto de retardos se considera despreciable, excepto las memorias.

d)	(0.5 puntos) Si se pretende que la productividad máxima de este procesador sea de 25 MIPS, ¿cuál debería ser
	la velocidad de las memorias (retardo en ns)? Justifique la respuesta.

2 (1 punto) Suponga un procesador monociclo como el del ejercicio anterior, pero con los siguientes componentes: Memorias (20ns lect/escrit), ALU (14ns), banco de registros (8ns lect/escrit), circuito multifunción (4ns). Para aumentar la productividad de este procesador, se segmenta en 5 etapas (LI, DI, EX, M, ER). Asumiendo que el retardo de los registros de segmentación es de 5ns, se pide:

a)	(0,2 puntos) Frecuencia de reloj del procesador segmentado (Justifique la respuesta indicando los cálculos).

c) (0,4 puntos) Para mejorar el diseño anterior se procede a supersegmentar el procesador, dividiendo las etapas LI y M en dos subetapas de 10ns (LI1, LI2, DI, EX, M1, M2, ER) y empleando registros de etapa de 2ns. El resto de etapas son igual al anterior. Además, se replica el conjunto 4 veces haciendo un procesador super-escalar de grado 4. (IPC = 4). Indique la productividad máxima de este nuevo procesador super-escalar y la aceleración máxima respecto del procesador original monociclo no segmentado (Justifique la respuesta).

3 (1.0 punto) Se va a ejecutar la siguiente subrutina en ensamblador del MIPS R2000.

```
(1)
        Subrut: addi $t2, $0, 50
                ori $t1, $t1, 0
(2)
         bucle: lw $t0, 0($a0)
                                          # bucle 50 iteraciones
(3)
(4)
                 add $t1, $t1, $t0
                 addi $t2, $t2, -1
(5)
                 addi $a0, $a0, 4
(6)
                 bnez $t2, bucle
(7)
                 sw $t1,0($a0)
(8)
(9)
                jr $ra
                                 # retorno de subrutina
```

Asuma que los conflictos por dependencias de datos se solucionan mediante la inserción de ciclos de parada. Así mismo, para los riesgos de control en instrucciones de salto condicional se emplea la técnica de Predicción de salto no efectivo (Predict Not Taken). Para los riesgos en instrucciones de salto incondicional se emplean ciclos de parada. La latencia de salto es 2. Se asume que el registro \$a0 ha sido previamente inicializado.

a) (0.3 puntos) Identifique los conflictos por dependencia de datos que se producen en dicho código. Rellene para ello la tabla siguiente utilizando tantas filas como necesite:

	Registro	Número de instrucción 	Número de instrucción en
		en que se escribe	que se lee
Riesgo 1			
Riesgo 2			
Riesgo 3			
Riesgo 4			
Riesgo 5			

b) (0,3 puntos) Complete el diagrama instrucciones/ciclo para las instrucciones indicadas que se ejecutan en la última vuelta de bucle.


	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
lw \$t0, 0(\$a0)															
add \$t1, \$t1, \$t0															
addi \$t2, \$t2, -1															
addi \$a0, \$a0, 4															
bnez \$t2, bucle															
sw \$t0,0(\$a0)															

c) (0,4 puntos) Calcule los datos siguientes para la ejecución completa del código de la subrutina justificando siempre los valores

Número de Instrucciones	
ejecutadas (I)	
Número de ciclos de parada	
(P)	
Número de ciclos totales de	
ejecución (C)	
CPI	

(1 punto) Se desea desarrollar un sumador de 12 bits utilizando tres sumadores con propagación de acarreo de 4 bits (con un tiempo de 9ns para la suma del último bit y de 8 ns para el acarreo de salida) y con dos circuitos derivados de los CLA (Carry Lookahead Adder) de 4 bits que son capaces de calcular el acarreo de la suma de dos números de 4 bits mas un acarreo de entrada en solo 3ns.


a) (0,7 puntos) Dibuje las líneas de conexión de los datos de entrada con los circuitos y de los circuitos entre sí para lleva a cabo dicha operación.



b) (0,3 puntos) Calcule el tiempo que tardará en completarse la suma de 12 bits y compárelo con el que tardaría el mismo circuito sin hacer uso de los CLA. Indique la mejora (speedup).



5 (1 punto) Se dispone de un circuito multiplicador secuencial basado en el algoritmo de Booth para números enteros de 4 bits tal y como se muestra en la figura. Supóngase que el retardo de las diferentes operaciones involucradas en la multiplicación es el que se indica en la tabla adjunta:



Inicializar registros y circuito de control	5 ns
Inspeccionar q _{i,} q _{i-1}	2 ns
Sumar y actualizar HI	8 ns
Restar y actualizar HI	11 ns
Desplazar S-HI-LO-X 1 bit	2 ns
Evaluar el número de ciclo actual	1 ns

	a)	(0.7 puntos) Indique paso a paso con	mo se realizaría el producto de los números de 4 bits M=2 y Q=-7.
	b)		ividad que podría alcanzar dicho multiplicador, en MOPS? Considere que
		la inicialización se realiza en un ciclo	de reloj independiente. Justifique la respuesta.
6	/1	muntal Dada la ciguiante cacuancia e	do instrucciones en un longuaio de alte nivel, complete el recuedro de la
6			de instrucciones en un lenguaje de alto nivel. complete el recuadro de la
6	der	echa con el código del ensamblador I	MIPS que permite realizar dicha tarea.
6	der	recha con el código del ensamblador I et PI = 3.1416;	MIPS que permite realizar dicha tareadata 0x10000000
6	floa dou	echa con el código del ensamblador lat $PI = 3.1416$; uble $r3 = 2.344*2.344*2.344$;	.data 0x10000000 PI: .float 3.1416 r3: .double 2.344*2.344*
6	floa dou	recha con el código del ensamblador I et PI = 3.1416;	.data 0x10000000 PI: .float 3.1416 r3: .double 2.344*2.344* K: .double 4.0/3.0
6	floa dou dou	echa con el código del ensamblador lat $PI = 3.1416$; uble $r3 = 2.344*2.344*2.344$;	.data 0x10000000 PI: .float 3.1416 r3: .double 2.344*2.344*
6	floa dou dou dou	echa con el código del ensamblador l et PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0;	.data 0x10000000 PI: .float 3.1416 r3: .double 2.344*2.344* K: .double 4.0/3.0 V: .space 8
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V;	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	
6	floadou dou dou // C	echa con el código del ensamblador let PI = 3.1416; uble r3 = 2.344*2.344*2.344; uble K = 4.0 / 3.0; uble V; Cálculo	

7	(1.5 puntos) Un módulo M1 de 1GB utilizado en un procesador de 32 bits está implementado mediante chips comerciales de memoria SDRAM cuyo un ancho de palabra es de 8 bits.
	a) (0.5 puntos) Se observa externamente que el módulo tiene dos filas de chips. ¿De qué capacidad será cada uno de ellos? Justifique la respuesta.
	b) (0.25 puntos) Los chips indicados tienen 4 bancos, y se sabe que hay 1024 filas. ¿Cuántas columnas tendrá cada banco? Justifique la respuesta.
	c) (0.25 puntos) ¿Cuántas patillas para las direcciones (Ai) tendrá cada chip? Justifique la respuesta
	d) (0.25 puntos) Y el módulo M1 ¿cuántas líneas DMQ _i tendrá? Justifique la respuesta.
	e) (0,25 puntos) Si la frecuencia del bus del sistema es 1GHz. ¿Cuál sería el ancho de banda de cada chip? ¿y el del módulo M1? Justifique la respuesta

a) (0.5 puntos) Complete las direcciones inicial y final de cada módulo

Módu	llo M1	Módulo M2						
Dirección Inicial	Dirección final	Dirección Inicial	Dirección final					
Función de selección a nive	el bajo:	Función de selección a nivel bajo:						

a)	Los módulos utilizan chips DDR3-SDRAM a 1GHz con tamaño de bloque de memoria de 8 palabras y su
	temporización es C _L -t _{rcd} -t _{ras} -t _{rp} =3-2-5-3.

b1) (0.5 puntos) Calcule:

b1) (0.5 puntos) Calcule:			

b2) (0.5 puntos) Rellene sobre el casillero siguiente las órdenes a realizar para leer dos bloques enteros consecutivos, almacenados en la misma fila. La precarga es automática.

T1	T2	T3	T4	T5	T6	T7	T8	Т9	T10	T11	T12	T13	T14	T15	T16	T17	T18	T19	T20	T21

Orden

Dirección

Datos