

# Estructura de Computadores

Parcial 2

Junio-2021

Nombre:

Grupo

1

(3 puntos) Un sistema basado en procesador MIPS R2000 posee una cache L1 dual configurada como sigue:

- **Cache de Instrucciones:** 512B, correspondencia directa, tamaño de bloque de 16 Bytes
- **Cache de Datos:** 1024B, correspondencia asociativa por conjuntos de 4 vías, tamaño de bloque de 16 bytes, algoritmo de remplazo LRU. Emplea política de escritura directa sin ubicación (*write-through no-allocate*).

a) (0.5 puntos) Indique el número de bits de los campos de la dirección de memoria para ambas caches

Cache de Instrucciones		Cache de Datos	
Etiqueta	23	Etiqueta	24
Línea	5	Conjunto	4
Desplazamiento	4	Desplazamiento	4

b) (0.5 puntos) Calcule el tamaño de la memoria de control requerido por cada una de las caches

	Cache de Instrucciones	Cache de Datos
Número de entradas en la memoria de control	32	64
Número de bits de cada entrada (indique el nombre de los campos)	24 (23 Etiq + 1 V)	27 (24 Etiq + 1 V + 2 LRU)
Tamaño total de la memoria de control (en bits)	32x24=768	64*27=1728

c) El siguiente programa calcula el producto de la matriz *ma* por el vector *v1* y deja el resultado en el vector *v2*. La matriz *ma* tiene dimensión de 4x4 words, con cada una de las filas almacenadas en direcciones consecutivas de memoria, mientras que los vectores *v1* y *v2* son arrays de 4 words. Se hacen dos bucles anidados de 4 iteraciones cada uno, de forma que cada componente del resultado es el producto escalar de una fila de *ma* por el vector *v1*.

```

ma:      .data 0x10000000
        .word 34,21,56,48    # 4 filas x 4 col
        .word 4,120,17,65
        .word 10,27,5,6
        .word 5,12,1,5
v1:      .data 0x10010000
        .word 2,4,6,8
v2:      .data 0x10020000
        .space 16            # 4 palabras
        .text 0x00400000
__start: lui $t0,0x1000      # Puntero a ma
        lui $t2,0x1002      # Puntero a v2
        ori $t3,$zero,4     # contador bucle externo b1
b1:      ori $t4,$zero,4     # contador bucle interno b2
        lui $t1,0x1001      # Puntero a v1
        or $a0,$zero,$zero  # inicializamos producto a cero
b2:      lw $a1,0($t0)       # componente ma(i,j)
        lw $a2,0($t1)       # componente v1(j)
        mult $a1,$a2         # producto
        mflo $a1             # resultado ma(i,j)*v1(j)
        add $a0,$a0,$a1      # acumulamos resultado
        addi $t4,$t4,-1      # contador bucle interno b2
        addi $t0,$t0,4       # incrementamos punteros ma y v1
        addi $t1,$t1,4
        bne $t4,$zero,b2     # si no hemos acabado repetimos b2
        sw $a0,0($t2)        # guardamos v2(i)
        addi $t3,$t3,-1      # contador bucle externo b1
        addi $t2,$t2,4       # incrementamos puntero v2
        bne $t3,$zero,b1     # si no hemos acabado repetimos b1
    
```

c.1) (0.8 puntos) Obtenga, para la **cache de instrucciones**:

Número de bloques de código	5	Instrucciones ejecutadas	$3+(3+(9 \times 4)+4) \times 4=175$
	Nº bloque	Etiqueta	Línea
Primer bloque	0x0040000	0x0002000	0
Último bloque	0x0040004	0x0002000	4
Total de FALLOS de código (justifique)	Un fallo por bloque: 5 Fallos		
Tasa de ACIERTOS (Con cuatro dígitos decimales. Indique el cálculo)	$(175-5)/175=0,9771$ 97,71%		

c.2) (0.4 puntos) Indique los números de bloque del primer y último bloque correspondientes a los tres arrays, así como los conjuntos en los que se almacenan en la **cache de datos (en hex)**

	Primer bloque			Último bloque		
	Nº bloque	Etiqueta	Conjunto	Nº bloque	Etiqueta	Conjunto
ma	0x1000000	0x100000	0	0x1000003	0x100000	3
v1	0x1001000	0x100100	0	0x1001000	0x100100	0
v2	0x1002000	0x100200	0	0x1002000	0x100200	0

c.3) (0.5 puntos) Calcule (indicando los cálculos) para la **cache de datos**: Para el cálculo del número de fallos recuerdese que se aplica una política de **NO-ubicación** en escritura.

Total de ACCESOS	$4 \times (4 \times (2 \text{ lw}) + 1 \text{ sw}) = 36$
Total de FALLOS	9 = 5 en lectura (el primero de cada bloque 4 de ma y 1 de v1) + 4 en escritura del bloque de v2 (pues es no ubicación)
Tasa de aciertos (Con cuatro dígitos decimales. Indique el cálculo)	$(36-9)/36=0,7500=75,00\%$
Número de reemplazos	0 (todos los bloque se almacenan en cache sin necesitar reemplazos)

- c.4) (0.3 puntos) Si cambiásemos la cache de datos a escritura directa con política de ubicación (*write-through allocate*), ¿de qué manera afectaría a los resultados del apartado c.3? Justifique la respuesta.

Todos los sw del vector v2 salvo el primero serían aciertos ya el primero sw se traería el bloque, por tanto el número de fallos pasaría a ser de 6, y la tasa de aciertos  $(36-6)/36=83,33\%$

## 2

**(5.5 puntos)** La figura muestra el esquema del interfaz que controla una cámara de vigilancia. Esta interfaz se conecta a una CPU MIPS R2000 modificada para incluir un mapa separado de direccionamiento de la entrada/salida (I/O-Mapped I/O). El juego de instrucciones de este procesador incorpora instrucciones adicionales para lectura (**inb / inw**) y escritura (**outb / outw**) en puertos del mapa de E/S. La sintaxis de dichas instrucciones es la misma que la de las instrucciones load y store del mapa de memoria. La cámara soporta transferencias tanto por PIO como por ADM. Los registros Estado y Control poseen los siguientes bits significativos:

Registro **ESTADO** (32 bits):

- Bit 0: **R**: En modo ADM, vale 1 cuando se completa la operación de captura y la imagen se halla almacenada en memoria. En modo PIO, vale 1 cuando el buffer interno del interfaz contiene todos los píxeles de la imagen.

Registro **CONTROL** (32 bits):

- Bit 1-0: **RA** (Relación de aspecto)


00	1:1
01	4:3
10	3:2
11	16:9

- Bit 2: **CL** (cancelación R): un 1 hace que el bit R se ponga a cero
- Bit 3: **IE** : mientras el bit R del registro de estado vale 1, activa la línea de interrupción INT3.
- Bit 4: **M** (modo de transferencia): a 1 indica ADM, a 0 indica PIO
- Bit 6: **B/C** (modo captura): a 0, captura en B/N (pixel – 8 bits), a 1, captura en color (pixel – 32 bits)
- Bit 7: **A** (capturar imagen): al escribir un 1 se ordena la captura de imagen

Registro **DATOS** (32 bits): Se usa en modo PIO para leer los píxeles de la imagen. Permite lectura de datos de 8 y 32 bits

Registro **NUM\_PIXELS** (32 bits): Establece el número de píxeles de la imagen a capturar

Registro **PTR\_BUFFER** (32 bits): Sólo se emplea en modo ADM. Contiene la dirección inicial del buffer de memoria en el que se ha de almacenar la imagen.



- a) (0.5 puntos) Cuál es la dirección base del interfaz de la cámara?

0xFFC0E8B0

- b) (0.5 puntos) Determine la dirección (DB+X) de cada uno de los registros del interfaz, el mapa en el que se direccionan (MEM o E/S) y las instrucciones con las que se accederían

Registro	Dirección (DB+X)	Mapa direccionamiento	Instrucciones
PTR_BUFFER	DB+0	E/S	outw
NUM_PIXELS	DB+4	E/S	outw
DATOS	DB+8	E/S	inw
ESTADO	DB+4	MEM	lw
CONTROL	DB+8	MEM	sw


- c) (0.5 puntos) ¿Cuál es la utilidad de las líneas BE con la que se seleccionan los puertos Num\_píxeles y Ptr\_Buffer en el esquema anterior?

Fuerzan a que los accesos sean de word (lw/inw o sw/outw). Si se accede a byte o a half el registro no se seleccionaría

- d) (1 punto) Programe la llamada al sistema Inicializar que se describe a continuación:

Función	Índice	Argumentos
Inicializar	\$v0= 50	Configura el registro de control del interfaz con relación de aspecto (1:1) - véase detalle en descripción registro Control, interrupción <b>inhibida</b> , modo de transferencia PIO y modo de captura en B/N. Además, habilita la línea de interrupción 3 en el MIPS y deja el procesador en modo usuario e interrupciones generales habilitadas. Los demás bits del registro de estado del procesador deben quedar inalterados

La figura adjunta muestra el contenido del Registro de Estado (\$12) del MIPS



```

Inicializar: la $t0,0xFFC0E8B0
             sw $zero,8($t0)
             mfc0 $t1,$12
             ori $t1,$t1,0x080C    #IM3=KUP=IEP=1
             mtc0 $t1,$12

```

- e) (1.5 puntos) En el driver de la cámara controlada a través del interfaz del esquema anterior se define la siguiente función que lee la imagen capturada por la cámara:

Función	Índice	Argumentos
leer_img_bn	\$v0= 100	\$a0: Puntero a buffer de memoria \$a1: Número de píxeles de la imagen \$a2: Relación de aspecto de la imagen – Véase detalle en descripción registro Control

La sincronización con la cámara se realiza por **CONSULTA DE ESTADO** al nivel de imagen. La función leer\_img\_bn deberá configurar adecuadamente el interfaz para capturar una **imagen en B/N** (tamaño pixel igual a 8 bits) y realizar una **TRANSFERENCIA EN MODO PIO**, Se pide:

```
leer_img_bn: la $t0, 0xFFC0E8B0
              outw $a1, 4($t0)
              li $t1, 0x80
              or $t1, $t1, $a2
              sw $t1, 8($t0)    #A=1, RA=$a2[1-0]
buc1:         lw $t1, 5($t0)
              andi $t1, $t1, 0x01
              beqz $t1, buc1
              li $t1, 0x04
              sw $t1, 8($t0)    #CL=1
buc2:         inw $t1, 8($t0)
              sb $t1, 0($a0)
              addi $a0, $a0, 1
              addi $a1, $a1, -1
              benz $a1, buc2
```

j retexc


- f) (1.5 puntos) En el driver de la cámara controlada a través del interfaz del esquema anterior se define la siguiente función que lee la imagen capturada por la cámara:

Función	Índice	Argumentos
leer_img_color	\$v0= 100	\$a0: Puntero a buffer de memoria \$a1: Número de píxeles de la imagen \$a2: Relación de aspecto de la imagen – 1:1 (0); 4:3 (1); 3:2 (2); 16:9 (3)

La sincronización con la cámara se realiza por **INTERRUPCIÓN**. La función leer\_img\_color deberá configurar adecuadamente el **ADM**, la operación de captura de **imagen en color** y habilitar la interrupción en el interfaz. Las transferencias de ADM se corresponden con el tamaño del pixel. Considérese que **múltiples procesos** pueden estar ejecutándose concurrentemente, estando disponibles las funciones fijar\_contexto, suspende\_este\_proceso, y activa\_proceso\_en\_espera. Se pide:

<p>d.1) (0.75 puntos) Escriba el código que implementa la función leer_img_color</p>	<p>d.2) (0.75 puntos) Escriba el código que implementa la interrupción 3.</p>
<pre>leer_img_color: la \$t0, 0xFFC0E8B0                 outw \$a0, 0(\$t0)                 outw \$a1, 4(\$t0)                 li \$t1, 0xD8                 or \$t1, \$t1, \$a2                 #A=B/C=M=IE=1, RA=\$a2[1-0]                 sw \$t1, 8(\$t0)                 jal suspende_proceso                  j retexc</pre>	<pre>Int3:  la \$t0, 0xFFC0E8B0         li \$t1, 0x04         sw \$t1, 8(\$t0)      #CL=1         jal activa_proceso          j retexc</pre>
<p>d3) (0.3 puntos) Completa el fragmento de código de usuario que invocaría a esta llamada al sistema para ordenar la captura de una imagen en color de 1600x1200 píxeles (formato 4:3) y almacenarla en la zona de memoria etiquetada como buffer.</p>	
<pre>.data buffer: .space 7680000  .text la \$a0, buffer li \$a1, 1920000 li \$a2, 1 li \$v0, 100 syscall</pre>	

**3 (1.5 puntos)** El computador del esquema reproduce una película en formato MP4 de 40Mbps almacenada en el pendrive. Para hacer esto, se transfiere por DMA del pendrive a memoria y a la vez de memoria a la GPU (USB3 → M, M → GPU). La GPU descomprime el vídeo que guarda en su memoria gráfica y el audio se envía al sistema de sonido por DMA (GPU → M, M → PCIe 1x). Además, se guarda una copia descomprimida del video (sin audio) en el SSD por DMA (GPU → M, M → PCIe 4x). Todas las transferencias se hacen de forma sincronizada y de forma simultánea.



**Nota:** Todos los anchos de banda mostrados en el esquema son efectivos

- a) (0.45 puntos) Suponiendo que el vídeo descomprimido tiene una resolución UHD de 3840x2160x32 bits y 24 escenas por segundo y que el sonido es multicanal (audio 7.1), con muestreo a 48 KHz y 16 bits/muestra, calcule el ancho de banda (en MBps) requerido para:

Transferir la película comprimida desde el pendrive a la memoria:

$$40 \text{ Mbps} / 8 \text{ bits/byte} = 5 \text{ MBps}$$

Escribir el vídeo descomprimido desde la GPU a la RAM de vídeo:

$$3840 \times 2160 \times 32 \times 24 \text{ fps} / 8 = 796,26 \text{ MBps}$$

Enviar el audio desde la GPU al equipo de sonido:

$$8 \text{ canales} \times 48000 \text{ muestras por segundo} \times 16/8 \text{ bytes por muestra} = 0.768 \text{ MBps}$$

- b) (0.35 puntos) Indique la ocupación (%) de los buses siguientes:

Bus USB 3.0:  $5 / 480 = 1,04\%$

Bus PCIe x4:  $796,26 / 3928 = 20,27\%$

Bus PCIe x1:  $0,768 / 984 = 0,08\%$

Bus NS:  $(5 + 796,26 + 0,768) / 8000 = 10,02\%$

Bus PCIe x16:  $(5 + 796,26 + 0,768) / 17750 = 4,52\%$

- c) (0.2 puntos) Indique cuánto ocupará el archivo del video descomprimido si tuviera una duración de 1 minuto. Indíquelo en MB

$$796,26 \text{ MB/s} \times 60 \text{ s} = 47775,6 \text{ MB}$$

- d) (0.3 p) Mientras se reproduce la película (y se graba el vídeo descomprimido) se va a transferir un archivo de 1GByte ( $1 \times 10^9$ ) del pendrive al disco SSD por DMA (USB 3.0 → M, M → PCIe 4x). Asumiendo que la reproducción del video tiene prioridad. Indique:

Tiempo de transferencia del archivo:  $1000 \text{ MB} / (120 \text{ MBps} - 5 \text{ MBps}) = 8,70 \text{ s}$

Ocupación (%) de bus NS:  $(5 + 796,26 + 0,768 + 115 + 115) / 8000 = 12,90\%$

- e) (0.2 puntos) Los buses PCIe que se utilizan en este computador son de la versión 3.0, con una codificación 128/130. ¿Cuál será la frecuencia de reloj?

$$984 \text{ MBps} \times 8 \times 130 / 128 = 8 \text{ GHz (da 7995 MHz debido a que los 984 están redondeados)}$$