## **ESTRUCTURA DE COMPUTADORES**


Recuperacion Primer Parcial	14	-Mayo-2012
Apellidos y Nombre	DNI	Grupo
<ol> <li>La figura adjunta muestra el patillaje de un chip de memorias SDRAM. El a las direcciones de fila son de 12 bits. La lectura/escritura se realiza por bl el máximo tamaño de bloque de 256 palabras, correspondientes a una fila (2 puntos)</li> </ol>	oques de longitud	programable, siendo
Reloj $\longrightarrow$ CLK <b>SDRAM</b> Selección $\longrightarrow$ /CS  Orden $\left\{\begin{array}{c}\longrightarrow\\ /CAS\\ /CAS\\ /WE\end{array}\right.$ Dirección:  - FIL/COL - BANCO $\left\{\begin{array}{c}12\\ //\\ //\\ 3\end{array}\right.$ $A_0 A_{11}$ BA <sub>0</sub> BA <sub>2</sub> $A_0 D_{31}$	Habilitación Bytes Datos	
a) Calcule la capacidad del chip en bytes. Indique también el número banco.	de bancos, y filas y	/ columnas de cada
b) Suponiendo un tamaño de bloque de 8 palabras (32 bytes), indique el cada banco.	número total de b	loques del chip y de
c) En el supuesto anterior, indique en qué banco, fila y columna comier un direccionamiento lineal del chip (banco-fila-columna).	za el bloque núme	ro 0x68204. Asuma
d) Si el chip se conecta a un bus con reloj de 200 MHz, ¿cuál será el ancho	de banda máximo	de este chip?

e)			dos de estos chips diseñado un descod							256
		$F_{SDRAM1}* = I$	A <sub>27</sub> +A <sub>26</sub> +A <sub>25</sub>	F <sub>SDRAM</sub>	* = A <sub>27</sub> +A	<sub>26</sub> + A <sub>25</sub> *				
		e los rangos de ones del mapa qu	direcciones que o uedan libres.	cupan cada ı	uno de los	dos chips	SDRAM.	Indique	también,	qué
<b>2.</b> Co	nsid	érese el program	a que se muestra a c	ontinuación:				ž		
		<b>v:</b>	.data 0x1000							
		bucle: salta:	.text 0x0040 lui \$t0, 0x1 ori \$t0, \$t0 addi \$t1, \$z lw \$t2, 0(\$t bgez \$t2, sa sw \$zero, 0( addiu \$t0, \$ addi \$t1, \$t bgtz \$t1, bu	000 , 0x5000 ero, 8 0) lta \$t0) t0, 4 1, -1						
Contes		_	ientes justificando la ocupan los segment	•	código, resp	ectivamen	te?		(1.5 punt	os)
_	b)	Indique que inst	rucción se encuentr	a en la direcci	ón de mem	oria 0x004	00018.			
	c)	¿En que direcció	on de memoria se er	cuentra el ele	mento v [7	]?				
	d)	¿Cuántas instru	cciones se ejecutan?	á						
					_	_	_		_	

e) ¿Cuántos respectivai		ra o escritura) se hacen al segmento de datos y código,
de línea de 16 byte de ubicación en esc (2.5 pu A: B:	es y correspondencia asociativa portura y escritura posterior. El prontos)  . data 0x10000000  .space 16384  .data 0x10040000  .space 16384  .data 0x10080000	memoria cache de datos de 32 KB de capacidad, con tamaño por conjuntos de 2 vías, algoritmo de reemplazo LRU, política pocesador ejecuta el siguiente código: start: lui \$t1, 0x1000 lui \$t2, 0x1004 lui \$t3, 0x1008 lbu \$t3, 0(\$t3)
N:	.byte 4096 .text 0x00400000 .globlstart	bucle: lw \$t0, 0(\$t1) slt \$t4, \$t0, \$zero beq \$t4, \$0, positivo sw \$zero, 0(\$t2) j sigue positivo: sw \$t0, 0(\$t2) sigue: addiu \$t1, \$t1, 4 addiu \$t2, \$t2, 4 addi \$t3, \$t3, -1 bne \$t3, \$0, bucle li \$v0, 2 syscall .end
a) Describe brever	mente que acción realiza el código	o sobre los vectores A y B.
b) Indica el númer	o de accesos a la cache de datos ¡	por parte del procesador.
c) Indica el número	o de bloques accedidos por el pro	ocesador al segmento de datos.

e) Ca	lcula el volumen del directorio de la cache de datos, expresado en bytes.
-,	
f) Cal	lcula la tasa de aciertos de la cache de datos.
	e obtendría para este programa una mayor tasa de aciertos en la cache de datos si la correspondencia era directa? Razona la respuesta

4. El circuito de la figura es un multiplicador en coma flotante para números expresados según el formato definido por la norma IEEE 754. Los retardos de cada uno de los elementos que lo conforman se muestran también en la figura. Se debe tener en cuenta que la circuitería de control tarda 5 ns desde que tiene disponible la información de entrada hasta que genera las señales de control correspondientes. (1 punto)



a) Indique la función que desempeñan los elementos marcados como (1), (2) y (3) a la hora de realizar la operación A\*B, donde A y B son dos números enteros en coma flotante (IEEE 754)

(1)			
(2)			
(3)			

b) ¿Cuál es el tiempo necesario para realizar una operación de multiplicación en coma flotante? Justifique los retardos en función de los pasos que se realizan para llevar a cabo la operación.

Se desea confeccionar, para el MIPS R2000, una rutina de multiplicación de un valor de 8 bits con signo por una constante (-18<sub>d</sub> = 111011110<sub>b</sub>), cuyos parámetros de entrada y salida se muestran a continuación: (2 puntos)

Nombre función	Parámetros de entrada	Parámetros de salida
Mult_18n	\$a0= multiplicando	\$v0= producto

Supóngase que se han definido las siguientes variables y que el programa que realiza la multiplicación  $P= M \times (-18)$ , invocando a tal fin la rutina  $Mult_18n$ , es el que se muestra más abajo:

.data
M: .byte 0 # multiplicando {-128,127}
P: .space ¿? # producto
W: .word 0 # entero SIN signo

.text
lb \$a0,M # carga multiplicando
jal Mult\_18n # invoca subrutina \$a0 x (-18)
¿? \$v0,P # almacena el producto

	lb \$a0,M # carga multiplicando
	jal Mult_18n  # invoca subrutina \$a0 x (-18) ¿? \$v0,P  # almacena el producto
Se pid	
se più	e.
a)	¿Cuál sería la codificación de Booth para la constante (-18)?
b)	iQué ventaire aporte el ampleo de la cadificación de Banda de Band
D)	¿Qué ventajas aporta el empleo de la codificación de Booth en el multiplicador respecto a la codificación en Ca2?
c)	¿Cuál deberá ser el tamaño (número de bytes) de la variable P? ¿Qué instrucción emplearía el programa para
	almacenar \$v0 en la variable P?
d)	Confeccionar el código de la rutina Mult 18n empleando la instrucción de multiplicación disponible en la
d)	Confeccionar el código de la rutina Mult_18n empleando la instrucción de multiplicación disponible en la arquitectura MIPS R2000.
d)	

	e)	desplazamiento disponible	e la rutina Mult_18n empleando las instrucciones de suma, resta y s en la arquitectura MIPS R2000 para que la multiplicación se realice licador se halla representado empleando la codificación de Booth.
	f)	Compara brevemente las ver	ntajas y/o inconvenientes de las anteriores implementaciones.
ż	g)	Teniendo en cuenta el tipo de se podría producir desborda	e la variable P y que W es un entero de 32 bits sin signo,v indica en qué supuesto miento en la asignación W=P.
. (	dife MH de inst	erentes de procesador. El Pro lz. El Procesador 2 es de tipo r reloj para ejecutar las instru	go basado en el ensamblador del MIPS R2000 va a ejecutarse en dos tipos cesador 1 tiene una ruta de datos uniciclo con una frecuencia de reloj de 100 multiciclo y la frecuencia de su reloj es de 500 MHz. Este último, requiere 6 ciclos cciones que conllevan acceso a la cache de datos, 3 ciclos para ejecutar las y solo 2 ciclos para las instrucciones de salto condicional. Dado el siguiente (1 punto)
		etiqueta:	<pre>lw \$1, 100(\$2) beq \$1, \$2, etiqueta and \$3, \$1, \$4 lw \$1, 50(\$3) sw \$1, 100(\$2) sub \$5, \$1, \$2 lw \$1, 10(\$5)</pre>
		a) Indíquese el tiempo nece	esario para ejecutarlo en cada uno de los procesadores.
Proc	esa	ndor 1	

Procesador 2			
b) Cuál es la Product	ividad que se consigue e	n cada caso.	
Procesador 1			
Procesador 2			