
1 (2 puntos) Considérese la ruta de los datos monociclo del procesador MIPS R2000, que se muestra en la Figura 1.



Obsérvese que, a diferencia de la ruta básica, en ésta se dispone de un circuito multifunción para el tratamiento del operando inmediato en instrucciones de tipo I según la señal OpExt. Las distintas opciones de este circuito aparecen también en la Figura 1.

a) (0.75 puntos) Complete la tabla correspondiente a las señales de control para ejecutar sobre la misma las instrucciones que se indican. alguna de las instrucciones propuesta no pudiera ejecutarse en dicha ruta de datos indíquelo sobre la tabla. A modo de ejemplo se muestran las señales necesarias ejecutar para la instrucción add.

Figura 1

Instrucción	Form	Ereg	OpALU	LMem	EMem	OpExt	MxPC	MxALU	MxER	MxDst
add	R	1	010	0	0	Х	0	0	0	1
and	R									
lw	I									
SW	I									
beq	1									
bne	I									
ori	I									
jump	J									

b) (0,5 puntos) Considere el siguiente fragmento de código en ensamblador del MIPS R2000:

li \$13, 7 li \$10, -4 add \$8, \$10, \$13

Indique el valor de las líneas marcadas con un círculo en la ruta de datos de la figura 2 en el momento de la ejecución de la instrucción *add* (add rd, rs, rt). Exprese los valores en decimal. El formato de la instrucción add se muestra junto con la ruta de datos:

Punto	1	2	3	4	5	6	7	8
Valor								




Figura 2

Supóngase los siguientes retardos en los elementos que componen esta ruta de datos: lectura/escritura en memoria 10 ns, lectura/escritura en registros 5 ns, operación en la ALU 10 ns, circuito multifunción 2 ns, el resto de retardos se considera despreciable.

c) (0,25 puntos)	¿Cuál sería	la frecuencia	de	reloj	máxima	a la	que	puede	trabajar	este	procesador?
Justifique la respue	esta.										

	se podría aumentar (sin recurrir a la segmentación)? Justifique la respuesta.
	e) (0,25 puntos) ¿Cómo afectaría a la ejecución de las instrucciones si la ruta de datos en lugar de dispone de una memoria de datos y una de instrucciones tuviese una única memoria en la que se almacenaser conjuntamente datos e instrucciones?
vis	puntos) Para aumentar la productividad del procesador del ejercicio anterior se segmenta en las 5 etapas tas en clase (LI, DI, EX, M, ER). Asumiendo que el retardo de los registros de segmentación es de 2ns, se pide: (0,3 puntos) Frecuencia de reloj del procesador segmentado.
	(1) - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -
	(0,3 puntos) Productividad máxima del procesador segmentado y aceleración máxima respecto de rocesador original monociclo
pr	

Asuma que los conflictos por dependencias de datos se solucionan mediante la inserción de ciclos de parada. Los riesgos de control debidos a las <u>instrucciones de salto condicional e incondicional</u> se resuelven también con ciclos de parada.

Para este procesador la latencia de salto es 2 y los registros \$a0 y \$a1 han sido previamente inicializados.


c) **(0,6 puntos)** complete el diagrama instrucciones/ciclo para las instrucciones indicadas que se ejecutan en la última vuelta de bucle.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
addi \$t2, \$t2, -1															
addi \$a0, \$a0, 4															
beqz \$t2, bucle															
sw \$t0,0(\$a1)															

d) (0,8 puntos) Indique para la ejecución completa del código:

Número de Instrucciones ejecutadas (I)	
Número de ciclos de parada (P)	
Número de ciclos totales de ejecución (T)	
СРІ	


3 *(1 punto)* El esquema de la figura 3 corresponde a un sumador de 4 números de 4 bits para dar un resultado de 6 bits. Está formado por dos CPAs de 4 bits (CPA₄) conectados a un CPA de 5bits (CPA₅).



a) (0,7 ptos) Calculad el tiempo total del circuito en función de tc y ts (ts>tc), escribiendo los cálculos en la figura 3.

b) (0,3 ptos) Generalizad el cálculo para 4 números de n bits.	

4 (1 punto) El siguiente circuito se corresponde con un divisor secuencial para números enteros. Obsérvese que el circuito es similar al visto en clase para la multiplicación, lo que cambia fundamentalmente es el algoritmo de control aplicado y cuyo diagrama de flujo se muestra a su derecha. En la inicialización se carga el divisor de n bits en el registro D y el dividendo de 2n bits en HI y LO, parte alta y baja respectivamente. Al finalizar la operación el cociente Q de la división se encontrará en LO y el resto en HI. Asúmase el coste de las diferentes operaciones que se indica en la tabla. Conteste las siguientes cuestiones razonando siempre la respuesta.



a) **(0,5 puntos)** Indique cuál sería el periodo mínimo de la señal de reloj y cuántos ciclos son necesarios para realizar una operación de división. Asuma que la inicialización de los registros y comprobación del *overflow* se hace en un mismo ciclo.

b) **(0,25 puntos)** ¿Cuál sería la productividad que podría alcanzar dicho divisor en función del número de bits del divisor (n)?

c) **(0,25 puntos)** Si se considera un divisor de 32 bits, ¿cuál es el número de MOPS que puede proporcionar el divisor secuencial?

5	(1 punto) Implemente un programa que emule la instrucción de coma flotante neg.d \$fd, \$fs para que cambie el signo a una variable real expresada en doble precisión que se encuentra originalmente almacenada a partir de la dirección de memoria A (litle endian) y deje el resultado en la dirección B de acuerdo con la												
	-	que se proporciona:											
		.data 0x10000000											
	A:	.double -26,679											
		.data 0x10001000											
	B:	.space 8											
		.text											
L													

6 (1,5 puntos) Un determinado chip comercial de memoria SDRAM DDR tiene un ancho de palabra de 64 bits y puede trabajar a una frecuencia de reloj de 200 MHz ($t_{ciclo} = 5$ ns) y 100 MHz ($t_{ciclo} = 10$ ns).

Los parámetros de la memoria son: $t_{RCD} = 15$ ns, $t_{RAS} = 32$ ns, $t_{RC} = 55$ ns, $t_{RP} = 18$ ns. Siendo CL=3 ciclos a 200MHz y CL=2 ciclos a 100 MHZ 1

a) (0,5 puntos) Indique el tiempo de acceso y el ancho de banda funcionando a 200 MHz (justifique la respuesta):

FRECUENCIA	TIEMPO DE ACCESO (ns) (Latencia de lectura)	ANCHO de BANDA (MBps)
200 MHz		


b) (0,5 puntos) Complete el cronograma para el caso de hacer la lectura de un bloque de 8 palabras. Asúmase que la orden de precarga es manual.

	Т1	T2	Т3	Т4	T5	Т6	Т7	Т8	Т9	T10	111	T12	113	T14
Orden														
Dirección														
Datos														

c) (0,5 puntos) Instalamos esta misma memoria en un computador cuyo reloj de memoria es de 100MHz. Calcule para este computador el tiempo de acceso y el ancho de banda (justifique la respuesta):

FRECUENCIA	TIEMPO DE ACCESO (ns) (Latencia de lectura)	ANCHO de BANDA (MBps)
100 MHz		

- **7** (1,5 puntos) Se dispone de 3 módulos de 256 Mbytes cada uno para instalar como memoria de usuario en un procesador MIPS R2000 a partir de la dirección de memoria 0x80000000 en direcciones consecutivas. Además, se quiere ubicar un módulo de 1Gbytes en las direcciones más altas del espacio de direcciones.
 - a) (0,5 puntos) Complete el mapa de memoria asociado, indicando las direcciones de inicio y final de cada uno de los módulos añadidos, así como el espacio libre disponible en el caso de que hubiera



c) (0,3 puntos) Se desea utilizar el decodificador de la figura para la selección de los distintos módulos de

256MBytes. Complete la figura indicando en los cuadros el nombre de las líneas de direcciones que permiten realizar la correcta selección.

d) (0,3 puntos) El módulo M4 está constituido por una única fila de chips idénticos. Cada chip tiene una longitud de palabra de 8 bits. Calcule la capacidad de cada chip y el número de chips que tiene el módulo. Indique cuántas líneas de selección de octeto tiene el módulo. Justifique la respuesta.

