

Protocolos de coherencia en sistemas multiprocesador

José Daniel Montoya Salazar
jd.montoya.s8@gmail.com
Instituto Tecnológico de Costa Rica
Área académica de Ingeniería en Computadores
Arquitectura de Computadores II

Resumen—This document describes the investigation process, implementation and results of a simulated multiprocessor system about cache coherence protocols related to states.

The system was written using Python and simulates a MOESI cache coherence protocol, on a system with four processors executing instructions simultaneously. In addition, the system has a single memory that must be shared by the four processors and is accessed through a bus, the latter is monitored by a snoopy within each processor. As writing policie, the implemented system uses write-through so in this way the cache and memory are always updated.

With regard to software, multiprocessing is simulated using threads, in total there are six threads being execute simultaneously, four Processor objetos, a clock and a graphic interface.

Palabras clave—Multiprocessor, cache coherence, MOESI, write-through.

I. INTRODUCCIÓN

Los protocolos de coherencia de caché son necesarios en sistemas multiprocesador, pues en estos se permite que varias caché tengan copias simultáneas de una ubicación de memoria determinada. Esto abre paso a lo que se conoce como el problema de coherencia de caché, y puede ser descrito como el desafío de mantener sincronizadas varias caché locales, cuando uno de los procesadores actualiza su copia local ó de memoria, de datos que poseen otras caché [1]; esto con la intención de garantizar que el multiprocesamiento sea invisible para diversos clientes, como se muestra en la figura 1.




Figura 1: Problema de coherencia de caché.

De modo que estos protocolos permiten determinar a partir de estados, cuando es necesario realizar una lectura de memoria (o inclusive evitar estas) para actualizar un valor que contengan. Así, en este documento se describe el proceso de investigación, implementación y resultados de la simulación de un sistema multiprocesador que utiliza el protocolo MOESI, acompañado por una política de escritura de *write-through*.

Además y dado que se cuenta con una única memoria, se debe de controlar que no exista un acceso concurrente a la misma, esto a través de un bus que se encarga de aceptar o rechazar estas peticiones.

Finalmente, en este documento se describe el marco teórico en que se fundamenta el proyecto, una explicación detallada del sistema desarrollado, los resultados del mismo y una sección de conclusiones que surgen del análisis de los resultados.

II. MARCO TEÓRICO

Como se mencionó, el problema a tratar es el de mantener coherencia en las caché de diferentes procesadores, en un sistema multiprocesador. De modo que si existieran dos procesadores y cada una de sus caché locales contaran con el mismo dato, cada una tenga la forma de garantizar el acceso a la versión más actualizada de dicho dato, aún si ha sido modificado recientemente. El caso contrario a lo descrito se muestra en la figura 2, en que la caché 1, actualiza el dato de la dirección 0001 y la caché 2, aunque también cuenta con una copia del dato, no es capaz de detectar que lo debe actualizar.

Caché 1		Caché 2	
0000	0x8	0010	0x34
0001	0x0	0001	0x0

Caché 1		Caché 2	
0000	0x8	0010	0x34
0001	0x67	0001	0x0

Figura 2: Dos caché sin consistencia en sus datos.

Para evitar el problema descrito anteriormente, se puede utilizar el protocolo de coherencia de caché MOESI, el mismo cuenta con los siguientes estados, según [2]:




Figura 6: Transiciones permitidas en el protocolo implementado.

lograran comprobar la mayor cantidad de transiciones, sin embargo estas se ejecutan aleatoriamente, según cada procesador logre acceder a los recursos compartidos (bus y memoria). Dando como resultado el programa que se muestra a continuación y que sigue el formato Ciclo/Procesador/Instrucción/Dirección/Dato obtenido o a escribir:

```
Ciclo 2, Proc: 2, Calc
Ciclo 2, Proc: 4, Read mem: 0 0x0
Ciclo 3, Proc: 2, Calc
Ciclo 4, Proc: 2, Calc
Ciclo 4, Proc: 1, Read cache: 0 0x0
Ciclo 4, Proc: 4, Calc
Ciclo 5, Proc: 1, Calc
Ciclo 5, Proc: 3, Read mem: 1 0x0
Ciclo 7, Proc: 3, Calc
Ciclo 8, Proc: 3, Calc
Ciclo 8, Proc: 1, Write 100 0x5
Ciclo 11, Proc: 1, Write 10 0x3
New instruction inserted: Read, 101
Ciclo 14, Proc: 1, Read mem: 101 0x0
Ciclo 16, Proc: 3, Read cache: 0 0x0
Ciclo 17, Proc: 1, Read my cache: 0 0x0
Ciclo 18, Proc: 2, Read cache: 0 0x0
Ciclo 19, Proc: 3, Read my cache: 1 0x0
Ciclo 20, Proc: 3, Calc
Ciclo 20, Proc: 2, Calc
Ciclo 20, Proc: 1, Read my cache: 0 0x0
Ciclo 21, Proc: 1, Calc
Ciclo 21, Proc: 2, Calc
Ciclo 21, Proc: 3, Calc
Ciclo 21, Proc: 4, Write: 100 0x11
Ciclo 22, Proc: 2, Calc
Ciclo 24, Proc: 2, Read my cache: 0 0x0
Ciclo 25, Proc: 4, Write: 10 0xC
Ciclo 26, Proc: 2, Calc
Ciclo 27, Proc: 2, Calc
Ciclo 28, Proc: 2, Calc
Ciclo 28, Proc: 4, Write: 1 0x8
```

```
Ciclo 31, Proc: 2, Read my cache: 0 0x0
Ciclo 31, Proc: 4, Read cache: 0 0x0
Ciclo 32, Proc: 3, Read my cache: 0 0x0
Ciclo 33, Proc: 4, Read my cache: 0 0x0
Ciclo 33, Proc: 2, Calc
Ciclo 34, Proc: 4, Calc
Ciclo 34, Proc: 2, Calc
Ciclo 34, Proc: 3, Read my cache: 1 0x8
Ciclo 35, Proc: 2, Calc
Ciclo 35, Proc: 3, Calc
Ciclo 35, Proc: 1, Write: 100, 0x5
Ciclo 36, Proc: 3, Calc
Ciclo 38, Proc: 1, Write: 10 0x3
Ciclo 41, Proc: 4, Write: 100 0x11
Ciclo 44, Proc: 4, Write: 10 0xC
Ciclo 47, Proc: 4, Write: 1 0x8
Ciclo 50, Proc: 4, Read cache: 0 0x0
Ciclo 51, Proc: 2, Read my cache: 0 0x0
```

Así, en la figura 7 se muestra la ejecución hasta el cuarto ciclo, en que se realizó una lectura de la dirección 0x0 en el procesador 4 y luego en el 1, razón por la que el procesador 1 adquiere estado de O.




Figura 7: Ejecución del programa hasta el ciclo 4.

En el ciclo 11 de ejecución (figura 8) se ve una lectura del procesador 3 a la dirección 1, además obtiene el estado E. Luego de una escritura del procesador 1 en la dirección 100 y antes de la escritura en 10, se carga una nueva instrucción de lectura en 101. En la figura 9 se muestra el resultado de la ejecución de esta instrucción nueva (que se carga en el procesador 1 según la configuración del usuario) y de la escritura que había quedado pendiente, además de una lectura del procesador 3 en 0.

Hasta el ciclo 24 únicamente suceden operaciones de lectura y una escritura del procesador 4 en 100, como se muestra en la figura 10. Esta escritura es importante pues ocasiona que la escritura del procesador 4 en 10 que inicia en el ciclo 25, reemplace la línea de 0, pasando así el estado de O al procesador 3 (esto aleatoriamente), este comportamiento es ilustrado por la figura 11.

En el ciclo 35 y luego de varias operaciones de lectura, se inicia una escritura del procesador 1 en 100 (figura 12), que al reemplazar la línea de caché que contenía a 10, altera el estado de la misma línea en el procesador 4, haciendo que cambie a E, el resultado de esto se ve en la figura 13.




Figura 8: Ejecución del programa hasta el ciclo 11.




Figura 12: Ejecución del programa hasta el ciclo 35.




Figura 9: Ejecución del programa hasta el ciclo 16.




Figura 13: Ejecución del programa hasta el ciclo 38.




Figura 10: Ejecución del programa hasta el ciclo 24.




Figura 11: Ejecución del programa hasta el ciclo 28.

V. CONCLUSIONES

Así, se logra exhibir la importancia de garantizar la coherencia en las caché en sistemas multiprocesador, de modo que el objetivo en última instancia, es lograr que está paralelización resulte invisible para el usuario final. Eso se puede alcanzar utilizando protocolos basados en estados de las líneas de caché como lo es *MOESI*, que acompañado de una política de escritura *write-through* logra simplificar bastante la implementación, sin embargo el costo de la comunicación entre procesadores es bastante importante. Esto a nivel de la simulación ocasiona la necesidad de un *clock* lento, pues se necesita permitir que el tiempo sea suficiente para que los procesadores y *snoopy tags* realicen su labor, mientras que en una implementación en hardware se requeriría de mayor consumo energético y un uso intensivo del bus.

REFERENCIAS

- [1] Seralathan. (2019, Mar 23). *Cache Coherence Problem and Approaches*. [Online]. Recuperado de: <https://medium.com/@TechExpertise/cache-coherence-problem-and-approaches-a18cdd48ee0e>
- [2] GeekForGeeks. (2019, Oct 17). *Cache Coherence Protocols in Multiprocessor System*. [Online]. Recuperado de: <https://www.geeksforgeeks.org/cache-coherence-protocols-in-multiprocessor-system/>
- [3] S. Dey, & M. Nair. (2014). *Design and implementation of a simple cache simulator in Java to investigate MESI and MOESI coherency protocols*. International Journal of Computer Applications, 87(11).
- [4] S. Raman. (1996). U.S. Patent No. 5,555,398. Washington, DC: U.S. Patent and Trademark Office.