
Dělička hodin s differenčním vstupem

Jakub Kákona, Martin Kákona, kaklik@mlab.cz 13. dubna 2014

Abstrakt

Může být nastaveno více dělících poměrů. Možnosti jsou $(\div 1, \div 2, \div 4, \div 8)$ nebo $(\div 2, \div 4, \div 8, \div 16)$. EN vstup je synchronní s interními hodinami, proto dojde k vypnutí výstupu při návratu na nulu.





Obsah

1	Technické parametry	2
	Popis konstrukce2.1 Zapojení2.2 Odrušení	
3	Výroba a testování 3.1 Osazení	5
4	Programové vybavení	5


1 Technické parametry

Parametr	Hodnota	Poznámka
Napájecí napětí	3.3 V	cca 100 mA
Typy vstupní diff logiky	LVDS, LVPECL, CML, HSTL, HCSL	
Logika řídících signálů	LVTTL, LVCMOS	
Pracovní frekvence vstupu	< 3 GHz	
Dělící poměry QA	$\div 1, \div 2, \div 4, \div 8$	
Dělící poměry QB	$\div 2, \div 4, \div 8, \div 16$	

2 Popis konstrukce

2.1 Zapojení

Zapojení modulů je identické s doporučeným zapojením z katalogového listu. Vstupy a výstupy jsou vyvedeny na differenční signály SATA konektorů. Řídící signály lze ovládat přímo z procesoru připojením výstupního pinu na hřebínek, nebo lze dělící poměr navolit pevně Jumpery.




2.2 Odrušení


Tento modul může produkovat rušení v napájení. Je proto vhodné jej v citlivých analogových aplikacích připojovat krátkým napájecím kablíkem.

- 3 Výroba a testování
- 3.1 Osazení
- 4 Programové vybavení

Reference

[1] Wiki stránka modulu MLAB wiki stránka modulu CLKDIV01A





Obrázek 1: Osazovací plán horní a spodní strany plošného spoje