



FPGA开发板使用手册

HX7A75C-XILINX

杭州康芯电子有限公司

开发板使用注意事项：

- 1、USB口插拔时，首先关闭电源开关，轻轻插拔，并且不要频繁插拔，以免造成接口损坏！
- 2、开发板不用时，要关闭电源！
- 3、需外接设备和连线时，首先关闭电源，确保外设接插正确，再打开电源！
- 4、开发板上的裸露的金属针、孔等，不要随意用手触摸，以免静电导致芯片烧坏和污迹粘上氧化！
- 5、开发板上的器件不要随意卸装，以免装配失误导致开发板故障！
- 6、开发板发生故障、水迹、异常或无电时，请立即切断电源！
- 7、平时开发板不用时，及时收纳，以免落入灰尘，引起故障和寿命；平时准备一个吹尘器，板表面或很久没有使用时，清理灰尘！
- 8、开发板应存放于干燥地方，以免潮湿，再开机时引起故障！

目 录

一、开发板特色	4
二、主芯片资源:	4
三、开发板及功能构成	5
①FPGA	6
②DDR3	6
③40芯GPIO扩展口JP1	8
④USB接口	9
(1) 开发板供电系统	9
(2) USB-JTAG编程口	9
(3) USB转UART口	10
⑤电源开关	11
⑥电源适配器输入口 (备用)	11
⑦HDMI接口1	11
⑧VGA接口	12
⑨HDMI1接口2	13
⑩40芯GPIO扩展口JP2	14
⑪数码管	15
⑫双色LED发光管	16
⑬SPI FLASH W25Q64	18
⑭摄像头或其他转接口	18
⑮ADC接口	19
⑯蜂鸣器	19
⑰乒乓开关	20
⑱QSPI FLASH N25Q128	20
⑲TF卡槽	21
⑳4组按键	22
㉑千兆以太网接口	23
㉒4组LED发光管	23
㉓50M时钟源	24

一、开发板特色

- 1、HX7A75A板核心芯片采用了XILINX的ARTIX-7系列；
- 2、采用板载USB-JTAG，USB-UART双功能下载器，USB供电；
- 3、该板含有基础学习的资源，4按键、4开关、8个数码管、8双色LED、4个独立LED；
- 4、内嵌ADC接口SMA、TF卡、HDMI输入输出接口，摄像头接口，VGA，千兆网口、蜂鸣器；
- 5、2GB DDR3、QSPI FLASH N25Q128、SPI FLASH 25Q64；
- 6、标配了2组40芯IO扩展口，提供5V、3.3V电源，每组36个IO口（即18对差分IO），扩展接口兼容市场上大多数扩展板。

二、主芯片资源：

1、此款开发板核心采用了XILINX的ARTIX-7系列，型号XC7A75T-2FGG484-2，BGA 封装，75520个逻辑单元，6个时钟管理器CMTs（每个CMT包含1个混合模式时钟管理器MMCM和1个锁相环PLL），484个引脚，最大可用285个单端IO，最大可用144对差分IO，8个6.6Gbps GTP收发器，片上3780Kb RAM资源。此款FPGA 的资源如表1所示，具体此款FPGA请参阅Artix-7系列的数据手册。


表1 Artix-7系列资源对比

Artix®-7 FPGAs			XILINX				
			Artix®-7 FPGAs Optimized for Lowest Cost and Lowest Power Applications (1.0V, 0.9V)				
	Part Number	XC7A15T	XC7A35T	XC7A50T	XC7A75T	XC7A100T	XC7A200T
Logic Resources	Logic Cells	16,640	33,280	52,160	75,520	101,440	215,360
	Slices	2,600	5,200	8,150	11,800	15,850	33,650
Memory Resources	CLB Flip-Flops	20,800	41,600	65,200	94,400	126,800	269,200
	Maximum Distributed RAM (Kb)	200	400	600	892	1,188	2,888
	Block RAM/FIFO w/ ECC (36 Kb each)	25	50	75	105	135	365
	Total Block RAM (Kb)	900	1,800	2,700	3,780	4,860	13,140
Clock Resources	CMTs (1 MMCM + 1 PLL)	5	5	5	6	6	10
I/O Resources	Maximum Single-Ended I/O	250	250	250	300	300	500
	Maximum Differential I/O Pairs	120	120	120	144	144	240
Embedded Hard IP Resources	DSP Slices	45	90	120	180	240	740
	PCIe® Gen2 ⁽¹⁾	1	1	1	1	1	1
	Analog Mixed Signal (AMS) / XADC	1	1	1	1	1	1
	Configuration AES / HMAC Blocks	1	1	1	1	1	1
	GTP Transceivers (6.6 Gb/s Max Rate)	4	4	4	8	8	16
Speed Grades	Commercial	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2
	Extended	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3
	Industrial	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L
Package ^{(2), (3)}		Available User I/O: 3.3V Select O™ HR I/O (GTP Transceivers)					
Dimensions (mm)							
CPG236		106 (2)	106 (2)	106 (2)			
CSG324		210 (0)	210 (0)	210 (0)	210 (0)	210 (0)	
CSG325		150 (4)	150 (4)	150 (4)			
FTG256		170 (0)	170 (0)	170 (0)	170 (0)	170 (0)	
SBG484		19 x 19					285 (4)
Footprint Compatible	FBG484	23 x 23	250 (4)	250 (4)	285 (4)	285 (4)	
	FBG484	23 x 23					285 (4)
Footprint Compatible	FBG676	27 x 27			300 (8)	300 (8)	
	FBG676	27 x 27					400 (8)
FFG1156		35 x 35					500 (16)
							XMP086 (vd)

CPG: 0.5 mm Wire-bond chip-scale; CSG: 0.8 mm Wire-bond chip-scale; FTG: 1.0 mm Wire-bond fine-pitch; SBG: 0.8 mm Lidless flip-chip; FGG: 1.0 mm Wire-bond fine-pitch; FBG: 1.0 mm Lidless flip-chip; FFG: 1.0 mm Flip-chip fine-pitch

Notes: 1. Supports PCI Express Base 2.1 specification at Gen1 and Gen2 data rates.
2. Leadless package option available for all packages.
3. Device migration is available within the Artix-7 family for like packages but is not supported between other 7 series families.

三、开发板构成及功能介绍



①FPGA:XILINX ARTIX-7 XC7A75-2FGG484

⑬SPI FLASH 25Q64

②2GB DDR3

⑭CAM IN(摄像头) 接口

③40 芯 GPIO 扩展口 JP1

⑮2 组 ADC 接口

④USB 接口:供电、JTAG 编程、USB 转 UART

⑯蜂鸣器

⑤电源开关

⑰6 组乒乓开关

⑥电源适配器插孔

⑱掉电配置 QSPI FLASH

⑦HDMI 接口 1

⑲TF 卡槽 (背)

⑧VGA 接口

㉑4 组按键

⑨HDMI 接口 2

㉒千兆以太网

⑩40 芯 GPIO 扩展口 JP2

㉔4 组 LED 发光管

⑪8 组数码管

㉓50M 时钟源

⑫8 组双色 LED 发光管

以下通过这个实物图标识来了解这个开发平台所能实现的功能。

①、FPGA

FPGA是Xilinx Artix-7 XC7A75T，型号资源上面介绍过，比起以往的同等封装，采用10x10nmBGA封装，28nm工艺，密度更高，此型号具有280个可用IO引脚。FPGA 引脚的定义：如使用 FPGA 都是非 BGA 封装的，比如144引脚，208引脚的 FPGA 芯片，他们的引脚定义是由数字组成，比如1到144，1到208等等，而当我们使用 BGA 封装的芯片以后，引脚名称变为由字母+数字的形式，比如 H4，J13 等等，因此我们在看原理图的时候，看到的字母+数字这种形式的，就是代表了FPGA 的引脚。图3-2为开发板所用的 FPGA 芯片实物图。采用Artix7有几个优势：



图3-2 7A75T芯片实物图

- 1) 基于6输入查找表（LUT）技术的高级高性能FPGA逻辑，可配置为分布式存储器；
- 2) 拥有36Kb容量的双端口Block RAM，内置FIFO逻辑，可用于片上数据缓冲；
- 3) 采用高性能SelectIO™技术，支持高达800Mb/sDDR3；
- 4) 内置高速串行收发器，支持从500 Mb/s到最大速率6.25 Gb/s的收发速度，可实现50 Gb/s的峰值带宽；
- 5) 用户可配置的模拟接口（XADC），并集成了双12位1MSPS模数转换器具有片上热传感器和电源传感器的数字转换器；
- 6) 端口引脚采用单端和差分I/O标准，速度高达1.25 Gb/s；
- 7) 拥有高达264 GMAC运算性能的信号处理能力；
- 8) 强大的时钟管理器件（CMT），结合了锁相环（PLL）和混合模式时钟管理器（MMCM）模块，可以实现高精度和低抖动。

②、DDR3

开发板采用的DDR3芯片，型号为MT41J128M16HA-125，容量为128M x 16Bit 2Gbit，256M字节。速率可以高达800Mhz。该DDR3最大可以提供800M*16=12.8Gbps带宽，可以轻松应对各种大内存、高带宽场景需求，比如摄像头图像数据存储等。DDR3电路原理图如图3-3所示。




图3-3 DDR3原理图

DDR3引脚图

信号名称	FPGA引脚	信号名称	FPGA引脚
DDR3_A0	L3	DDR3_DQ4	J5
DDR3_A1	M6	DDR3_DQ11	B1
DDR3_A2	M3	DDR3_DQ12	E2
DDR3_A3	L1	DDR3_DQ13	A1
DDR3_A4	M5	DDR3_DQ14	F1
DDR3_A5	M1	DDR3_DQ15	B2
DDR3_A6	N5	DDR3_CS	K4
DDR3_A7	N3	DDR3_ODT	J4
DDR3_A8	N2	DDR3_BA0	K3
DDR3_A9	M2	DDR3_CKE	J6
DDR3_A10	K6	DDR3_BA1	L5
DDR3_A11	P6	DDR3_BA2	L4
DDR3_A12	L6	DDR3_WE	R1
DDR3_A13	N4	DDR3_RAS	P1
DDR3_DQ0	G2	DDR3_CLK_P	P5
DDR3_DQ1	H3	DDR3_CLK_N	P4
DDR3_DQ2	H5	DDR3_CAS	P2
DDR3_DQ3	H2	DDR3_LDM	G3
DDR3_DQ5	J1	DDR3_LDQS_N	J2
DDR3_DQ6	H4	DDR3_LDQS_P	K2

DDR3_DQ7	K1	DDR3_UDM	D2
DDR3_DQ8	F3	DDR3_UDQS_P	E1
DDR3_DQ9	C2	DDR3_UDQS_N	D1
DDR3_DQ10	G1	DDR3_RESET_N	F4

③、40芯GPIO扩展口J1

开发板预留2个扩展口，每个扩展口有40个信号。其中，5V电源1路，3.3V电源1路，地2路，IO口36路（18对差分）。IO口连接到FPGA引脚上，电平为3.3V。**切勿直接跟5V设备直接连接，以免烧坏FPGA。如果要接5V设备，需要接电平转换芯片。**扩展口和FPGA连接的pcb走线全部采用差分等长走线，以方便扩展模块。扩展口J2其原理图如图3-4所示。




图3-4 JP2 40芯扩展接口原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，JP2的第一脚在正方向右下1为第一脚位号，对照图3-4的原理图锁定引脚。

J1扩展口引脚分配表

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOA_0)	J16	2(GPIOA_1)	H13
3(GPIOA_2)	G13	4(GPIOA_3)	G15
5(GPIOA_4)	G16	6(GPIOA_5)	J14
7(GPIOA_6)	H14	8(GPIOA_7)	G17
9(GPIOA_8)	G18	10(GPIOA_9)	J15
11	VCC5V	12	GND
13(GPIOA_10)	H15	14(GPIOA_11)	H17
15(GPIOA_12)	H18	16(GPIOA_13)	J22
17(GPIOA_14)	H22	18(GPIOA_15)	H20

19(GPIOA_16)	G20	20(GPIOA_17)	K21
21(GPIOA_18)	K22	22(GPIOA_19)	M21
23(GPIOA_20)	L21	24(GPIOA_21)	J20
25(GPIOA_22)	J21	26(GPIOA_23)	J19
27(GPIOA_24)	H19	28(GPIOA_25)	K18
29	3.3V	30	GND
31(GPIOA_26)	K19	32(GPIOA_27)	L19
33(GPIOA_28)	L20	34(GPIOA_29)	N22
35(GPIOA_30)	M22	36(GPIOA_31)	M18
37(GPIOA_32)	L18	38(GPIOA_33)	N18
39(GPIOA_34)	N19	40(GPIOA_35)	N20

④、USB接口

此USB接口有三个作用：（1）开发板供电口；（2）FPGA编程口；（3）USB转UART。下面做分别介绍：

（1）开发板供电系统：

开发板上提供的多种不同电压的电源。通过电脑USB连接开发板USB口供电，输入电源分成不同电压的多路电源。电源芯片分别产生+5V，+3.3V，+2.5V，+1.2V，1.8V，+1.0V电源，满足FPGA的BANK电压和内核电压需要。

开发板上的电源拓扑图3-5如下：




图3-5 开发板的电源拓扑

（2）USB-JTAG编程口

JTAG编程，Platform Cable USBtype-C接口形式，同时实现FPGA核心板供电功能，另一端接电脑。

Type-c USB接口，通过连接计算机USB口，对FPGA进行下载编程，兼电源输入口，FPGA 的配置和调试模式：JTAG 模式。JTAG 接口的作用是将编译好的程序 (.bit) 下载到 FPGA 中，或可把.bin文件通过加载到掉电保护的 FLASH中，掉电以后就不会丢失，重新上电后 FPGA 会读取 FLASH 中的 bin 配置文件并运行。

图 3-6就是 JTAG 口的原理图部分，其中涉及到 TCK,TDO,TMS,TDI 这四个信号。这四个信号直接由 FPGA 引脚引出，Qspi CLK是掉电报FLASH的输入时钟，FPGA DONE，编程过程的指示灯，FPGA PROGRAM_B编程后复位。




图 3-6 原理图中 JTAG 接口部分

JTAG接口部分引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
FPGA_TCK	V12	FPGA_TDI	R13
FPGA_TMS	T13	FPGA_TDO	U13

(3) USB转UART

Type-c USB接口，双功能，一个对FPGA编程下载，另一功能USB转UART功能，图3-7连接FPGA的RXD、TXD原理图。




图3-7 串口接口原理图

串口引脚分配表：

引脚名称	FPGA 引脚
RXD	W20
TXD	W19




图3-10 HDMI接口1原理图

HDMI输入引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
HDMIA_D2_P	V10	HDMIA_D0_P	AA9
HDMIA_D2_N	W10	HDMIA_D0_N	AB10
HDMIA_D1_P	AA10	HDMIA_SCL	Y13
HDMIA_D1_N	AA11	HDMIA_SDA	AA14
HDMIA_HPD	W14	HDMIA_CLK_N	W12
		HDMIA_CLK_P	W11

⑧、VGA接口

VGA共12根线连接FPGA，每4根组成一组，分别是红、绿、蓝三种颜色，如图3-11连接方法，相关VGA接口查找相关资料，这里不再赘述。




图 3-11 VGA接口原理图

VGA引脚分配

信号名称	FPGA引脚	信号名称	FPGA引脚
VGA_HS	P15	VGA_VS	R16
VGAD0	P17	VGAD1	V20
VGAD2	U20	VGAD3	AB22
VGAD4	AB21	VGAD5	Y22
VGAD6	Y21	VGAD7	AA21
VGAD8	AA20	VGAD9	W22
VGAD10	W21	VGAD11	T20

⑨ HDMI接口2

HDMI接口B，其原理与A一样，可以作为输入输出，这样两口可一个作为输入，一个作为输出，原理和1一样。




图3-12 HDMI输出接口原理图

HDMI输入引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
HDMIB_D2_P	T16	HDMIB_D0_P	T14
HDMIB_D2_N	U16	HDMIB_D0_N	T15
HDMIB_D1_P	W15	HDMIB_SCL	Y14
HDMIB_D1_N	W16	HDMIB_SDA	AB11
HDMIB_HPDP	AB12	HDMIB_CLK_N	V14
		HDMIB_CLK_P	V13

⑩、40芯GPIO扩展口J2

开发板预留2个扩展口J1/J2，这是在板右边得J1口，信号与J2一样，这里不在重述，其原理图如图3-13所示。




图3-13 JP1 40芯口的引脚原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，J1的第一脚在正方向左上1为第一脚位号，对照图3-13的原理图锁定引脚。

J2 扩展口引脚分配表

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOB_0)	T3	2(GPIOB_1)	T1
3(GPIOB_2)	U1	4(GPIOB_3)	U2
5(GPIOB_4)	V2	6(GPIOB_5)	R3
7(GPIOB_6)	R2	8(GPIOB_7)	W2
9(GPIOB_8)	Y2	10(GPIOB_9)	W1
11	VCC5V	12	GND
13(GPIOB_10)	Y1	14(GPIOB_11)	U3
15(GPIOB_12)	V3	16(GPIOB_13)	AA1
17(GPIOB_14)	AB1	18(GPIOB_15)	AB3
19(GPIOB_16)	AB2	20(GPIOB_17)	Y3
21(GPIOB_18)	AA3	22(GPIOB_19)	AA5
23(GPIOB_20)	AB5	24(GPIOB_21)	Y4
25(GPIOB_22)	AA4	26(GPIOB_23)	V4
27(GPIOB_24)	W4	28(GPIOB_25)	R4
29	3.3V	30	GND
31(GPIOB_26)	T4	32(GPIOB_27)	T5
33(GPIOB_28)	U5	34(GPIOB_29)	W6

35(GPIOB_30)	W5	36(GPIOB_31)	U6
37(GPIOB_32)	V5	38(GPIOB_33)	R6
39(GPIOB_34)	T6	40(GPIOB_35)	Y6

⑪、数码管

数码管是很常见的一种显示设备，可采用共阴或共阳两种，一般分为七段数码管和八段数码管，两者区别就在于八段数码管比七段数码管多一个“点”。我们采用的数码管为2组4位一体的八段数码管，共阳数码管的段结构图 3-14所示。




图 3-14 数码管的段结构

我们使用的是共阳极数码管，当某一字段对应的引脚为低电平时，相应字段就点亮，当某一字段对应的引脚为高电平时，相应字段就不亮。

LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳极的LED而言，高电平使能。要让8个数码管动态扫描显示，要将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象，就像是8个数码管同时工作。

2组4位一体数码管的相同的段都接在了一起，一共是8个引脚，然后加上8个控制信号引脚，一共是16个引脚，如图 3-15所示，其中DIG[0..7]是对应数码管的a,b,c,d,e,f,g,h(点DP)，SEL[0..7]是八个数码管的八个控制引脚，高电平有效，当控制引脚为高电平时，对应的数码管有了供电电压，这样数码管才能点亮，否则无论数码管的段如何变化，也不能点亮对应的数码管。

注意：8个双色LED的16个引脚和数码管的16个引脚（8个数码段和8个位控制）复用，SW6选择开关来选择双色LED工作还是数码管工作，拨上为接通数码管工作，拨下为接通双色LED工作。引脚分配与⑫一起给出分配表。




图 3-15 8组动态扫描数码管及选择开关

⑫、8组双色LED发光管

开发板提供了8个双色LED发光二极管。每个发光管是双色，分别是红色和绿色，也就是8组相当于16个LED,要锁定16个IO脚，8组LED发光管原理图如图 3-16，当FPGA的引脚输出逻辑为“0”时，LED熄灭。输出逻辑为“1”时，LED被点亮。16个引脚和数码管复用（请看⑪）。




图 3-16 双色LED发光管

LED、数码管引脚分配：*DIG*属于数码管的段控制，*SEL0*属于数码管的位选信号

LED引脚名称	数码管引脚名称	FPGA引脚
LED6红	DIG0 (a段)	AB18
LED6绿	SEL0(左起第1个数码)	Y19
LED7红	DIG1 (b段)	U17
LED7绿	SEL1(左起第2个数码)	V18
LED8红	DIG2 (c段)	U18
LED8绿	SEL2(左起第3个数码)	V19
LED9红	DIG3 (d段)	P14
LED9绿	SEL3(左起第4个数码)	AA19
LED10红	DIG4 (e段)	R14
LED10绿	SEL4(左起第5个数码)	AB20
LED11红	DIG5 (d段)	R18
LED11绿	SEL5(左起第6个数码)	V17

LED12红	DIG6 (g段)	T18
LED12绿	SEL6(左起第7个数码)	W17
LED13红	DIG7 (h段)	N17
LED13绿	SEL7(左起第8个数码)	AA18

⑬、SPI FLASH W25Q64

开发板上板载了一片64Mbit大小的SPI FLASH芯片，型号为华邦W25Q64，W25Q64的擦写周期多达10W次，具有20年的数据保存期限，支持电压为2.7~3.6V，W25Q64支持标准的SPI，还支持双输出/四输出的SPI，最大SPI时钟可以到80Mhz（双输出时相当于 160Mhz，四输出时相当于320M）原理图如图 3-17。




图3-17 SPI Flash 原理图

配置芯片引脚分配：

W25Q64引脚名称	FPGA 引脚	W25Q64引脚名称	FPGA 引脚
FLASH_CS	M20	FLASH_HOLD	K13
FLASH_SDO	M13	FLASH_SCLK	K14
FLASH_WP	K17	FLASH_SDI	L13

⑭、摄像头接口或其他转接口

摄像头连接用排母方式，18脚，主要用来外接OV5640摄像头接口，其中1、2脚分别是3.3V和GND，其余16个脚是控制端，或用于其他转接口，原理图如图3-18，注意：座的左下脚为第1脚，3.3V，第2脚左上脚为GND。如图3-18-1。




图3-18OV5640接口原理图



图3-18-1 第1脚位置

OV5640接口引脚分配

信号名称	FPGA引脚	信号名称	FPGA引脚
OV_SCL	F15	OV_D6	E14
OV_SDA	F13	OV_D7	E16
OV_D0	F14	OV_PWDN	D16
OV_D1	F16	OV_XCLK	D14
OV_D2	E17	OV_VSYNC	D15
OV_D3	C14	OV_HREF	B15
OV_D4	C15	OV_RESET	B16
OV_D5	E13	OV_PCLK	C13

⑮、ADC接口

开发板上ADC直接采用FPGA里面的XADC功能，XADC即Xilinx公司7系列FPGA里集成的一个ADC模块。XADC包含2个通道的模拟差分输入，每个通道的采样率为1MSPS，默认情况下监测FPGA内部的温度及所有供电电压，当然也可以接收来自FPGA专用模拟差分引脚VP_0和VN_0的模拟差分信号，2组信号通过SMA接口接出。原理图如图3-19所示。




图3-19 ADC原理图

ADC引脚分配

信号名称	FPGA引脚	信号名称	FPGA引脚
XADC_1 (SMA2)	L10	XADC_2 (SMA1)	M9

⑯、蜂鸣器

蜂鸣器通过一个三极管进行控制，当BUZZER为低电平时，三极管导通，蜂鸣器响；当BUZZER为高电平时，三极管截止蜂鸣器不响。为了控制蜂鸣器噪音，我们在蜂鸣器跟FPGA之间加入了乒乓开关SW5，乒乓可以拨上断开，拨下为接通。原理图如图3-20。




图 13-20 蜂鸣器及控制开关原理图

蜂鸣器引脚分配:

引脚名称	FPGA 引脚
BUZZER	P20

⑪、乒乓开关

开发板包含了6个乒乓开关，其中SW1-SW4是作为与FPGA的IO输入信号，拨上为上为“1”，拨下为“0”；如图3-21。SW5是蜂鸣器开关，SW6选择开关来选择双色LED工作还是数码管工作，在上文介绍过。




图 3-21 4组乒乓开关原理图

乒乓开关引脚

开关引脚信号	FPGA 引脚	开关引脚信号	FPGA 引脚
SW1	N14	SW2	P16
SW3	R17	SW4	N15

⑱、 QSPI FLASH N25Q128

开发板上使用了一片美光的串行NOR闪存N25Q128，大小为128Mb，N25Q128 的擦写周期多达10W次，具有20年的数据保存期限，支持电压为1.7~2.0V，N25Q128 支持标准的SPI，还支持双输出/四输出的SPI，最大SPI时钟可以到 108Mhz（双输出时相当于 216Mhz，四输出时相当于432M），此

FLASH用于FPGA配置。原理图如图3-22所示。




图3-22QSPI FLASH N25Q128原理图

串行FLASH引脚分配

信号名称	FPGA引脚	信号名称	FPGA引脚
QSPI_D0	P22	QSPI_D2	P21
QSPI_D1	R22	QSPI_D3	R21
QSPI_CS	T19	QSPI_CLK	L12

⑱、TF卡槽

SD卡(Secure Digital Memory Card)有两种模式，一种是SD模式，一种是SPI模式，SD模式包含SPI模式功能，此板采用功能更全面的SD卡模式。引脚结构图如图 3-23所示，原理图如图3-24所示。

TF卡 (SD模式)：1-data2；2-data3；3-cmd；4-vdd；5-clk；6-vss；7-data0；8-data1。

TF卡 (SPI模式)：1-rsv；2-cs；3-di；4-vdd；5-sclk；6-vss；7-do；8-rsv。




图3-23 SD卡引脚示意图




图 3-24 SD卡原理图

注意：SD卡槽在开发板背面。

TF 卡槽引脚分配

TF信号名称	FPGA引脚	TF信号名称	FPGA引脚
SD_DAT3 (CS)	AA8	SD_DAT2	V8
SD_DAT1	V9	SD_DAT0(MISO)	AB6
SD_CLK	AB8	SD_CMD(MOSI)	Y8

②0、4组按键

开发板板载了4个独立按键，(KEY1~KEY4)。按键按下为低电平，松开为高电平，4按键的原理图如图3-25所示。




图 3-25 4个独立按键原理图

按键引脚分配：

信号名称	FPGA引脚	TF信号名称	FPGA引脚
------	--------	--------	--------




图3-27 4个LED原理图

4个独立LED引脚分配:

信号名称	FPGA引脚	TF信号名称	FPGA引脚
LED1	AA6	LED2	V7
LED3	W7	LED4	AB7

②3、50M时钟源

图 3-28即为我们上述提到的给开发板提供时钟源的**50M**有源晶振电路。晶振输出连接到FPGA的全局输入时钟管脚，这个CLK1可以用来驱动FPGA内的用户逻辑电路，用户可以通过配置FPGA内部的PLL（锁相环）来分频倍频实现其他频率的时钟。




图 3-28 50M晶振连接原理图

引脚分配

时钟信号	FPGA 引脚
CLK	Y18



名称：杭州康芯电子有限公司

地址：杭州市莫干山路1418-36号2幢6楼

网址：WWW.KX-SOC.COM

电话：0571-88914587

邮编：310010

2023年9月