Elettronica

Bumma Giuseppe

Contents

1 SI	2
1.1 Unità derivate SI	
1.2 Prefissi	3
2 Tipi di esercizi	
2.1 D	
2.1.1 Formule notevoli	4
2.1.2 Esame 14/06/2023	4
2.1.3 Esame 12/06/2024	

1 SI

1.1 Unità derivate SI

Grandezza	Simbolo	Unità SI non di base	Unità SI di base
Carica elettrica	C (Coulomb)		$s \times A$
Tensione elettrica e differenza di potenziale elettrico	V "(Volt)"	$\frac{W}{A}$	$m^2 \times kg \times s^{-3} \times A^{-1}$
Forza	N (Newton)		$m \times kg \times s^{-2}$
Energia/Lavoro	J (Joule)	$N \times m$	$m^2 \times kg \times s^{-2}$
Potenza	W (Watt)	$\frac{J}{s}$	$m^2 \times kg \times s^{-3}$
Flusso magnetico	Wb (Weber)	$V \times s$	$m^2 \times kg \times s - 2 \times A^{-1}$
Induzione magnetica	T (Tesla)	$\frac{Wb}{m^2}$	$kg \times s^{-2} \times A^{-1}$
Resistenza elettrica	Ω (Ohm)	$\frac{V}{A}$	$m^2 \times kg \times s^{-3} \times A^{-2}$
Conduttanza elettrica	S (Siemens)	$\frac{A}{V}$	$m^{-2} \times kg^{-1} \times s^3 \times A^2$
Capacità	F (Farad)	$\frac{C}{V}$	$m^{-2} \times kg^{-1} \times s^4 \times A^2$
Induttanza	H (Henry)	$\frac{Wb}{A}$	$m^2 \times kg \times s^{-2} \times A^{-2}$
Frequenza	Hz (Hertz)		s^{-1}

1.2 Prefissi

Factor	Name	Symbol
10^{-24}	yocto	у
10^{-21}	zepto	Z
10^{-18}	atto	a
10^{-15}	femto	f
10^{-12}	pico	p
10^{-9}	nano	n
10^{-6}	micro	μ
10^{-3}	milli	m
10^{-2}	centi	С
10^{-1}	deci	d
10^{1}	deca	da
10^{2}	hecto	mh
10^{6}	mega	M
10 ⁹	giga	G
10^{12}	tera	T
10^{15}	peta	P
10^{18}	exa	E
10^{21}	zetta	Z
10^{24}	yotta	Y

2 Tipi di esercizi

2.1 D

2.1.1 Formule notevoli

$$C_{\min} = \text{Cox} \cdot L_{\min}^2 \cdot (\text{SP} + \text{SN})$$
 Resistenza equivalente pull-up
$$R_{\text{eq P}} = \frac{t_{\text{LH}}}{\ln(2) \cdot C_{\min}}$$
 Resistenza equivalente pull-down
$$R_{\text{eq N}} = \frac{t_{\text{HL}}}{\ln(2) \cdot C_{\min}}$$

$$R_{Pn} = \frac{R_{\text{eq P}} - \frac{R_{\text{RIF P}}}{S_P} \cdot N}{K}$$
 Per percorsi critici
$$R_P = \frac{R_{\text{eq P}}}{K}$$


$$S_P = \frac{R_{\text{RIF P}}}{RP}$$

Note:

- ln(2) = 0,69
- la ${\cal S}_P$ che compare nella formula di ${\cal R}_{Pn}$ è sempre quella del percorso critico
- $t_{\rm LH}$ è il tempo di salita e $t_{\rm HL}$ è il tempo di discesa. In generale negli esercizi se chiede di "dimensionare affinchè il tempo di salita al nodo X sia inferiore o uguale a Yps" vuol dire che prenderemo $t_{\rm LH}=Y$.
- ps sono pico secondi

2.1.2 Esame 14/06/2023

- 1. Della rete in figura si calcoli l'espressione booleana al nodo O.
- 2. Dimensionare i transistori pMOS affinchè il tempo di salita al nodo F sia inferiore o uguale a 90ps. Ottimizzare il progetto. Si tenga conto che i transistori dell'inverter di uscita hanno le seguenti geometrie : Sp = 200, Sn = 100.
- 3. Progettare la PDN



Parametri tecnologici:

$$R_{
m RIF~\it P}=10k\Omega$$
 si riferisce alla rete di pull-up
$$R_{
m RIF~\it N}=5k\Omega$$
 si riferisce alla rete di pull-down
$${
m Cox}=7fF/\mu m^2$$

$$L_{
m min}=0,25\mu m$$

$${
m Vdd}=3V$$

N.B. I numeri rossi indicano la dimensione massima che possono assumere i transistor

Per prima cosa si calcola C_{\min}

$$\begin{split} C_{\min} &= \text{Cox} \cdot L_{\min}^2 \cdot (\text{SP} + \text{SN}) \\ &= 7 f F / \mu m^2 \cdot (0, 25 \mu m)^2 \cdot (200 + 100) \\ &= 131, 35 f F \end{split}$$

Poi la resistenza equivalente

$$\begin{split} R_{\rm eq~P} &= \frac{t_{\rm LH}}{\ln(2) \cdot C_{\rm min}} = \frac{90 \, ps}{0,69 \cdot 131,25 \, fF} \\ &= \frac{90 \cdot 10^{-12} s}{0,69 \cdot 131,25 \cdot 10^{-15}} \\ &= 0,99378 \cdot 10^3 \, \Omega \\ &= 993,79 \, \Omega \\ &= 994 \, \Omega \end{split}$$

Per **dimensionare** si divide $R_{\text{eq P}}$ per il numero di transistor nel percorso critico.

Percorso critico: percorso da V_{cc} all'estremità in cui ci sono più transistor in serie (quando si considera il maggior numero di transistor in serie questi possono avere paralleli). Il percorso critico è anche il percorso con NMOS maggiore.

1. Espressione booleana

Regole:

- Gli elementi in serie sono il prodotto boolenano degli elementi
- Gli elementi in parallelo sono la somma booleana deli elementi

PD := rete di pull-down

PU := rete di pull-up

Rete di pull-up al nodo F:

$$PU = ((C \cdot B) + \overline{A}) \cdot C + A \cdot \overline{C} = F$$

La rete di pull-down si calcola invertendo somma e prodotto e negando poi tutta l'espressione Scriviamo F in forma negata

$$F = \overline{\left(\left((C+B) \cdot \overline{A}\right) + C\right) \cdot \left(A + \overline{C}\right)}$$

allora

$$\begin{split} O &= \overline{F} = \overline{\left(\left((C+B)\cdot\overline{A}\right) + C\right)\cdot\left(A+\overline{C}\right)} \\ &= \overline{\left(\left(\left(\overline{C}\cdot\overline{B}\right) + A\right)\cdot\overline{C}\right) + \left(\overline{A}\cdot C\right)} \end{split}$$

2. Dimensionare i transistor

Primo caso peggiore

Si calcola la RP, che solo per il percorso critico vale $\frac{R_{\text{eq P}}}{\text{nMOS}}$. In questo caso il percorso critico è XBC; la X sta a significare che il valore di A non ci interessa.

$$\begin{split} R_P &= \frac{994\,\Omega}{3} \\ &= 331,33\,\Omega \\ &= 331\,\Omega \end{split}$$

Quindi ora calcoliamo la SP con la formula

$$S_P = \frac{R_{\rm RIF\ P}}{R_P} = \frac{10\ k\Omega}{331\ \Omega}$$

$$= 30, 21$$

$$= 31$$

Secondo caso peggiore

Per ottimizzare un percorso non critico si ha una formula che varia in base alle caratteristiche del percorso stesso

$$R_P = \frac{R_{\rm eq~P} - \frac{R_{\rm RIF~P}}{SP} \cdot N}{K}$$

dove N è il numero di MOS del percorso critico che interessano anche un percorso non critico e K è il numero di MOS del percorso non critico cosiddetti "nuovi", cioè che non fanno parte del percorso critico. Inoltre K+N è il numero di MOS del percorso non critico; quando si devono calcolare K e N di solito si calcola prima K e poi si ricava N dall'ultima formula.

In questo caso consideriamo $AX\overline{C}$. Abbiamo 2 pMOS nuovi e nessun pMOS del percorso critico, quindi N=0 e K=2

$$\begin{split} R_{P2} &= \frac{R_{\text{eq P}} - \frac{R_{\text{RIF}}}{SP} \cdot \widehat{N}}{K} = \frac{994}{2} \, \Omega \\ &= 497 \, \Omega \\ SP_2 &= \frac{R_{\text{RIF P}}}{R_{P2}} = \frac{10000 \, \Omega}{497 \, \Omega} \\ &= 20, 12 \\ &= 21 \end{split}$$

Terzo caso

Consideriamo il percorso $\overline{A}\,\overline{B}C$. Abbiamo un nMOS nuovo e un nMOS del percorso critico, quindi N=1 e K=1.

N.B. Bisogna specificare \overline{B} e non X perché si deve cosiderare solo il percorso di $\overline{A}C$, e se B fosse accesso il percorso sarebbe diverso.

$$\begin{split} R_{P3} &= \frac{R_{\text{eq P}} - \frac{R_{\text{RIF }P}}{SP} \cdot N}{K} = \frac{994 \, \Omega - \frac{10000 \, \Omega}{31} \cdot 1}{1} \\ &= 994 \, \Omega - 323 \, \Omega \\ &= 671 \, \Omega \\ \\ SP_2 &= \frac{R_{\text{RIF P}}}{R_{P2}} = \frac{10000 \, \Omega}{671 \, \Omega} \\ &= 14, 9 \\ &= 15 \end{split}$$


Nota: le S_P trovate denotano la dimensione massima dei transistori che interessano il percorso; in particolare si assegna prima la dimnesione ai transistori presenti nel percorso critico, poi agli altri, in modo che il valore trovato per un transistori del percorso critico sia dominante rispetto al valore trovato per lo stesso transistore per un percorso non critico.

3. Progettare la PDN

La formula della rete di pull-down è la seguente (prima l'abbiamo calcolata scrivendola in forma negata)

$$PD = \left(\left((C+B) \cdot \overline{A} \right) + C \right) \cdot \left(A + \overline{C} \right)$$

quindi, seguendo le regole dell'algebra booleana, la rete può essere rappresentata come segue




2.1.3 Esame 12/06/2024

- 1. Determinare l'espressione booleana al nodo O
- 2. Dimensionare i transistori nMOS e pMOS in modo che i tempi di salita e discesa, al nodo F, siano inferiori o uguali a $100 \, ps$. Si ottimizzi il progetto per minimizzare l'area occupata da tutti i transistori.

Si tenga conto che i transistori dell'inverter di uscita hanno le seguenti geometrie : $S_P=300,\,S_n=150.$

Parametri tecnologici:

$$\begin{split} R_{\mathrm{rif}~p} &= 10\,k\Omega \\ R_{\mathrm{rif}~n} &= 5\,k\Omega \\ C_{ox} &= 7\,fF/\mu m^2 \\ L_{\mathrm{min}} &= 0,25\,\mu m \\ V_{CC} &= 3,3V \end{split}$$



1. Espressione booleana

$$PD = ((C + B) \cdot (A + D) \cdot (B + \overline{C})) \cdot CLK + \overline{CLK}$$

Nota: Il CLK non negato è in serie con il resto del circuito della rete di pull-down, quello negato è in parallelo a tutta la rete di pull-down.

$$F = \overline{PD}$$

$$O = \overline{F} = \overline{\overline{PD}}$$

$$O = \overline{\overline{PD}}$$

quindi

$$O = \overline{\left((C + B) \cdot (A + D) \cdot \left(B + \overline{C} \right) \right) \cdot \text{CLK} + \overline{\text{CLK}}}$$
$$= \overline{\left(\left(\overline{C} \cdot \overline{B} \right) + \left(\overline{A} \cdot \overline{D} \right) + \left(\overline{B} \cdot C \right) + \overline{\text{CLK}} \right) \cdot \text{CLK}}$$

2. Dimensionare transistori nMOS e pMOS

• Rete pull-up $\mbox{C'\`e solo un CLK nella rete di pull-up, quindi } K=1$


$$R_P = \frac{R_{\rm eq~P}}{K} = 736\,\Omega \qquad \qquad S_P = \frac{R_{\rm RIF~P}}{R_P} = \frac{10000\,\Omega}{736\,\Omega}$$

$$= 13,58$$

$$= 14$$

- Rete pull-down In questo caso ci sono diversi percorsi critici:
 - $\rightarrow ABC\overline{D}$
 - $\overline{A}BCD$
 - $AB\overline{C}\overline{D}$
 - $\overline{A}B\overline{C}D$

Il numeri di MOS in un percorso non è sempre un intero, infatti, se ci sono dei transistor in parallelo, il numero di MOS corrispondente è uguale a $\frac{1}{\text{numero di transistor in parallelo}}$



Quindi per tutti i percrosi critici individuati K=3,5

$$R_N = \frac{R_{\text{eq }N}}{K} = \frac{736 \,\Omega}{3.5} \qquad S_N = \frac{R_{\text{RIF }N}}{R_N} = \frac{5000 \,\Omega}{210 \,\Omega}$$
$$= 210 \,\Omega \qquad = 24$$

Tutti i transistori della rete pull-down avranno quindi dimensione 24

