Elettronica

Bumma Giuseppe


Contents

1 Tipi di esercizi	2
1.1 D	•
1.1 D	2
1.1.1 Formule notevoli	. :

1 Tipi di esercizi

1.1 D

- 1. Della rete in figura si calcoli l'espressione booleana al nodo O.
- 2. Dimensionare i transistori pMOS affinchè il tempo di salita al nodo F sia inferiore o uguale a 90ps. Ottimizzare il progetto. Si tenga conto che i transistori dell'inverter di uscita hanno le seguenti geometrie : Sp = 200, Sn = 100.
- 3. Progettare la PDN



Parametri tecnologici:

$$\begin{split} R_{\mathrm{RIF}~P} &= 10k\Omega \\ R_{\mathrm{RIF}~N} &= 5k\Omega \\ \mathrm{Cox} &= 7fF/\mu m^2 \\ L_{\mathrm{min}} &= 0,25\mu m \\ \mathrm{Vdd} &= 3V \end{split}$$

N.B. I numeri rossi indicano la dimensione massima che possono assumere i transistor

1.1.1 Formule notevoli

$$C_{\min} = \text{Cox} \cdot L_{\min} \cdot (\text{SP} + \text{SN})$$
 Resistenza equivalente pull-up
$$R_{\text{eq P}} = \frac{t_{\text{LH}}}{\ln(2) \cdot C_{\min}}$$
 Resistenza equivalente pull-down
$$R_{\text{eq N}} = \frac{t_{\text{HL}}}{\ln(2) \cdot C_{\min}}$$

N.B.
$$\ln(2) = 0.69$$

Con $t_{\rm LH}$ tempo di salita e $t_{\rm HL}$ tempo di discesa. In generale negli esercizi se chiede di "dimensionare affinchè il tempo di salita al nodo X sia inferiore o uguale a Y ps" vuol dire che prenderemo $t_{\rm LH}=Y$.

N.B. ps sono pico secondi

Per prima cosa si calcola C_{\min}

$$\begin{split} C_{\min} &= \mathrm{Cox} \cdot L_{\min} \cdot (\mathrm{SP} + \mathrm{SN}) \\ &= 7 f F / \mu m^2 \cdot (0, 25 \mu m)^2 \cdot (200 + 100) \\ &= 131, 35 f F \end{split}$$

Poi la resistenza equivalente

$$\begin{split} R_{\rm eq~P} &= \frac{t_{\rm LH}}{\ln(2) \cdot C_{\rm min}} = \frac{90 \, ps}{0,69 \cdot 131,25 \, fF} \\ &= \frac{90 \cdot 10^{-9} s}{0,69 \cdot 131,25 \cdot 10^{-12}} \\ &= 0,99378 \cdot 10^3 \, \Omega \\ &= 993,79 \, \Omega \\ &= 994 \, \Omega \end{split}$$

Per **dimensionare** si divide $R_{\rm eq~P}$ per il numero di transistor nel percorso critico.

Percorso critico: percorso da V_{cc} all'estremità in cui ci sono più transistor in serie (quando si considera il maggior numero di transistor in serie questi possono avere paralleli). Il percorso critico è anche il percorso con NMOS maggiore.

1. Espressione booleana

Regole:

- Gli elementi in serie sono il prodotto boolenano degli elementi
- Gli elementi in parallelo sono la somma booleana deli elementi

PD := rete di pull-down

PU := rete di pull-up

Reti di pull-up al nodo F:

$$PU = \left((C \cdot B) + \overline{A} \right) \cdot C + A \cdot \overline{C} = F$$

La rete di pull-down si calcola invertendo somma e prodotto e negando poi tutta l'espressione Scriviamo F in forma negata

$$F = \overline{\left(\left((C+B)\cdot\overline{A}\right) + C\right)\cdot\left(A+\overline{C}\right)}$$

allora

$$O = \overline{F} = \overline{\left(\left((C + B) \cdot \overline{A}\right) + C\right) \cdot \left(A + \overline{C}\right)}$$
$$= \overline{\left(\left(\left(\overline{C} \cdot \overline{B}\right) + A\right) \cdot \overline{C}\right) + \left(\overline{A} \cdot C\right)}$$

2. Dimensionare i transistor

Primo caso peggiore

Si calcola la RP, che solo per il percorso critico vale $\frac{R_{\text{eq P}}}{\text{nMOS}}$. In questo caso il percorso critico è XBC; la X sta a significare che il valore di A non ci interessa; se un elemento è negato vuol dire che il transistor è acceso.

$$\begin{split} R_P &= \frac{994\,\Omega}{3} \\ &= 331,33\,\Omega \\ &= 331\,\Omega \end{split}$$

Quindi ora calcoliamo la SP con la formula

$$\begin{split} SP &= \frac{R_{\text{RIF P}}}{RP} = \frac{10 \, k\Omega}{331 \, \Omega} \\ &= 30, 21 \\ &= 31 \end{split}$$

N.B. Arrotondare sempre all'intero successivo

Secondo caso peggiore

Per ottimizzare un percorso non critico si ha una formula che varia in base alle caratteristiche del percorso stesso

$$R_P = \frac{R_{\rm eq~P} - \frac{R_{\rm RIF~P}}{SP} \cdot N}{K}$$

dove N è il numero di MOS del percorso critico che interessano anche un percorso non critico e K è il numero di MOS del percorso non critico cosiddetti "nuovi", cioè che non fanno parte del percorso critico.

In questo caso consideriamo $AX\overline{C}.$ Abbiamo 2 p
MOS nuovi e nessun p MOS del percorso critico, quind
iN=0e K=2

$$R_{P2} = \frac{R_{\text{eq P}} - \frac{R_{\text{RIF}}}{SP} \cdot \widehat{N}}{K} = \frac{994}{2}$$

$$= 497$$