# Calcolatori Elettronici T

# Bumma Giuseppe

## **Contents**

2
2
2
3
3
4
4
4
5
7
7
10
11

# 1 Guida agli esami

## 1.1 Mapping


### 1.1.1 Attivare una data sezione di memoria

La consegna ci dice che è presente un'ulteriore memoria EPROM, denominata EPROM\_OPT, da 1 GB mappata a partire da 0x40000000 in accordo a quanto indicato in seguito. All'avvio, EPROM\_OPT dovrà essere disabilitata. Se non abilitata, EPROM\_OPT dovrà abilitarsi in seguito alla lettura consecutiva di quattro byte divisibili per 8 (zero escluso) da INPUT\_PORT mentre, quando abilitata, EPROM\_OPT dovrà disattivarsi in seguito alla lettura consecutiva da INPUT\_PORT di quattro byte divisibili per 8 (zero escluso). Il procedimento di abilitazione e disabilitazione di EPROM\_OPT dovrà avvenire continuamente mediante opportune reti logiche e senza alcun ausilio software.


I chip select di EPROM\_OPT saranno:

```
CS_EPROM_OPT_0 = BA31*·BA30·BE0·ACTIVE
CS_EPROM_OPT_1 = BA31*·BA30·BE1·ACTIVE
CS_EPROM_OPT_2 = BA31*·BA30·BE2·ACTIVE
CS_EPROM_OPT_3 = BA31*·BA30·BE3·ACTIVE
```

Mentre le reti logiche necessarie sono le seguenti:



Un FFD, opportunamente inizializzato all'avvio, consente di generare il segnale **ACTIVE** che condiziona la presenza di **EPROM\_OPT**:




## 1.2 Chip Select

### 1.2.1 Come funziona la lettura da un chip select

Abbiamo

- un chip select CS\_STATUS mappato a 0x80000002h
- BD[15..0] già utilizzato
- necessità di leggere un segnale INT\_INPUT\_SYNC



Quando CS\_STATUS e MEMRD sono asseriti, il driver 3-state permette il passaggio dei dati. Quando viene effettuata una lettura all'indirizzo di CS\_STATUS

- i bit BD[23..17] vengono impostati a 0
- il bit BD[16] viene impostato al valore corrente di INT\_INPUT\_SYNC

Ora prendiamo come riferimento questo schema:

Indirizzo: 0x80000002 (ultimi due bit: 10)
Word: BD[7..0] | BD[15..8] | BD[23..16] | BD[31..24]
Byte #: Byte 0 | Byte 1 | Byte 2 | Byte 3
Indirizzo: 00 01 10 11


se si esegue una LBU andando a leggere su CS\_STATUS (0x80000002h) si leggono i bit BD[23..16] che ha come bit meno significativo il valore di INT INPUT SYNC, mentre gli altri bit a 0.

## 1.3 Lettura e scrittura dalle porte

#### 1.3.1 Scrivere i dati in input letti da INPUT PORT a un dato indirizzo

Riporto l'esempio dell'esame del 21/12/2023 in cui viene chiesto che il dato *signed* letto da INPUT\_0 dovrà essere scritto a FFFFFFOh, mentre i dati *unsigned* letti da INPUT\_1 dovranno essere scritti a 80000000h.

In questo caso le porte trasferiscono sullo stesso bus dati perché non trasferiscono mai in contemporanea.




#### Codice del DLX:

```
000000000: LHI R20,0x6000 ; R20 = 600000000h
00000004: LBU R21,0x0001(R20) ; legge il valore di ACTIVE 0
00000008: BEQZ R21,PORT 1 ; se R21=0 è attiva INPUT PORT 1
;Questo è il codice per leggere da PORT 0
00000000C: SUBI R22,R0,0x0010; R22 = FFFFFFF0h, quindi carico in un registro
l'indirizzo in cui bisogna scrivere il dato
00000010: LB R21,0x0000(R20) ; legge byte signed da INPUT_PORT_0
00000014: SB R21,0x0000(R22) ; scrive il byte letto a FFFFFFOh
00000018: RFE
;Questo è il codice per leggere da PORT 1
                            ; porta attiva, INPUT_PORT 1
PORT 1:
0000001C: LHI R22,0x8000
                            ; R22 = 800000000h
00000020: LBU R21,0x0000(R20) ; legge byte unsigned da INPUT_PORT_1
00000024: SB R21,0x0000(R22) ; scrive il byte letto a 80000000h
00000028: RFE
```

### 1.3.2 Scrivere un dato letto da un un idirizzo in OUTPUT\_PORT

La consegna dice che in OUTPUT\_PORT dovrà essere scritto il byte letto all'indirizzo 0xFF000020




## Codice DLX dell'interrupt handler

## 1.3.3 Leggere un dato da INPUT\_PORT e scriverlo in OUTPUT\_PORT

La consegna di dice che nel sistema sono presenti due porte in input, INPUT\_0 e INPUT\_1 già progettate, ciascuna in grado di trasferire 8 bit mediante il protocollo di handhsake. Mediante le due porte in input dovranno essere eseguiti **unicamente trasferimenti di dati a 16 bit** appena questo si rende possibile.

Inoltre, nel sistema è presente una porta in output, denominata OUTPUT\_PORT, in grado di trasferire 8 bit di dato verso l'esterno mediante il protocollo di handshake. Il trasferimento verso OUTPUT\_PORT dovrà avvenire, quando possibile, unicamente e contemporaneamente alla lettura dei dati a 16 bit da INPUT\_0 e INPUT\_1 quando un segnale proveniente dall'esterno denominato TRANSFER\_OUT risulta asserito. In queste circostanze, il valore da trasferire verso l'esterno mediante OUTPUT\_PORT coincide con il dato letto da INPUT\_1. I dati a 16 bit letti da INPUT\_0 e INPUT\_1 dovranno essere scritti a B0000000h




In OUTPUT\_PORT deve essere traferito il dato letto da INPUT\_PORT\_1.


Al fine di poter eseguire un trasferimento verso la porta in output durante le letture dalle due porte in input, è necessario che:

- la porta in output sia pronta a eseguire un trasferimento, quindi deve essere asserito il segnale INT\_OUTPUT
- sia asserito il segnale TRANSFER\_OUT proveniente dall'esterno

È importante però sincronizzare opportunamente questi due segnali, in particolare essi necessitano di un doppio campionamento:



Utilizzando due flip-flop in cascata (come mostrato nello schema con i due FFD), si garantisce che il segnale campionato sia stabile prima di essere utilizzato dal resto del sistema. Il primo FFD cattura il segnale, mentre il secondo assicura che eventuali oscillazioni o glitch siano stati eliminati.



**N.B.** CS\_FREEZE è un segnale indispendabile in questi casi:

- Impedisce che variazioni transitorie dei segnali TRANSFER\_OUT e INT\_OUTPUT possano propagarsi nel sistema quando non desiderato
- Quando CS\_FREEZE è attivo (1):
  - ► Il multiplexer seleziona l'ingresso 1 (TRANSFER\_OUT o INT\_OUTPUT)
  - Permette il campionamento di un nuovo valore

- Quando CS FREEZE è inattivo (0):
  - ► Il multiplexer seleziona l'ingresso 0 (TRANSFER\_OUT\_SYNC o INT\_OUTPUT\_SYNC)
  - Mantiene il valore precedentemente campionato

Questo verrà utilizzato nel codice del DLX Interrupt prima di una lettura: si fa una lettura fittizia (dummy read) all'indirizzo in cui è mappato CS\_FREEZE, cosicché le variazioni dei segnali TRANSFER\_OUT o INT\_OUTPUT vengano propagate correttamente sulle uscite dei FFD, cioè sui segnali TRANSFER\_OUT\_ENABLED e OUTPUT\_READY.


Codice DLX dell'interrupt handler:

```
00000000 LHI R25,0x4000 ; R25=40000000h
00000004 LBU R26,0x0002(R25) ; CS_FREEZE (dummy read)
00000008 LHI R27,0xB000 ; R27=B0000000h
0000000C LHU R26,0x0000(R25) ; legge 16 bit da porte in input
00000010 SH R26,0x0000(R27) ; scrive 16 bit a B0000000h
00000014 RFE
```

Come si evince dal codice il trasferimento dei dati da INPUT\_PORT\_1 a 0UTPUT\_PORT non avviene via software, ma solo con l'ausilio di reti combinatorie.

#### 1.3.4 Scrivere quando OUTPUT PORT è in grado di eseguire un trasferimento

Nel sistema è anche presente una porta in output, nella quale dovrà essere inviato il dato letto dalla porta A quando la porta in output è in grado di eseguire un trasferimento. Tale evenienza è codificata dal segnale OUTPUT\_PORT\_READY, ottenuto come indicato in seguito:



### 1.3.5 Trasferimenti da diverse porte di Input

Riferimento all'esame del 17/01/2023.


Progettare un sistema, basato su un processore DLX nel quale sono presenti quattro porte in input (denominate INPUT\_PORT\_0, INPUT\_PORT\_1, INPUT\_PORT\_2 e INPUT\_PORT\_3) e una porta in output (denominata OUTPUT\_PORT).

Sin dall'avvio, e mediante l'ausilio di opportune reti logiche: ogni 6 trasferimenti di un byte di tipo signed da INPUT\_PORT\_0, dovrà essere eseguito un unico trasferimento (a 32 bit) dalle 4 porte in input e così via (i.e., 6 trasferimenti da INPUT\_PORT\_0, un unico trasferimento a 32 bit dalle quattro porte, 6 trasferimenti da INPUT\_PORT\_0, eccetera). Inoltre, il byte letto da INPUT\_0 (indipendentemente dal fatto che si stia leggendo da una singola o dalle quattro porte in input) dovrà essere contemporaneamente inviato, nel caso questo sia possibile, anche a 0UTPUT\_PORT. Quanto letto dalla/e porta/e in input dovrà essere scritto, come word, all'indirizzo 0xF0000008.


I Chip Select delle porte saranno:

```
CS_PORT 60000000h
CS_INPUT_PORT_0 60000000h (CS_PORT + 0)
```

```
CS_INPUT_PORT_1 60000001h (CS_PORT + 1)
CS_INPUT_PORT_2 60000002h (CS_PORT + 2)
CS_INPUT_PORT_3 60000003h (CS_PORT + 3)
```




Un contatore modulo 8 consente di tenere traccia dei trasferimenti dalla/dalle porta/e in input in accordo a quanto indicato nel testo del problema. In particolare, il segnale 32\_BIT asserito indica che il trasferimento dovrà essere effettuato contemporaneamente dalle 4 porte in input. Tale segnale, ottenuto elaborando l'uscita del contatore, risulta:



Il segnale 32\_BIT è utilizzato anche per condizionare la richiesta di interrupt inviata al DLX nel modo seguente:

Per velocizzare l'esecuzione dell'interrupt handler, si evita di verificare quale tipo di trasferimento è abilitato. Pertanto, non si legge il segnale 32\_BIT che indica se il trasferimento deve avvenire unicamente da INPUT\_PORT\_0 o contemporaneamente dalle quattro porte in input. A tal fine, con l'ausilio della rete seguente, il codice dell'interrupt handler eseguirà sempre una lettura di una word anche quando è necessario trasferire solo da INPUT\_PORT\_0 (i.e., quando 32\_BIT=0) evitando così la lettura via software di 32\_BIT e una consecutiva istruzione di branch.




**N.B.** Siccome il byte da leggere da INPUT\_PORT\_0 è di tipo *signed*, non possiamo semplicemente mettere i bit BD[31..8] a 0, ma bisogna seguire la regola dell'esetensione del segno:


- se il numero è positivo, si pongono a 0 i bit rimanenti
- se il numero è negativo, si pongono a 1 i bit rimanenti

ed è per questo che colleghiamo a BD[15..8], BD[23..16], e BD[31..24] il bit (BD7)^8 (che indica il segno del numero), e non semplicemente degli 0.

Infine, nel sistema è anche presente una porta in output attraverso la quale trasferire, quando possibile, il dato letto da INPUT\_PORT\_0 contemporaneamente all'esecuzione di questa operazione.



Il segnale OUTPUT\_ENABLED, utilizzato per condizionare il chip-select di OUTPUT\_PORT\_0, è ottenuto campionando sul fronte di salita di MEMRD il segnale INT\_OUTPUT\_0 come segue:



#### Codice DLX dell'interrupt handler:


```
00000000: LHI R20,0x6000 ; R20 = 60000000h
00000004: LW R21,0x0000(R20) ; legge in R21 una word a 60000000h
00000008: LHI R22,0xF000 ; R22 = F0000000h
0000000C: SW R21,0x0008(R22) ; scrive R21 a F0000008h
```

00000010: RFE


## 1.3.6 Trasferire l'ultimo byte da INPUT\_PORT a OUTPUT\_PORT

Riferimento: esame del 29/01/2025.

Nel sistema sono presenti una porta in input (INPUT\_PORT) e una porta in output (OUTPUT\_PORT), già progettate e ciascuna in grado di trasferire 8 bit utilizzando il protocollo di handhsake, mediante le quali dovrà sempre essere eseguito un unico trasferimento contemporaneo. Il dato da trasferire verso OUTPUT\_PORT dovrà essere l'ultimo dato letto attraverso INPUT\_PORT. Il primo dato in assoluto da trasferire verso OUTPUT\_PORT dovrà essere FOh




Il dato trasferito dalla porta in output dovrà essere il dato letto dalla porta in input nel precedente trasferimento. Per memorizzare il valore precedente letto da INPUT\_PORT si utilizzano 8 FFD, come mostrato in seguito. Inoltre, poiché il primo dato da trasferire verso la porta in output dovrà essere F0h, all'avvio gli 8 flip-flop sono inizializzati a tale valore mediante il segnale RESET.




#### 1.3.7 Pulsante per inverire i byte di un bus

Sono presenti due porte in input, denominate INPUT\_A e INPUT\_B; nel sistema è anche presente un pulsante P che, se premuto, indica che il dato letto da INPUT\_A dovrà essere considerato il byte più significativo tra i 16 bit letti contemporaneamente dalle due porte. Si faccia l'ipotesi semplificativa che, una volta premuto il pulsante P, esso possa essere premuto nuovamente solo dopo che la pressione abbia avuto effetto durante un trasferimento.



Il pulsante P che condiziona le connessioni delle due porte in input al bus dati BD[15..0] in funzione del segnale SWITCH\_BUS definito come segue:



In particolare ci tengo a far notare che il segnale P viene collegato al clock dell FFD perché non abbiamo un segnale di clock del processore vero e proprio, per questo è l'unica soluzione ragionevole.

Se SWITCH\_BUS è asserito INPUT\_PORT\_A sarà connessa a BD[15..8] (e INPUT\_PORT\_B a BD[7..0]) mentre se SWITCH\_BUS non è asserito INPUT\_PORT\_A sarà connessa a BD[7..0] (e INPUT\_PORT\_B a BD[15..8]), come mostrato nell'immagine successiva

CS\_INPUT: MEMRD:SWITCH\_BUS