


# TEORÍA

C declaration	Intel data type	Assembly-code suffix	Size (bytes)
<b>char</b>	Byte	<b>b</b>	1
<b>short</b>	Word	<b>w</b>	2
<b>int</b>	Double word	<b>l</b>	4
<b>long</b>	Quad word	<b>q</b>	8
<b>char *</b>	Quad word	<b>q</b>	8
<b>float</b>	Single precision	<b>s</b>	4
<b>double</b>	Double precision	<b>l</b>	8

**Figure 3.1 Sizes of C data types in x86-64.** With a 64-bit machine, pointers are 8 long.



**Figure 3.2 Integer registers.** The low-order portions of all 16 registers can be accessed as byte, word (16-bit), double word (32-bit), and quad word (64-bit) quantities.

Type	Form	Operand value	Name
Immediate	$\$ Imm$	$Imm$	Immediate
Register	$r_a$	$R[r_a]$	Register
Memory	$Imm$	$M[Imm]$	Absolute
Memory	$(r_a)$	$M[R[r_a]]$	Indirect
Memory	$Imm(r_b)$	$M[Imm + R[r_b]]$	Base + displacement
Memory	$(r_b, r_i)$	$M[R[r_b] + R[r_i]]$	Indexed
Memory	$Imm(r_b, r_i)$	$M[Imm + R[r_b] + R[r_i]]$	Indexed
Memory	$(, r_i, s)$	$M[R[r_i] \cdot s]$	Scaled indexed
Memory	$Imm(, r_i, s)$	$M[Imm + R[r_i] \cdot s]$	Scaled indexed
Memory	$(r_b, r_i, s)$	$M[R[r_b] + R[r_i] \cdot s]$	Scaled indexed
Memory	$Imm(r_b, r_i, s)$	$M[Imm + R[r_b] + R[r_i] \cdot s]$	Scaled indexed

**Figure 3.3 Operand forms.** Operands can denote immediate (constant) values, register values, or values from memory. The scaling factor  $s$  must be either 1, 2, 4, or 8.

Instruction	Effect	Description
<b>pushq</b> $S$	$R[%rsp] \leftarrow R[%rsp] - 8;$ $M[R[%rsp]] \leftarrow S$	Push quad word
<b>popq</b> $D$	$D \leftarrow M[R[%rsp]];$ $R[%rsp] \leftarrow R[%rsp] + 8$	Pop quad word

**Figure 3.8 Push and pop instructions.**

Instruction	Effect	Description
<b>leaq</b> $S, D$	$D \leftarrow \&S$	Load effective address
INC $D$	$D \leftarrow D + 1$	Increment
DEC $D$	$D \leftarrow D - 1$	Decrement
NEG $D$	$D \leftarrow -D$	Negate
NOT $D$	$D \leftarrow \sim D$	Complement
ADD $S, D$	$D \leftarrow D + S$	Add
SUB $S, D$	$D \leftarrow D - S$	Subtract
IMUL $S, D$	$D \leftarrow D * S$	Multiply
XOR $S, D$	$D \leftarrow D \wedge S$	Exclusive-or
OR $S, D$	$D \leftarrow D   S$	Or
AND $S, D$	$D \leftarrow D \& S$	And
SAL $k, D$	$D \leftarrow D << k$	Left shift
SHL $k, D$	$D \leftarrow D << k$	Left shift (same as SAL)
SAR $k, D$	$D \leftarrow D >>_A k$	Arithmetic right shift → Fills with the sign
SHR $k, D$	$D \leftarrow D >>_L k$	Logical right shift → Fills with zeros

DECIMAL	BINARIO	HEXADECIMAL
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F

**Figure 3.10 Integer arithmetic operations.** The load effective address (**leaq**) instruction is commonly used to perform simple arithmetic. The remaining ones are more standard unary or binary operations. We use the notation  $>>_A$  and  $>>_L$  to denote arithmetic and logical right shift, respectively. Note the nonintuitive ordering of the operands with ATT-format assembly code.

## ■ Instrucciones de Dos Operandos:

Formato	Operación <sup>†</sup>
addq <i>Src,Dest</i>	Dest = Dest + Src
subq <i>Src,Dest</i>	Dest = Dest – Src
imulq <i>Src,Dest</i>	Dest = Dest * Src
salq <i>Src,Dest</i>	Dest = Dest << Src
sarq <i>Src,Dest</i>	Dest = Dest >> Src
shrq <i>Src,Dest</i>	Dest = Dest >> Src
xorq <i>Src,Dest</i>	Dest = Dest ^ Src
andq <i>Src,Dest</i>	Dest = Dest & Src
orq <i>Src,Dest</i>	Dest = Dest   Src

También llamada *shlq*

Aritméticas

Lógicas

One - operand

Instruction	Effect	Description
<b>imulq</b> <i>S</i>	R[%rdx]:R[%rax] $\leftarrow S \times R[%rax]$	Signed full multiply
<b>mulq</b> <i>S</i>	R[%rdx]:R[%rax] $\leftarrow S \times R[%rax]$	Unsigned full multiply
<b>cqto</b>	R[%rdx]:R[%rax] $\leftarrow \text{SignExtend}(R[%rax])$	Convert to oct word
<b>idivq</b> <i>S</i>	R[%rdx] $\leftarrow R[%rdx]:R[%rax]$ mod <i>S</i> ; R[%rax] $\leftarrow R[%rdx]:R[%rax]$ $\div S$	Signed divide
<b>divq</b> <i>S</i>	R[%rdx] $\leftarrow R[%rdx]:R[%rax]$ mod <i>S</i> ; R[%rax] $\leftarrow R[%rdx]:R[%rax]$ $\div S$	Unsigned divide

**Figure 3.12 Special arithmetic operations.** These operations provide full 128-bit multiplication and division, for both signed and unsigned numbers. The pair of registers **%rdx** and **%rax** are viewed as forming a single 128-bit oct word.

Instruction	Based on	Description
CMP	<i>S</i> <sub>1</sub> , <i>S</i> <sub>2</sub>	<i>S</i> <sub>2</sub> – <i>S</i> <sub>1</sub>
<b>cmpb</b>		Compare byte
<b>cmpw</b>		Compare word
<b>cmpl</b>		Compare double word
<b>cmpq</b>		Compare quad word
TEST	<i>S</i> <sub>1</sub> , <i>S</i> <sub>2</sub>	<i>S</i> <sub>1</sub> & <i>S</i> <sub>2</sub>
<b>testb</b>		Test byte
<b>testw</b>		Test word
<b>testl</b>		Test double word
<b>testq</b>		Test quad word

**Figure 3.13 Comparison and test instructions.** These instructions set the condition codes without updating any other registers.

Instruction	Synonym	Effect	Set condition
<b>sete</b> <i>D</i>	<b>setz</b>	$D \leftarrow \mathbf{ZF}$	Equal / zero
<b>setne</b> <i>D</i>	<b>setnz</b>	$D \leftarrow \sim \mathbf{ZF}$	Not equal / not zero
<b>sets</b> <i>D</i>		$D \leftarrow \mathbf{SF}$	Negative
<b>setns</b> <i>D</i>		$D \leftarrow \sim \mathbf{SF}$	Nonnegative
<b>setg</b> <i>D</i>	<b>setnle</b>	$D \leftarrow \sim (\mathbf{SF} \wedge \mathbf{OF}) \& \sim \mathbf{ZF}$	Greater (signed $>$ )
<b>setge</b> <i>D</i>	<b>setnl</b>	$D \leftarrow \sim (\mathbf{SF} \wedge \mathbf{OF})$	Greater or equal (signed $\geq$ )
<b>setl</b> <i>D</i>	<b>setnge</b>	$D \leftarrow \mathbf{SF} \wedge \mathbf{OF}$	Less (signed $<$ )
<b>setle</b> <i>D</i>	<b>setng</b>	$D \leftarrow (\mathbf{SF} \wedge \mathbf{OF}) \mid \mathbf{ZF}$	Less or equal (signed $\leq$ )
<b>seta</b> <i>D</i>	<b>setnbe</b>	$D \leftarrow \sim \mathbf{CF} \& \sim \mathbf{ZF}$	Above (unsigned $>$ )
<b>setae</b> <i>D</i>	<b>setnb</b>	$D \leftarrow \sim \mathbf{CF}$	Above or equal (unsigned $\geq$ )
<b>setb</b> <i>D</i>	<b>setnae</b>	$D \leftarrow \mathbf{CF}$	Below (unsigned $<$ )
<b>setbe</b> <i>D</i>	<b>setna</b>	$D \leftarrow \mathbf{CF} \mid \mathbf{ZF}$	Below or equal (unsigned $\leq$ )

**Figure 3.14** The **SET** instructions. Each instruction sets a single byte to 0 or 1 based on some combination of the condition codes. Some instructions have “synonyms,” that is, alternate names for the same machine instruction.

Instruction	Synonym	Jump condition	Description
<b>jmp</b> <i>Label</i>		1	Direct jump
<b>jmp</b> <i>*Operand</i>		1	Indirect jump
<b>je</b> <i>Label</i>	<b>jz</b>	<b>ZF</b>	Equal / zero
<b>jne</b> <i>Label</i>	<b>jnz</b>	$\sim \mathbf{ZF}$	Not equal / not zero
<b>js</b> <i>Label</i>		<b>SF</b>	Negative
<b>jns</b> <i>Label</i>		$\sim \mathbf{SF}$	Nonnegative
<b>jg</b> <i>Label</i>	<b>jnle</b>	$\sim (\mathbf{SF} \wedge \mathbf{OF}) \& \sim \mathbf{ZF}$	Greater (signed $>$ )
<b>jge</b> <i>Label</i>	<b>jnl</b>	$\sim (\mathbf{SF} \wedge \mathbf{OF})$	Greater or equal (signed $\geq$ )
<b>jl</b> <i>Label</i>	<b>jnge</b>	$\mathbf{SF} \wedge \mathbf{OF}$	Less (signed $<$ )
<b>jle</b> <i>Label</i>	<b>jng</b>	$(\mathbf{SF} \wedge \mathbf{OF}) \mid \mathbf{ZF}$	Less or equal (signed $\leq$ )
<b>ja</b> <i>Label</i>	<b>jnbe</b>	$\sim \mathbf{CF} \& \sim \mathbf{ZF}$	Above (unsigned $>$ )
<b>jae</b> <i>Label</i>	<b>jnb</b>	$\sim \mathbf{CF}$	Above or equal (unsigned $\geq$ )
<b>jb</b> <i>Label</i>	<b>jnae</b>	$\mathbf{CF}$	Below (unsigned $<$ )
<b>jbe</b> <i>Label</i>	<b>jna</b>	$\mathbf{CF} \mid \mathbf{ZF}$	Below or equal (unsigned $\leq$ )

**Figure 3.15** The jump instructions. These instructions jump to a labeled destination when the jump condition holds. Some instructions have “synonyms,” alternate names for the same machine instruction.

Instruction	Synonym	Move condition	Description
<b>cmove</b> <i>S, R</i>	<b>cmovez</b>	<b>ZF</b>	Equal / zero
<b>cmovne</b> <i>S, R</i>	<b>cmovenz</b>	<b>~ZF</b>	Not equal / not zero
<b>cmoves</b> <i>S, R</i>		<b>SF</b>	Negative
<b>cmovns</b> <i>S, R</i>		<b>~SF</b>	Nonnegative
<b>cmoveg</b> <i>S, R</i>	<b>cmoveule</b>	<b>~(SF ^ OF) &amp; ~ZF</b>	Greater (signed $>$ )
<b>cmovege</b> <i>S, R</i>	<b>cmoveul</b>	<b>~(SF ^ OF)</b>	Greater or equal (signed $\geq$ )
<b>cmovel</b> <i>S, R</i>	<b>cmoveuge</b>	<b>SF ^ OF</b>	Less (signed $<$ )
<b>cmovele</b> <i>S, R</i>	<b>cmoveug</b>	<b>(SF ^ OF)   ZF</b>	Less or equal (signed $\leq$ )
<b>cmovea</b> <i>S, R</i>	<b>cmoveubne</b>	<b>~CF &amp; ~ZF</b>	Above (unsigned $>$ )
<b>cmoveae</b> <i>S, R</i>	<b>cmoveub</b>	<b>~CF</b>	Above or equal (Unsigned $\geq$ )
<b>cmoveb</b> <i>S, R</i>	<b>cmoveuna</b>	<b>CF</b>	Below (unsigned $<$ )
<b>cmovebe</b> <i>S, R</i>	<b>cmoveuna</b>	<b>CF   ZF</b>	Below or equal (unsigned $\leq$ )

**Figure 3.18 The conditional move instructions.** These instructions copy the source value *S* to its destination *R* when the move condition holds. Some instructions have “synonyms,” alternate names for the same machine instruction.

SALTA - EN - MEDIO

jump-to-middle strategy yields the goto code

```

init-expr;
goto test;
loop:
    body-statement
    update-expr;
test:
    t = test-expr;
    if (t)
        goto loop;

```

COPIA - TEST

while the guarded-do strategy yields

```

init-expr;
t = test-expr;
if (!t)
    goto done;
loop:
    body-statement
    update-expr;
    t = test-expr;
    if (t)
        goto loop;
done:

```

# PRÁCTICAS

gcc			
switch	argumento	significado	explicación
-c		Compile	Compila o ensambla los fuentes, pero no enlaza. Se obtiene un objeto por cada fuente. Por defecto, los objetos se llaman como el fuente.o
-S		aSsembly	Compila los fuentes pero no ensambla. Se obtiene un fuente ensamblador por cada fuente C. Por defecto, se llaman como el fuente.s
-o	fichero.ext	Output	Cambiar el nombre del fichero producido. Por defecto, ejecutable a.out, objeto fuente.o, ensamblador fuente.s
-g	1...3	debuG	Genera información de depuración (por defecto, nivel 2; Eclipse usa nivel 3)
-O	0...3, s, g		Optimizar para velocidad (0 no optimización...3 agresivo) o tamaño (s, size). Poner -O = -O1. No poner nada = -O0. Para depurar usar -Og mejor.
-m32		Machine	Genera código para entorno de 32/64 bits, aunque no sea el configurado por defecto.
-m64			
-L	dir	LibraryDir	Añadir dir a la lista de búsqueda de librerías (preferible sin espacio: -Ldir)
-I	name	LibraryName	Enlazar contra libname.so / libname.a (preferible usar sin espacio: -lname)
-print-file-name=lib			Imprime el pathname que se usaría para lib a la hora de enlazar
-v		Verbose	Imprime los comandos ejecutados para las diversas etapas de compilación
###			Como -v, pero no ejecuta los comandos. Es más fácil de leer.
-fno-stack-protector			Versiones recientes de gcc añaden protecciones o info.debug y dificultan leer el código ASM generado. Estos switches quitan dos de esas opciones.
-fno-asynchronous-unwind-tables			
-fno-omit-frame-pointer	-no-pie		Versiones recientes de gcc optimizan demasiado y generan código distinto al mostrado en transparencias en clase. Estos switches permiten quitar la optimización concreta y reproducir el código explicado en clase.
-fno-if-conversion	-fno-tree-ch		
-fno-reorder-blocks	-fno-tree-ter		
as			
-g		debuG	mismo sentido
-o	fichero.o	Output	mismo sentido
-32			mismo sentido
-64			
ld			
-L	dir	LibraryDir	mismo sentido
-I	name	LibraryName	mismo sentido
-m	elf_i386 elf_x86_64	Machine	mismo sentido
-M		printImpMap	Imprimir mapa de enlazado, posición en memoria de objetos, símbolos, etc.

Tabla 1: modificadores para gcc, as, ld

objdump fich.obj.			
switch	argumento	significado	explicación
-d		Disassemble	Muestra los mnemotécnicos ensamblador correspondientes a las instrucciones máquina en las secciones de código del fichero objeto
-S		Source	Intercala código fuente con desensamblado. Implica -d. Requiere compilar con -g.
-h		Headers	Resumen de las cabeceras de sección presentes
-r		Reloc	Muestra las reubicaciones
-t		table	Muestra las entradas de la tabla de símbolos (similar a nm)
-T		Table	Muestra tabla de símbolos dinámicos (similar a nm -D). Para librerías compartidas.
-j / --section= name	Just		Seleccionar información sólo de la sección mencionada
-s / --full-contents			Mostrar contenidos completos de todas las secciones (o sólo de las indicadas con -j)
nm fich.obj.			
-D		Dynamic	Mostrar símbolos dinámicos (p.ej. en librerías compartidas)

Tabla 2: modificadores para objdump, nm

Instrucciones aritmético-lógicas							
Instrucción	Efecto	Descripción	Instrucción	Efecto	Descripción		
INC	D	D ← D + 1	Incrementar	NEG	D	D ← -D	Negar (aritmético)
DEC	D	D ← D - 1	Decrementar	NOT	D	D ← ~D	Complementar (lógico)
ADD	D, S	D ← D + S	Sumar	XOR	D, S	D ← D ^ S	O-exclusivo
SUB	D, S	D ← D - S	Restar	OR	D, S	D ← D   S	O lógico
ADC	D, S	D ← D+S+C	Sumar con acarreo	AND	D, S	D ← D & S	Y Lógico
SBB	D, S	D ← D-(S+C)	Restar con débito	IMUL	D, S	D ← D * S	Multiplicar
SAL	D, k	D ← D << k	Desplazamiento a izq.	RCL	D, k	D ← D $\circlearrowleft$ k	Rotación izq. incl. acarreo
SHL	D, k	D ← D << k	Desplazamiento a izq.	ROL	D, k	D ← D $\circlearrowleft$ k	Rotación a izquierda
SAR	D, k	D ← D>> <sub>A</sub> k	Desplaz. aritm. derecha	RCR	D, k	D ← D $\circlearrowright$ k	Rotación der. incl. acarreo
SHR	D, k	D ← D >> <sub>L</sub> k	Desplaz. lógico derecha	ROR	D, k	D ← D $\circlearrowright$ k	Rotación a derecha

Tabla 4: Instrucciones x86 - aritmético-lógicas

### Instrucciones aritméticas especiales

Instrucción	Efecto	Descripción	Operandos / Variantes			
MUL	S	$Ac_{D:A} \leftarrow Ac_A * S$	Multiplicación sin signo	$AX \leftarrow AL * r/m8$ $DX:AX \leftarrow AX * r/m16$	EDX:EAX $\leftarrow EAX * r/m32$ RDX:RAX $\leftarrow RAX * r/m64$	
DIV	S	$Ac_A \leftarrow Ac_{D:A} / S$ $Ac_D \leftarrow Ac_{D:A} \% S$	División sin signo	$AL(AH) \leftarrow AX / r/m8$ $AX(DX) \leftarrow DX:AX / r/m16$	EAX(EDX) $\leftarrow EDX:EAX / r/m32$ RAX(RDX) $\leftarrow RDX:RAX / r/m64$	
IMUL	S	$Ac_{D:A} \leftarrow Ac_A * S$ Dr,S Dr,S,I $D \leftarrow D * S$ $D \leftarrow D * S * Inm$	Multiplicación con signo	1 operando: Como MUL, nbit x nbit = 2nbits 2 operandos: Reg * (R/M/Inmediato), n x n = nbits 3 operandos: Reg = Reg * (R/M/Inm), n x n = nbits		
IDIV	S	$Ac_A \leftarrow Ac_{D:A} / S$ $Ac_D \leftarrow Ac_{D:A} \% S$	División con signo	Como DIV		
CBW				$AX \leftarrow \text{ExtSign}(AC_n)$	cbtw	
CWDE				$EAX \leftarrow \text{ExtSign}(AX)$	cwtl	
CDQE				$RAX \leftarrow \text{ExtSign}(EAX)$	cltq	
CWD				$DX:AX \leftarrow \text{ExtSign}(AX)$	cwtd	
CDQ				$EDX:EAX \leftarrow \text{ExtSign}(EAX)$	cltd	
CQO				$RDX:RAX \leftarrow \text{ExtSign}(RAX)$	cqto	

Tabla 5: Instrucciones x86 - aritmética especial

### Otras instrucciones de control de flujo, y miscelánea

Instrucción	Efecto	Descripción	Instrucción	Efecto	Descripción		
CALL	label	PUSH rip rip $\leftarrow$ label	Llamada a subrutina Intel: "near relative"	INT	v	PUSH rflags CALL ISR#v	Llamada a ISR Interrupción "Interrupción software"
call	*Ptr	(AT&T)					
CALL	PtrDst	(Intel)	Intel: "near absol. indirect"				
RET		POP rip	Retorno de subrutina	IRET	RET POP rflags	Retorno de ISR	
LEAVE		RSP $\leftarrow$ RBP POP RBP	Libera marco pila Para usar con ENTER	NOP	No-op		
CLC		C $\leftarrow$ 0	Ajustes del flag acarreo	CLI	I $\leftarrow$ 0	Ajustes del flag Interrupt	
STC		C $\leftarrow$ 1		STI	I $\leftarrow$ 1	(des)habilitar IRQs	
CMC		C $\leftarrow$ ~C					

Tabla 7: Instrucciones x86 - control y miscelánea