Reservados todos los derechos. No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.

Tu talento, sin limites



Becas de grado para estudiantes excelentes con recursos económicos limitados *Hasta el 3 de junio. Infórmate aquí*

Becas

ARQUITECTURA DE COMPUTADORES. Benchmark del Tema 3 Estudiante:

- 1. En un microprocesador SMT (multihebra simultánea) se pueden enviar a ejecutar varias instrucciones de una misma hebra en un instante determinado.
- 2. En el protocolo MESI para mantener la coherencia de cache, una línea dada de memoria puede estar, en un momento dado, en el estado E (exclusivo) en una cache y en el estado S (compartido) en otras caches
- 3. En el protocolo MESI, si en la cache de un nodo N1 hay un bloque B en estado E (Exclusivo), y ese nodo detecta que otro procesador en el nodo N2 intenta leer un dato que está en el bloque B, dicho bloque pasa al estado S (Compartido) en las caches del N1 y N2
- 4. En el protocolo MSI, si en la cache de un nodo N1 hay un bloque B en estado M (Modificado), y ese nodo detecta que otro procesador en el nodo N2 intenta escribir un dato que está en el bloque B, dicho bloque pasa al estado I (no válido) en la cache del N1 y a M (Modificado) en N2
- 5. En un multiprocesador NUMA con 8 nodos, 16 GBytes por nodo, y líneas de cache de 64 Bytes. ¿Cuántas entradas tiene el directorio de memoria utilizado en cada nodo para mantener la coherencia de cache en un protocolo MSI sin difusión?

 16 GBytes = 2³⁴ Bytes.
- 6. En el multiprocesador NUMA descrito en la pregunta anterior ¿Cuántos bits tienen cada una de las entradas del directorio que se utiliza para mantener la coherencia de cache en un protocolo MSI con directorio?

 8 + $\lambda = 9$ bits.
- 7. En el mismo multiprocesador NUMA anterior con el mismo protocolo de coherencia de cache, se puede tener el estado 110 ... 0 V (1: hay copia del bloque en la cache del nodo correspondiente al bit; 0: no hay copia en la cache del nodo correspondiente al bit; V: bloque válido en memoria principal) en alguna de las entradas de alguno de los directorios
- 8. Si el modelo de consistencia de memoria de un multiprocesador NO respeta el orden R→W (SÍ respeta todos los demás), e inicialmente X=Y=Z=r1=0 (donde X,Y,y Z son variables en memoria compartida y r1 es un registro de P1), al final se podría tener Y=0

P1: P2: (a) X=1; W(X)

Quality R (X) (2) r1=X; RANGE M (b) Y=2; W(Y)

por el RANK W (Y) (3) Y=r1; (c) Z=1; W(\frac{7}{2})

- 9. Cuando se utilizan instrucciones del tipo LL/SC (lectura enlazada/escritura condicional) para implementar un cerrojo, los recursos hardware asociados a dicha técnica permiten detectar si, entre la ejecución de la lectura enlazada (LL) y la ejecución de la escritura condicional (SC) a la dirección de memoria del cerrojo, algún otro procesador ha accedido a dicha dirección
- 10. Si en la secuencia de instrucciones siguiente se tiene que r1=1, r2=0, r3=0, dicha secuencia implementa un cerrojo (lock(k)) en el que k=1 significa que el cerrojo está cerrado y k=0 que está abierto.

b=r1; do compare&swap(r2,b,k); // si r2==k, k y b se intercambian while (b==r3);



ARQUITECTURA DE COMPUTADORES. Benchmark del Tema 3 Estudiante:

- 1. En un microprocesador SMT (multihebra simultánea), se procesan varias hebras concurrentemente y en un instante determinado solo se pueden enviar a ejecutar instrucciones de una misma hebra.
- 2. En el protocolo MESI para mantener la coherencia de cache, una línea puede estar en el estado E (exclusivo) solo en una cache del multiprocesador



- 3. En el protocolo MESI, si en la cache de un nodo N1 hay un bloque B en estado S (Compartido), y ese nodo detecta que el procesador del nodo N2 intenta leer un dato que está en el bloque B, dicho bloque pasa al estado S (Compartido) en las caches del N1 y N2
- 4. En el protocolo MSI, si en la cache de un nodo N1 hay un bloque B en estado M (Modificado), y ese nodo detecta que otro procesador en el nodo N2 intenta leer un dato que está en el bloque B, dicho bloque pasa al estado I (no válido) en la cache del N1 y a M (Modificado) en N2
- 5. En un multiprocesador NUMA con 8 nodos, 8 GBytes por nodo, y líneas de cache de 128 Bytes. ¿Cuántas entradas tiene el directorio de memoria utilizado en cada nodo para mantener la cache en un protocolo MSI sin difusión? 8 GBytes = 2³³ Bytes. 2²⁶ entradas
- 6. En el multiprocesador NUMA descrito en la pregunta anterior ¿Cuántos bits tiene cada una de las entradas del directorio que se utiliza para mantener la coherencia de cache en un protocolo MSI con directorio?
- 7. En el mismo multiprocesador NUMA anterior, con protocolo MSI de coherencia de chache, es posible que alguna de las entradas de alguno de los directorios esté en el estado 110 ... 0 I (1: hay copia del bloque en la cache del nodo correspondiente al bit; 0: no hay copia en la cache del nodo correspondiente al bit; I: bloque no válido en memoria principal)
- 8. Si el modelo de consistencia de memoria de un multiprocesador NO respeta el orden R→W (Sí respeta todos los demás), e inicialmente X=Y=Z=r1=0 (donde X, Y, Z son variables en memoria compartida y r1 es un registro de P1), al final SOLO se podría tener Y=1

```
P1: P2: (a) X=1; W(X)
(b) Y=2; W(Y)
(c) Z=1; W(Z)
```

- 9. Cuando se utilizan instrucciones del tipo LL/SC (lectura enlazada/escritura condicional) para implementar un cerrojo, los recursos hardware asociados a dicha técnica impiden que, entre la ejecución de la lectura (LL) y la ejecución de la escritura (SC) a la dirección de memoria del cerrojo, ningún otro procesador pueda acceder a dicha dirección de memoria del cerrojo.
- 10. Si en la secuencia de instrucciones siguiente se tiene que r1=1, r2=0, r3=1, dicha secuencia implementa un cerrojo (lock(k)) en el que k=1 significa que el cerrojo está cerrado y k=0 que está abierto.



b=r1; do compare&swap(r2,b,k); // si r2==k k y b se intercambian

while (b==r3);

V

