TEMA 5 - ELECTRONICA DIGITAL

Hay 2 tipos de señales:


· Analogicas: Toman infinitos valores a lo largo del ticeupo, es decir, cambian de forma continua. M

· Digitales: Toman un nº finito de valores definidos y cambia de valor por saltos (niveles lógicos).

D Se han impuesto por inumidad al ruido, menor complejidad de diseño y facilidad de acoplamiento de unos bloques con otros.

En este tema implementaremos circuitos sencillos mediante transistores MOSFET.

Caracterización de un circuito lógico



CARACTERÍSTICAS ESTÁTICAS

· VIH = Valor mínimo de tensión de entrada asociado a un 1 légico. Si viE[VIH, VOO], la entrada se considera un 1 légico.

· VIL = Valor máximo de tensión de entrada associado a un O légico. Si vi E[O, VII], la entrada se considera un D légico.

· VOH = Valer mínimo de tensión de salida asociado a un 1 logico. Si Vo∈[VoH, Voo], la salida se considera un 1 lógico.

· Vol = Valor maximo de tensión de solida asociado a un O légico. Si vo∈[0, Vor], la salida se considera un O logico.

1. Márgenes de ruido en el inversor ideal Miden la inumidad de un circuito al ruidolseñol positiva que se suma a la del circuito).


ESTADO BAJO

MARGEN DE RUIDO EN MARGEN DE RUIDO EN

NML = VH-VOL

NMH= YOH-VM

D INVERSOR REAL



-Se calcula VII con el primer valor de entrada para el que la tg a la característica de transferencia tiene pendiente -1.

- Se calcula con el segundo valor de entrada para el que la to a la característica de transferencia tiene pendiente -1.

CARACTERÍSTICAS ESTÁTICAS

MARGEN OF RUIDO EN ESTADO BAJO

NML= VIL-VOL

MARGEN DE RUIDO EN ESTADO ALTO

NUH= VOH-VIH

Caracteústicas dinámicas

Las transiciones entre las estadas alto y bajo, cuando la señal de entrada es un pulso, no son instantáneas, sino graduales debido a las capacidades parasitas de los dispositivos. Tiempos característica:

1. TIEMPO DE BAJADA O FAU TINE(tj): Tiempo necesario para que la amplitud de un pulso disminuya desde el 90% nasta el 10% de su valor. (Pulso de salida).

2. TIEMPO DE SUBIDA O RISE TIME (tr): Tiempo necesario para que la amplitud de un pulso de salida cuezca desde el 10% hasta el 90% de su valor.

3. TIEMPO DE PROPAGACIÓN DE ESTADO ALTO A ESTADO BAJO(tphl): Tiempo transcurrido entre la transición de estado bajo a alto en la entrada y el cuomento en el que la salida disminuye hasta el 50% del valor de su amplitud.

4. TIEMPO DE PROPAGACIÓN DE ESTADO BAJO A ESTADO ALTO (tpu):


Tiempo transcunido entre la transición de estado alto a bajo en la entrada y el momento en el que la salida anmenta hasta el 50% del valor de su amplitud.

5. TIEMPO DE PROPAGACIÓN O DE RETARDO (tp):

tp= tpHL+ tpLH

Puertas lógicas básicas con tecnología MOSFET

Estructura general del inversor NHOS



My = MONFET Tipo n

Se comple que: Vi= Vos Vo= Vos

La carda briege ser:


1. Una resistencia.

2. Un NILOS con la puerta y el dienador cortocircuitados.

3. Un PLOS - Doligica CMOS

El inversor NUOS como intermptor


. Vo= 1 logico. . Interreptor abiento



· 10=0 lógico

· Puede estar en región lineal o en saturación.

· Intermptor counds.





1. Con resistencia como carga

@ Vi=VGS

(3)
$$V_{00} = R_0 I_0 + V_{05} = R_0 I_0 + V_0$$

a) SATURACIÓN: VI=VGS>VT=DNMOS ON

Vo= Vos > Vos-VT = Vi-VT = DNHOS en sot.

b) LINEAL: Vo=VOS & VGS-V=Vi-V =D NLOS en lin.

2. Can transistor NLOS como carda Transistor Ma: 3 Vi= V651 · Funciona como inversor. @Vo=VOSA · VDS_= VO=D VDS= VOD-VO 3 VOD= VOS+ VOS, · V 65= Vi $\mathcal{Q} \mathcal{I}_{0,1} = \mathcal{I}_{0,0}$ Transistor Ma: · Actúa como carga. · V GS2 = VDS2 = DVDS2 > VG52 - VT (Siempre en ID2= Ke (VGS2-VT2)= Ke (VOD-VO-VT2)2 ANÁLISIS (D) SivicVT=DM, OFF=DID==ID=0=DID== (VOD-VO-VD)=0 =D V0= V00-V72= VOH @ Si Vis VTz = DNz ON (en sat.) $= D \quad I_{0,1} = \frac{k_1}{8} \left(V_i - V_{T_2} \right)^2 \quad I_{0,1} = I_{0,2}$ Kz (Vi-VTz)2 = K2 (VOD-VO-VT2)=DVi-VI= (K2 (VO-VO-VD) 3 Nz ON (en lineal) IOJ = KJ [S(VI-VI) NO-VO] IDJ=IDO RS [S(Vi-V-1) Vo-Vo] = Ko (VOD-Vo-V-) d'Cours construius una puerta lógica con esta estructura? 1 Vo. Creamos la red NHO1: - Un NUOS por variable. - Variables que multipliquen = D Transistores en seie. - Variables que sumen = DTransistores en paralelo. @ Referencia en el transistarde más abajo. (fuente) 3 Salida en el dienador del transistor de más aniba. 4 Conectamos carga y alimentación a la salida. ¿ comprobación? I qual que con la resistencia como carga.

Puntos de interés

$$V_{0} = V_{0} = V_{0} - V_{7} = V_{1} - V_{7}$$

$$V_{0}^{*} = V_{00} - R_{0} I_{0} = V_{00} - \frac{kR_{0}}{2} (V_{1}^{*} - V_{7}^{*})^{2}$$

$$V_{0}^{*} = V_{1}^{*} - V_{7}^{*}$$

$$V_{0}^{*} = \frac{1}{\sqrt{1 + 2kR_{0}V_{00}}}$$

$$kR_{0}$$

En la región liveal, calculo Vol como Vo en el que
 Vi= Von=Voo

2ACATUS1230 Y ZACATUSY

- · Von es el máximo posible = D buen margen de ruido en estado alto.
- · Ro grande = D buen margen de ruido en estado bajo.
- · Ro grandes: potencias disipadas pequeñas pero problemas de integración.
- C Como construir puertas lógicas con esta estructura? D Vo. Creamos la red NMOS teviendo en cuenta que las variables que se multiplican alimentan transistores en sevie y las que se suman alimentan transistores en paralelo.
- (2) Referencia en la fuente del transistor de más abajo.
- 3) Salida en el dienador del transistor de mas aniba.
- (4) Conectamos la carga y la alimentación a la salida.
- d'Como comprobar el funcionamiento de una puerta lógica con dicha estructura?

Pruebas todas las combinaciones posibles de variables y tratas los transistores como interruptores.


NUOS -D & logico =D Interreptor cerado = D Región liveal
D O lógico -D Interreptor abierto = D Región Corte

_ Si hay un camino desde tiena a Vo, Vo=0 logico.

- Si hay un camino desde alimentación a Vo, Vo = 1 Rogico (sin camino)

- Si no existen di chos caminos, indeterminación.

3. Con transistor PLOS como carga



Transistor Hz:

- · Funciona como inversor.
- · Funciona como inversor · Vosz= Vo=DVos= Vo-Voo
 - · V 654= Vi

Transistor Ma:

- · Funciona como carga.
- · VGS=Vi-VOD =D IVGSJ = VOD-Vi
- · VOS= VO-VOD=D/VDS=)= VDD-VO

ANÁLISIS

- · My OFF Si VOSZC VT =D VIC VTN

- Ly ON: V653>VT=DVi>VTN - Lineal-D VOS3 < VGJ3-VTN=DV0 VOCVi-VTN=DVi>VO+VTN

- Saturación _D Si Vosz> VGSz- VT = DV0 > Vi - VT = DVi < V+ Km Io1= Kn (Vi-Vn)2

- . M2 OFF Si NGS2/ < NTP/-D V00-Vi < IVTP/=D Vi > V00-IVTP/
- · Ma ON Si IVGS2/>/VTp/=D Vi < V00-1VTp/:
- Lineal = D 1 Voss (1 Voss 1 1 VTP) = D V DD-VO < VDD-Vi 1 VTP) =D Vic Vo-1VTpl

IIO21 = KD [2(1/00-Vi-INTA)](1/00-VO)-(1/00-VO)27

- Saturación -01/052/5/1/652/-1/76/=D Vi>Vo-1/76/

ANÁLISIS INVERSOR CLUSS

Region I

- · Vi < VT_=D M3 OFF (Corte)=DID=0
- · ID== ID==0
- · Me no está en corte ya que Viz Non-IVIPI es incompatible con que Vic VTn.

Tampoco en saturación:

II₀₂/=
$$\frac{k\rho}{2}$$
 (V₀₀-V_i-IV_{τρ})/²= 0 pues solo se cumple
para V_i= V₀₀-IV_{τρ})

Está en región lineal:

$$|T_{02}| = \frac{kp}{2} \left[2(V_{00} - V_i - |V_{7p}|)(V_{00} - V_0) - V_{00} - V_0^2) \right] = 0$$
pues se cumple para cural quier valor de V_i siempre que $V_{00} = V_0$. \Longrightarrow $V_{0H} = V_{00}$

Region II

· Cuando Hz está en saturación, Ha sigue en región lineal. Para la característica de transferencia:

Si Vi anmenta, Vo disminungo (función decreciente).

Region III

- · M1 sique en saturación pero M2 pasa de lineal a saturación.
- · Usando IIpol=Ips:

Al resolver, existe un único valor de Vi para el que ambos estan en satuación:

. CLOS Simétrico: Vit = You y ocurre cuando VT=1/4pl y kn=kp

Region IV

- · My Cineal y Mo en saturación.
- · Usando que ID1= IIa):

· Al despojar Vo en función de Vi, se obtiene una función decreciente.

Region V

- · My en region lineal y Me en corte = DID0=0
- · Usando que ID= | IDal:

Cierta si Vo=0=DVoL=0

- * Aqui siempre se necesitan 2 transistores por cada variable (una tipo P y otro tipo N).
- d'Como construimos una puerta logica con Chos?
 - (3) Vo. Creams lared NHOS:
 - 5: multiplican=DEn seie Si suman=DEn paralelo
- @ Creamos la red PMOS:
 - Si multiplican = D En paralelo Si suman = D En sevie
- 3º Colocai refliencia en la fuente del transistor tipo N de más abajo.
- (4) Colocai salida en el dienador del transistor tipo N de más arriba.
- 5 Colocar alimentación en la fuente del transistor tipo P que esté más aniba.
- © Colocar la red PMOS cortocircuitando la salida con el dienador de la red PMOS que se encuentre más abajo. è Como comprobamos su funcionamiento?

1 lugico A ONOS corte

O lógico A puer lineal