



2º Grado Informática Estructura de Computadores 9 de febrero de 2018



Nombre:	
DNI:	Grupo:

Test de Teoría (3.0p)

Todas las preguntas son de elección simple sobre 4 alternativas.

Cada respuesta vale 0.1p si es correcta, 0p si está en blanco o claramente tachada, -0.03p si es errónea.

Anotar las respuestas (a, b, c ó d) en la siguiente tabla.

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30

- 1. ¿Cuál es el valor mínimo (más negativo) que puede tomar un entero de 32 bits en complemento a dos? (el punto se usa como separador)
- a. -2.147.483.647
- b. -2.147.483.648
- c. -4.294.967.295
- d. -4.294.967.296
- 2. ¿Cómo se representa el valor -1 como entero con signo en 14 bits?
- a. 0xFFFF
- b. 0x3FFF
- c. las respuestas anteriores no son válidas porque usan hexadecimal; habría que usar binario
- d. no se puede porque 14 no es múltiplo de 4
- 3. ¿Cuál de las siguientes no es una unidad de la arquitectura Von Neumann?
- a. Unidad central de proceso
- b. Memoria principal
- c. Sistema de entrada/salida
- d. Núcleo del sistema operativo
- **4.** ¿Cuál de las siguientes afirmaciones es verdadera?
- a. La arquitectura Von Neumann en la que se basan los computadores tradicionales consiste en tener los datos separados de las instrucciones en memorias distintas.
- b. El registro de estado es un registro transparente al usuario, ya que éste no

- puede utilizarlo en las instrucciones máquina.
- c. El registro de instrucción es un registro transparente al usuario, ya que éste no puede utilizarlo en las instrucciones máquina.
- d. La unidad de control necesita como entrada el registro contador de programa, para saber cuál es la instrucción que debe ejecutar a continuación.
- 5. ¿Qué es el lenguaje máquina?
- a. Conjunto de datos binarios que representan señales eléctricas internas de la unidad de control de un microprocesador.
- b. Conjunto de sentencias en un lenguaje escrito que se utilizan para generar programas codificados en lenguaje ensamblador.
- c. Conjunto formado por las siglas asignadas a las instrucciones del repertorio de instrucciones más un conjunto de directivas que facilitan la generación del código binario.
- d. Conjunto de instrucciones en formato binario que entiende un determinado procesador.
- 6. ¿Cuál de los siguientes elementos no forma parte de la Arquitectura del Repertorio de Instrucciones (ISA)?
- a. Descripción del espacio de direccionamiento de la memoria y de la E/S.

- b. Descripción de los campos de bits en los que están organizadas conceptualmente las microinstrucciones.
- c. Descripción de los registros de datos, registros de estado y control.
- d. Descripción de los tipos de datos sobre los que opera el lenguaje máquina.
- 7. ¿Cuál de las siguientes definiciones de modos de direccionamiento es *incorrecta*?
- a. Inmediato: el dato está codificado dentro de la propia instrucción, en uno de los campos en los que se divide el formato de instrucción.
- b. Registro: el dato se encuentra en un registro de propósito general.
- c. Directo: la dirección se calcula como la suma de un dato codificado en la propia instrucción y el contenido de un registro de propósito general.
- d. Indirecto: el dato está contenido en una posición de memoria que es apuntada por un registro de propósito general.
- **8.** Respecto a los registros enteros en arquitectura IA32 de 32bits (x86)
- a. Se puede acceder a 8, y en cada uno de esos 8 registros enteros, se puede acceder a todos los 32 bits (p.ej. EAX), a los 16 bits menos significativos (p.ej. AX) ó a los 8 LSBs (p.ej. AL)
- b. Se puede acceder a 8, y en cada uno de esos 8 registros enteros, se puede acceder a todos los 32 bits (p.ej. EAX), a los 16 bits menos significativos (p.ej. AX), a los 8 LSBs (p.ej. AL) o a los bits 8-15 (p.ej. AH)
- c. Se puede acceder a 8 de cada tamaño (32, 16, 8 bits), aunque no todos los registros tienen versión de 8 y 16 bits
- d. No hay distintos tamaños, son sólo registros de 32 bits, como corresponde a dicha arquitectura
- 9. ¿Cuál de las siguientes instrucciones es errónea? (sale mensaje de error al intentar ensamblar):
- a. movw %dx, (%eax)
- b. movb \$0xFF, (%dl)
- c. movswl (%eax), %edx
- d. movzbl %dl, %eax

- **10.** ¿Qué modo de direccionamiento usa el operando fuente en la instrucción mov (%rcx), %al?
- a. Directo a memoria
- b. Indirecto a memoria a través de registro
- c. Registro
- d. Inmediato
- 11. Si el contenido del registro %rax es 0x10 antes de ejecutar la instrucción shl \$0xc,%rax, ¿cuánto es su contenido tras ejecutarla?
- a. 0x10000
- b. 0x1000
- c. 0x4000
- d. 0x800
- 12. En el fragmento de código

```
804854e:e8 3d 06 00 00 call 8048b90
8048553:50 pushl %eax
```

la instrucción call suma al contador de programa la cantidad:

- a. 0x0000063d
- b. 0x08048553
- c. 0x0804854e
- d. 0x50
- 13. ¿Cuál de los siguientes registros x86-64 es distinto del resto en convenio de uso? (salva-invocante/invocado)
- a. RBX
- b. RCX
- c. RSI
- d. R8
- 14. Respecto a requisitos de alineamiento de structs en gcc/IA32 x86 y x86-64, una de las siguientes afirmaciones es *FALSA*
- a. en x86 Linux alinea double a 4x
- b. en x86 Linux alinea long double a 4x
- c. en x86-64 Linux alinea double a 8x
- d. en x86-64 Linux alinea float a 8x
- **15.** Se definen las variables, unión y función C siguientes:

```
float f1;
unsigned u1=0x80000000;
float f2;
typedef union {
        float f;
        unsigned u;
} bit_float_t;
```

```
float bit2float(unsigned u) {
    bit_float_t arg;
    arg.u = u;
    return arg.f;
}
```

¿Cuál afirmación es verdadera?

- a. Si asignamos f1=bit2float(u1); entonces f1== 2147483648.00
- b. Si asignamos f1=bit2float(u1); entonces f1==-0.0
- c. Si asignamos f2= (float)u1; entonces f2==429496729600
- d. Si asignamos f2= float(u1); entonces f2== 0.0
- **16.** Convertir un vector de 100 shorts de formato little endian a formato big endian consiste en:
- a. Intercambiar el elemento 0 del vector con el 99, el 1 con el 98, el 2 con el 97 y así sucesivamente.
- Intercambiar el elemento 0 del vector con el 1, el 1 con el 2, el 3 con el 4 y así sucesivamente.
- c. Cambiar el orden en memoria de los 4 bytes de cada elemento, es decir, en cada elemento intercambiar el byte 0 con el 3 y el 1 con el 2.
- d. Cambiar el orden en memoria de los 2 bytes de cada elemento, es decir, en cada elemento intercambiar el byte 0 con el 1.
- 17. Motivos que impiden que la ganancia (aceleración) de un cauce segmentado sea ideal (señalar la respuesta *FALSA*)
- a. registros de acoplo (coste de segmentación)
- b. fragmentación desigual (duración de etapas)
- c. riesgos (hazards)
- d. cola de instrucciones (precaptación)
- 18. Un procesador de 1GHz tarda 4ns en realizar 4 instrucciones sin realizar segmentación de cauce. ¿Cuanto tardaría en realizar 9 instrucciones con segmentación de cauce de 4 etapas si no existiera ningún retraso en ninguna de las instrucciones?
- a. 2 ns
- b. 3 ns
- c. 4.5 ns
- d. 9 ns

- 19. ¿Qué es un controlador de E/S?
- a. Un circuito electrónico que implementa la memoria del computador.
- b. Un circuito impreso del tipo DIMM.
- c. Un circuito electrónico que puede guardar temporalmente datos enviados desde el procesador al periférico o viceversa.
- d. Un bus que permite interconectar distintos periféricos entre sí.
- **20.** Respecto a la interfaz de E/S, ¿cuál de las siguientes afirmaciones es *FALSA*?
- a. Involucra tareas que se pueden implementar parte en hardware y parte en software.
- b. Permite configurar el funcionamiento del periférico en un momento determinado, y además conocer su estado.
- c. Puede guardar temporalmente en registros internos tanto datos generados por el periférico para ser enviados al procesador, como datos que son enviados desde el procesador al periférico.
- d. Una interfaz de entrada recibe los datos desde el procesador y los transforma y envía al periférico en formato digital.
- **21.** ¿Cuál de las siguientes características corresponde a E/S mapeada en memoria?
- a. Determinadas zonas del espacio de direccionamiento del procesador se asignan por convenio a controladores de E/S.
- b. Un ejemplo de mecanismo de E/S mapeada en memoria es la instrucción IN de los procesadores Intel.
- c. Una misma dirección se usa alternativamente para E/S y para memoria en distintos momentos de ejecución de un programa.
- d. Un pin IO/M# del procesador permite distinguir si accedemos a E/S o a memoria.
- 22. ¿Cuál de las siguientes afirmaciones es *FALSA*?
- a. La consulta del estado del dispositivo por parte de la CPU se suele hacer con E/S programada (salvo con dispositivos que siempre están listos para transferir) y con E/S por IRQ (cuando se usa polling para determinar el origen de la IRQ).
- b. Se suele avisar a la CPU (mediante una IRQ) de que debe realizar alguna tarea, tanto en E/S por IRQ (obligatoriamente, la tarea es la transferencia) como en E/S por DMA (optativamente, el controlador DMA puede avisar de que acabó).

- c. Sólo E/S por DMA libera a la CPU de realizar la consulta de estado del dispositivo de E/S.
- d. Sólo E/S por DMA libera a la CPU de realizar la transferencia de los datos de E/S.
- 23. La instrucción máquina DI (Disable Interrupts), conocida como CLI (Clear Interrupt Flag) en x86, se utiliza para desactivar:
- a. Todas las interrupciones enmascarables
- b. Las interrupciones de inferior o igual prioridad a una dada
- c. Determinados niveles de interrupción de forma selectiva
- d. Las interrupciones software
- **24.** ¿Cuál de los siguientes es un registro de un controlador de DMA?
- a. IR (Instruction Register)
- b. PC (Program Counter)
- c. SP (Stack Pointer)
- d. WC (Word Count)
- 25. El ancho de banda de memoria es:
- a. el número de bits que se pueden transferir entre ésta y la CPU en paralelo en una sola operación de lectura o escritura
- b. el número de bytes que se pueden leer/escribir por unidad de tiempo
- c. el tiempo que se tarda en transferir una palabra entre memoria y CPU
- d. el intervalo de frecuencias de reloj permitidas entre memoria y CPU
- **26.** ¿Cuál de las siguientes afirmaciones sobre la memoria DRAM es *incorrecta*?
- a. El principio de funcionamiento de los circuitos electrónicos de la memoria DRAM consiste en cargar o descargar un transistor.
- Los bits de memoria se organizan dentro del circuito integrado en forma de matriz de celdas de bit, en la que se pueden diferenciar filas y columnas.
- c. Un transistor en cada celda permite o no permite circular la corriente eléctrica a través de él. Cuando el transistor no deja pasar la corriente, la información queda almacenada durante un tiempo en el condensador. Cuando el transistor deja pasar corriente, el condensador se carga o se descarga.
- d. Cada celda de memoria está compuesta por un transistor y un condensador y almacena un bit de información.

- **27.** ¿Cuál de las siguientes afirmaciones sobre memorias es correcta?
- a. La memoria cache se construye con tecnología electrónica de tipo DRAM.
- b. La memoria principal se construye con tecnología electrónica de tipo SRAM.
- c. Los chips de memoria DRAM se conectan entre sí en un circuito impreso constituyendo lo que se denomina DIMM.
- d. Las memorias SRAM no son volátiles; es decir, cuando no están alimentadas eléctricamente siguen guardando toda la información.
- **28.** ¿Cuál de los siguientes grupos de señales no se usa en un chip de memoria SRAM?
- a. Selección de filas RAS# y de columnas CAS#.
- b. Datos D_{n-1} - D_0 .
- c. Direcciones A_{n-1} - A_0 .
- d. Selección de chip CS# y habilitación de escritura WE#.
- 29. ¿Qué es el tiempo de refresco de memoria?
- a. La cantidad de datos transferidos por segundo entre dos niveles de la jerarquía de memoria.
- b. El tiempo que se tarda en recargar los condensadores que almacenan los bits de datos para que no se pierdan.
- c. El tiempo que transcurre entre la solicitud de una operación en un determinado nivel de la jerarquía de memoria (lectura o escritura) y la recepción de todos los datos solicitados.
- d. El tiempo que tiene que transcurrir entre sucesivas solicitudes de acceso a un determinado nivel de la jerarquía de memoria.
- **30.** ¿Cuál de las siguientes políticas está *menos* relacionada con la jerarquía memoria?
- a. Política de escritura: determina cómo se actualiza el nivel de la memoria i+1 cuando se ejecutan instrucciones de almacenamiento en el nivel i.
- b. Política de reemplazo: qué bloque se tiene que sustituir (reemplazar) cuando se trae un bloque desde otro nivel.
- c. Política de planificación: en qué orden se ejecutarán los procesos pendientes.
- d. Política de colocación: dónde se almacena un bloque de datos dentro de la memoria.