類比積體電路設計（Razavi Chapter 3）

單級放大器（Single-Stage Amplifiers）考前衝刺重點筆記

涵蓋核心理論、小訊號直觀分析法則、完整數學推導、四大基本組態、疊接結構與期末必考題型解析

★ 考前衝刺核心地圖（High-Yield Exam Roadmap：本章五大必考重點）

1. **萬用增益與視入阻抗直觀法則（Inspection Lemmas）**：任何線性單級放大器之電壓增益皆可寫為 $\boxed{A_v = -G_m R_{out}}$。熟記由閘極、源極、汲極三個端點看入之等效阻抗公式，以及 MOSFET「將源極電阻往汲極放大 $(1+(g_m+g_{mb})r_O)$ 倍、將汲極電阻往源極縮小 $(1+(g_m+g_{mb})r_O)$ 倍」的雙向阻抗映射特性，即可在 30 秒內秒殺複合多電晶體小訊號增益題。
2. **共源極放大器（CS Stage）五大負載之設計取捨**：精確掌握電阻負載、二極體連接負載（含背閘極效應 η 與大訊號線性化機制）、電流源負載（本徵增益 $g_m r_O$ 隨 L 與 I_D 之縮放關係）、主動負載（CMOS 反相器之電源雜訊放大率）與三極管負載在「增益 vs. 電壓擺幅（Headroom） vs. 線性度」上的八角形權衡。
3. **源極退化（Source Degeneration）之三大效應與精確解**：串聯退化電阻 R_S 能提升線性度並將等效轉導壓低為 $G_m = \frac{g_m}{1+g_m R_S}$（當 $\lambda = 0$ 時 $\boxed{A_v = -\frac{R_D}{1/g_m + R_S}}$），同時將輸出阻抗提升至 $\boxed{R_{out} = [1+(g_m+g_{mb})r_O]R_S + r_O}$。必考含 $\lambda, \gamma \neq 0$ 時的精確增益公式（Eq. 3.77）以及理想電流源負載下增益退回 $-g_m r_O$ 的物理解釋。
4. **源極隨耦器（Source Follower）與共閘極（Common-Gate）之對比**：源極隨耦器利用戴維寧等效模型將背閘極效應化為並聯接地電阻 $1/g_{mb}$，解釋為何即使 $R_S \to \infty$ 增益仍小於 1（$\frac{g_m}{g_m+g_{mb}} = \frac{1}{1+\eta}$）；共閘極具備低輸入阻抗 $\frac{1}{g_m+g_{mb}}$ 與同相放大特性，能在滿足 50 Ω 傳輸線阻抗匹配的同時自由提高 R_D 以獲取高增益。
5. **疊接放大器（Telescopic & Folded Cascode）之輸出阻抗倍增與屏蔽效應**：藉由 CS 與 CG 串接，將輸出阻抗推升至 $\approx (g_{m2}+g_{mb2})r_{O2}r_{O1}$，使最大本徵增益達 $\boxed{|A_v| \approx (g_m r_O)^2}$。必考最小輸出電壓擺幅限制（消耗 $2V_{OV}$ 或四顆疊接時消耗 $4V_{OV}$）、屏蔽效應（Shielding Property）降低電流鏡失配、以及摺疊式疊接（Folded Cascode）的大訊號轉折點與輸出阻抗比較。

目 錄

1 放大器基礎概念、線性度與小訊號直觀分析萬用法則 **2**

1.1 非線性失真與類比設計八角形（Analog Design Octagon） 2

1.2 諾頓等效增益定理与三端視入阻抗直觀公式（Inspection Rules） 2

2 共源極放大器與五種負載組態（Common-Source Stage） **3**

2.1 電阻負載共源極放大器（CS Stage with Resistive Load） 4

2.1.1 大訊號轉移特性與工作區轉折點（Large-Signal Analysis） 4

2.1.2 增益最大化、設計取捨與本徵增益（Intrinsic Gain） 4

2.2 二極體連接負載共源極放大器（CS Stage with Diode-Connected Load） 5

2.3 電流源負載、主動負載與三極管負載共源極放大器 6

3 源極退化共源極放大器（CS Stage with Source Degeneration） **6**

4 源極隨耦器 / 共汲極放大器（Source Follower / Common-Drain Stage） **8**

4.1 源極隨耦器的三大工程限制與考點 8

5 共閘極放大器（Common-Gate Stage） 9
5.1 大訊號特性與無源極內阻時的小訊號增益 9

6 疊接放大器（Cascode Stage：Telescopic 與 Folded Cascode） 11
6.1 偏壓條件、大訊號轉移曲線與最小輸出電壓擺幅 11
6.2 疊接結構的進階性質：尺寸加長比較、屏蔽效應與窮人版疊接 12
6.3 摺疊式疊接放大器（Folded Cascode Stage，Sec. 3.6.1） 13

7 綜合比較總表（Master Comparative Summary Tables） 14
7.1 表一：共源極放大器五種負載組態全方位比較 14
7.2 表二：單級放大器六大核心架構小訊號參數與擺幅總整理 14

8 經典考題原型與秒殺解題策略（End-of-Chapter Problem Archetypes） 15
8.1 題型一：複合多電晶體電路之小訊號增益秒殺法（Example 3.10, 3.14, 3.18, 3.21 & Prob. 3.20–3.21） 15
8.2 題型二：共閘極阻抗匹配與雙輸出增益比證明題（Prob. 3.32 & Prob. 3.33） 16
8.3 題型三：大訊號轉移曲線（V_{out} vs. V_{in} 與 I_X vs. V_X）繪製法則（Prob. 3.15–3.19, 3.22） 16

1 放大器基礎概念、線性度與小訊號直觀分析萬用法則

1.1 非線性失真與類比設計八角形（Analog Design Octagon）

理想線性放大器的輸入與輸出關係為 $y(t) = \alpha_0 + \alpha_1 x(t)$，其中 α_0 為直流工作點（DC Bias），α_1 為小訊號增益（斜率）。當輸入訊號振幅過大導致電晶體工作點大幅偏移時，轉移特性需以多項式展開：

$$y(t) = \alpha_0 + \alpha_1 x(t) + \alpha_2 x^2(t) + \cdots + \alpha_n x^n(t) \tag{1}$$

在單級放大器中，非線性主要源自轉導 $g_m = \mu_n C_{ox} \frac{W}{L}(V_{GS} - V_{TH})$ 隨輸入訊號劇烈變動，或電晶體跨越飽和區與三極管區（Triode Region）/截止區（Cutoff Region）邊界。**提升線性度的核心設計原則：讓電壓增益關係式盡可能不依賴與訊號相關的參數（如 g_m）**，而是取決於幾何尺寸比值或被動電阻比值。

類比電路設計受限於**類比設計八角形（Analog Design Octagon，Fig. 3.3）**之多重權衡，八大核心指標彼此牽制：

- **增益（Gain）** vs. **速度/頻寬（Speed）** vs. **電壓擺幅（Voltage Swings）**
- **功耗（Power Dissipation）** vs. **雜訊（Noise）** vs. **線性度（Linearity）**
- **電源電壓（Supply Voltage）** vs. **輸入/輸出阻抗（Input/Output Impedance）**

1.2 諾頓等效增益定理与三端視入阻抗直觀公式（Inspection Rules）

在處理複雜單級或多電晶體電路時，盲目列寫 KCL/KVL 極易出錯。Razavi 於第 3.3.3 節提出**線性放大器諾頓等效引理（Norton Equivalent Lemma，Fig. 3.32）**，是考場上最關鍵的分析武器。

【完整推導與證明】萬用電壓增益定理 $A_v = -G_m R_{out}$ 與三端視入阻抗總整理

將任意線性放大器的輸出埠以諾頓等效電路（Norton Equivalent）表示，包含一個受控短路電流源 $I_{out} = G_m V_{in}$ 與並聯輸出電阻 R_{out}：

1. **等效轉導 G_m（Short-Circuit Transconductance）**：將輸出端對交流地短路（令 $V_{out} = 0$），流向地端的短路輸出電流與輸入電壓之比值：
$$G_m \triangleq \left.\frac{I_{out}}{V_{in}}\right|_{V_{out}=0} \tag{2}$$
2. **等效輸出阻抗 R_{out}（Output Resistance）**：將獨立輸入訊號源歸零（令 $V_{in} = 0$），由輸出端施加測試電壓 V_X 並量測流入電流 I_X 所見之戴維寧/諾頓電阻：
$$R_{out} \triangleq \left.\frac{V_X}{I_X}\right|_{V_{in}=0} \tag{3}$$
3. **開路電壓增益（Voltage Gain）**：由於開路輸出電壓為 $V_{out} = -I_{out} R_{out}$（注意 I_{out} 定義方向為由輸出節點流出至交流地），立即得證：
$$\boxed{A_v = \frac{V_{out}}{V_{in}} = -G_m R_{out}} \tag{4}$$

【MOSFET 三端視入阻抗與雙向阻抗映射速查公式】（假設電晶體工作於飽和區，閘極為交流地）：

- **由閘極看入（Looking into Gate）**：低頻下為純電容開路，$\boxed{R_{in,G} = \infty}$。
- **由源極看入（Looking into Source）**：
  - 若忽略通道長度調變（$\lambda = 0, r_O \to \infty$），不論汲極接何種阻抗 Z_L，由源極看入之阻抗恆為：
$$\boxed{R_{in,S}\big|_{\lambda=0} = \frac{1}{g_m + g_{mb}} = \frac{1}{g_m} \parallel \frac{1}{g_{mb}} = \frac{1}{g_m(1+\eta)}} \quad \left(\text{若 } \gamma = 0 \text{ 則為 } \frac{1}{g_m}\right) \tag{5}$$
  - 若考慮通道長度調變（r_O 有限）且汲極接有負載電阻 R_D 至交流地（Fig. 3.53），由源極看入之阻抗會把汲極電阻**縮小** $[1 + (g_m + g_{mb}) r_O]$ **倍**：
$$\boxed{R_{in,S} = \frac{R_D + r_O}{1 + (g_m + g_{mb}) r_O} \approx \frac{R_D}{(g_m + g_{mb}) r_O} + \frac{1}{g_m + g_{mb}}} \tag{6}$$
- **由汲極看入（Looking into Drain）**：
  - 若源極直接接地（$R_S = 0$）：$\boxed{R_{in,D} = r_O}$。
  - 若源極接有退化電阻 R_S 至交流地（Fig. 3.29），由汲極看入之阻抗會把源極電阻**放大** $[1 + (g_m + g_{mb}) r_O]$ **倍**：
$$\boxed{R_{in,D} = [1 + (g_m + g_{mb}) r_O] R_S + r_O = [1 + (g_m + g_{mb}) R_S] r_O + R_S \approx (g_m + g_{mb}) r_O R_S} \tag{7}$$
- **二極體連接電晶體（Diode-Connected MOSFET，閘極與汲極短接）**：
$$\boxed{R_{\text{diode}} = \frac{1}{g_m + g_{mb}} \parallel r_O \approx \frac{1}{g_m + g_{mb}}} \quad \left(\text{若源極接地或無體效應則為 } \frac{1}{g_m} \parallel r_O \approx \frac{1}{g_m}\right) \tag{8}$$

2 共源極放大器與五種負載組態（Common-Source Stage）

共源極（CS）放大器由閘極輸入電壓訊號，透過轉導 g_m 轉換為汲極小訊號電流，再流經汲極負載產生輸出電壓。以下依序解析五種負載結構之大訊號工作區、小訊號增益與設計取捨。

2.1 電阻負載共源極放大器（CS Stage with Resistive Load）

2.1.1 大訊號轉移特性與工作區轉折點（Large-Signal Analysis）

隨輸入電壓 V_{in} 由 0 漸增至 V_{DD}（Fig. 3.4）：

1. **截止區（Cutoff Region，$V_{in} < V_{TH}$）**：M_1 關閉，$I_D = 0$，輸出維持 $\boxed{V_{out} = V_{DD}}$。
2. **飽和區（Saturation Region，$V_{TH} \le V_{in} \le V_{in1}$）**：$M_1$ 導通時因 V_{out} 接近 V_{DD}，必先進入飽和區（忽略 λ）：
$$V_{out} = V_{DD} - R_D \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in} - V_{TH})^2 \tag{9}$$
此時小訊號電壓增益即為轉移曲線斜率：
$$A_v = \frac{\partial V_{out}}{\partial V_{in}} = -R_D \mu_n C_{ox}\frac{W}{L}(V_{in} - V_{TH}) = -g_m R_D \tag{10}$$
3. **飽和區與三極管區臨界轉折點 A（Edge of Triode Region，$V_{in} = V_{in1}$）**：當 V_{in} 上升且 V_{out} 下降至 $V_{in1} - V_{out} = V_{TH}$（即 $V_{out} = V_{in1} - V_{TH}$）時，$M_1$ 抵達飽和區邊界，滿足二次方程式：
$$\boxed{V_{in1} - V_{TH} = V_{DD} - R_D \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in1} - V_{TH})^2} \tag{11}$$
在轉折點 A 處，過驅動電壓最大，因此**轉導 g_m 與小訊號增益 $|A_v|$ 皆在點 A 達到全局最大值**（Fig. 3.5）。
4. **三極管區（Triode Region，$V_{in} > V_{in1}$）**：電流公式改為三極管區模型：
$$V_{out} = V_{DD} - R_D \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{in} - V_{TH})V_{out} - V_{out}^2\right] \tag{12}$$
對此式兩邊對 V_{in} 隱函數微分（Example 3.1），可得三極管區之小訊號增益為：
$$\boxed{A_{v,\text{triode}} = \frac{\partial V_{out}}{\partial V_{in}} = \frac{-\mu_n C_{ox}(W/L)R_D V_{out}}{1 + \mu_n C_{ox}(W/L)R_D(V_{in} - V_{TH} - V_{out})}} \tag{13}$$
當 $V_{out} = V_{in} - V_{TH}$ 時分母簡化為 1，分子即為 $-g_m R_D$；當 V_{in} 繼續升高進入**深三極管區（Deep Triode，$V_{out} \ll 2(V_{in} - V_{TH})$）**時，$M_1$ 等效為導通電阻 $R_{on} = \frac{1}{\mu_n C_{ox}(W/L)(V_{in} - V_{TH})}$，輸出構成電阻分壓：
$$V_{out} = V_{DD}\frac{R_{on}}{R_{on} + R_D} = \frac{V_{DD}}{1 + \mu_n C_{ox}\frac{W}{L}R_D(V_{in} - V_{TH})} \tag{14}$$

2.1.2 增益最大化、設計取捨與本徵增益（Intrinsic Gain）

將 $g_m = \sqrt{2\mu_n C_{ox}(W/L)I_D}$ 與電阻壓降 $V_{RD} = I_D R_D$ 代入 $A_v = -g_m R_D$，可得極具設計直觀意義的公式（Eq. 3.12–3.13）：
$$\boxed{A_v = -\sqrt{2\mu_n C_{ox}\frac{W}{L}I_D}\cdot\frac{V_{RD}}{I_D} = -\sqrt{2\mu_n C_{ox}\frac{W}{L}}\cdot\frac{V_{RD}}{\sqrt{I_D}} = -\frac{2V_{RD}}{V_{GS} - V_{TH}}} \tag{15}$$

- **提高 W/L**：增益上升，但電晶體寄生電容增大，降低頻寬（Speed）。
- **提高 V_{RD}**：增益上升，但輸出直流準位 $V_{out} = V_{DD} - V_{RD}$ 降低，壓縮最大輸出擺幅（Output Swing），使 M_1 提早進入三極管區。
- **降低 I_D（維持 V_{RD} 不變）**：必須同步提高 R_D，導致輸出節點時間常數 $R_D C_{out}$ 變大，犧牲頻寬。

考慮通道長度調變（$\lambda \neq 0$）時，將大訊號飽和電流修正為 $I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in} - V_{TH})^2(1 + \lambda V_{out})$，對 V_{in} 微分或直接由小訊號模型可得：
$$\boxed{A_v = -g_m(r_O \parallel R_D) = -g_m\frac{r_O R_D}{r_O + R_D}} \tag{16}$$
當負載為理想電流源（$R_D \to \infty$，Example 3.3）時，單顆電晶體所能達到的理論最高增益稱為**本徵增益（Intrinsic Gain）**：
$$\boxed{A_{v,\text{int}} = -g_m r_O = -\sqrt{2\mu_n C_{ox}\frac{W}{L}I_D}\cdot\frac{1}{\lambda I_D} = -\sqrt{2\mu_n C_{ox}\frac{W}{L}}\cdot\frac{1}{\lambda\sqrt{I_D}}} \tag{17}$$

由於一階近似下 $\lambda \propto 1/L$，若維持 W 不變而拉長通道長度 L，$r_O \propto L/I_D$ 上升的速度比 $g_m \propto 1/\sqrt{L}$ 下降的速度更快，因此**本徵增益隨通道長度 L 增加而上升（$|g_m r_O| \propto \sqrt{L}$），且隨偏壓電流 I_D 增加而下降**（$|g_m r_O| \propto 1/\sqrt{I_D}$）。

【考場高頻陷阱與直觀解析】Example 3.4 背閘極輸入（Bulk-Driven CS Stage）：若將閘極接固定偏壓 V_b，改由基體（Bulk）輸入小訊號 V_{in}（Fig. 3.9），則控制通道的小訊號電流源為 $g_{mb}V_{bs} = g_{mb}V_{in}$，故小訊號電壓增益為 $\boxed{A_v = -g_{mb}R_D}$（當 $\lambda = 0$）。

2.2 二極體連接負載共源極放大器（CS Stage with Diode-Connected Load）

在 CMOS 製程中，大電阻面積龐大且阻值隨製程漂移，可用閘極與汲極短接的二極體連接 MOSFET 取代 R_D（Fig. 3.13 與 Fig. 3.16）。

【完整推導與證明】二極體連接負載之小訊號增益、大訊號線性度與擺幅限制悖論

1. NMOS 二極體連接負載（Fig. 3.13，含背閘極效應 $\eta_2 = g_{mb2}/g_{m2}$）：
負載電晶體 M_2 的源極接於 V_{out}，基體接地（$V_{SB2} = V_{out} \neq 0$），因此存在背閘極效應，等效負載阻抗為 $R_L = \frac{1}{g_{m2}+g_{mb2}} \parallel r_{O2}$。忽略 λ 時，由於兩顆電晶體共用同一偏壓電流 $I_{D1} = I_{D2}$，代入 $g_m = \sqrt{2\mu_n C_{ox}(W/L)I_D}$ 可得：

$$\boxed{A_v = -g_{m1}\frac{1}{g_{m2}+g_{mb2}} = -\frac{g_{m1}}{g_{m2}}\frac{1}{1+\eta} = -\sqrt{\frac{(W/L)_1}{(W/L)_2}}\frac{1}{1+\eta}} \tag{18}$$

也可以由**大訊號等電流關係**直接證明其高線性度：M_1（平方律）與 M_2（開根號律）互為反函數 $f^{-1}(f(x)) = x$：

$$\frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_1 (V_{in} - V_{TH1})^2 = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_2 (V_{DD} - V_{out} - V_{TH2})^2 \tag{19}$$

$$\Longrightarrow \sqrt{\left(\frac{W}{L}\right)_1}(V_{in} - V_{TH1}) = \sqrt{\left(\frac{W}{L}\right)_2}(V_{DD} - V_{out} - V_{TH2}) \tag{20}$$

對兩邊同時對 V_{in} 微分，利用連鎖律 $\frac{\partial V_{TH2}}{\partial V_{in}} = \frac{\partial V_{TH2}}{\partial V_{out}}\frac{\partial V_{out}}{\partial V_{in}} = \eta\frac{\partial V_{out}}{\partial V_{in}}$：

$$\sqrt{\left(\frac{W}{L}\right)_1} = \sqrt{\left(\frac{W}{L}\right)_2}\left(-\frac{\partial V_{out}}{\partial V_{in}} - \eta\frac{\partial V_{out}}{\partial V_{in}}\right) \Longrightarrow \frac{\partial V_{out}}{\partial V_{in}} = -\sqrt{\frac{(W/L)_1}{(W/L)_2}}\frac{1}{1+\eta} \tag{21}$$

只要 η 隨 V_{out} 的變化很小，**電壓增益完全由幾何尺寸比值決定，與偏壓電流 I_D 及輸入振幅無關，因此具備極佳的大訊號線性度！**

2. PMOS 二極體連接負載（Fig. 3.16，無背閘極效應）：
M_2 的源極與基體皆接在 V_{DD}（$V_{SB2} = 0, \eta = 0$），若考慮通道長度調變（Eq. 3.45）：

$$\boxed{A_v\big|_{\lambda=0} = -\sqrt{\frac{\mu_n(W/L)_1}{\mu_p(W/L)_2}}, \qquad A_v\big|_{\lambda\neq 0} = -g_{m1}\left(\frac{1}{g_{m2}} \parallel r_{O1} \parallel r_{O2}\right)} \tag{22}$$

3. 過驅動電壓與輸出擺幅限制（Swing vs. Gain Trade-off，Eq. 3.36–3.37）：
由 $I_{D1} = |I_{D2}| \Longrightarrow \mu_n(W/L)_1(V_{GS1} - V_{TH1})^2 = \mu_p(W/L)_2(V_{GS2} - V_{TH2})^2$，將兩式相除並對照式 (3.35) 可得：

$$\boxed{|A_v| = \sqrt{\frac{\mu_n(W/L)_1}{\mu_p(W/L)_2}} = \frac{|V_{GS2} - V_{TH2}|}{V_{GS1} - V_{TH1}} = \frac{|V_{OV2}|}{V_{OV1}}} \tag{23}$$

這揭示了二極體連接負載的致命缺點：**若想獲得 $|A_v| = 5$ 的增益，負載 M_2 的過驅動電壓 $|V_{OV2}|$ 必須是輸入管 M_1 的 5 倍！** 再加上最高輸出電壓受限於 $V_{out,\max} = V_{DD} - |V_{TH2}|$（因為當 $I_1 \to 0$ 時，M_2 在進入次臨界區前會在 $V_{DD} - |V_{TH2}|$ 截止，Fig. 3.14），嚴重壓縮了輸出電壓擺幅。

【考場高頻陷阱與直觀解析】式 (3.37) 與式 (3.39) 的「正比 vs. 反比」表面悖論與旁路電流源解法： 若改用 $g_m = \mu C_{ox}(W/L)|V_{GS}-V_{TH}|$ 代入 $|A_v| = g_{m1}/g_{m2}$，會寫出 $|A_v| = \frac{\mu_n C_{ox}(W/L)_1(V_{GS1}-V_{TH1})}{\mu_p C_{ox}(W/L)_2|V_{GS2}-V_{TH2}|}$（Eq. 3.39），看似與 $|V_{OV2}|$ 成反比，與式 (3.37) 的成正比矛盾！**破解關鍵**：兩式中的 (W/L) 並非獨立常數，受限於 $I_{D1} = |I_{D2}|$ 的約束條件 $\frac{\mu_n(W/L)_1}{\mu_p(W/L)_2} = \left(\frac{|V_{OV2}|}{V_{OV1}}\right)^2$，將此約束代回式 (3.39) 就會消去平方項並完美還原式 (3.37)。
【進階改良：Example 3.6 & 3.7 並聯分流電流源 I_S】：在 M_2 旁並聯一個固定電流源 $I_S = 0.75I_1$ 分走四分之三的偏壓電流（使 $|I_{D2}| = I_1/4$，Fig. 3.17），則 g_{m2} 降為原本的 $1/2$（若固定尺寸）或 $1/4$（若維持相同 $|V_{OV2}|$ 並將 $(W/L)_2$ 縮小 4 倍），此時增益與過驅動電壓之關係變為 $\boxed{\frac{|V_{GS2}-V_{TH2}|}{V_{GS1}-V_{TH1}} = \frac{|A_v|}{4}}$，成功在相同過驅動電壓下將增益放大 4 倍！注意：**絕對不可直接對偏壓關係式 $\mu_n(W/L)_1V_{OV1}^2 = 4\mu_p(W/L)_2V_{OV2}^2$ 兩邊微分求小訊號增益**（Example 3.7），因為小訊號擾動時 I_{D1} 改變量全部流入 M_2（I_S 為定電流），$I_{D1} = 4|I_{D2}|$ 僅在直流偏壓點成立！

2.3 電流源負載、主動負載與三極管負載共源極放大器

1. **電流源負載（CS Stage with Current-Source Load，Sec. 3.3.3，Fig. 3.18）**：以偏壓於飽和區的 PMOS 電流源 M_2 作為負載，使小訊號輸出阻抗 r_{O2} 與直流壓降解耦：

$$\boxed{A_v = -g_{m1}(r_{O1} \parallel r_{O2})} \tag{24}$$

   - **最大輸出電壓擺幅（Example 3.8，Fig. 3.19）**：M_2 維持飽和需 $V_{out} \le V_{DD} - |V_{GS2} - V_{TH2}|$；$M_1$ 維持飽和需 $V_{out} \ge V_{in} - V_{TH1}$。故線性輸出範圍為 $\boxed{V_{in} - V_{TH1} \le V_{out} \le V_{DD} - |V_{OV2}|}$。雖然擺幅上限比電阻負載（可達 V_{DD}）略小一個 $|V_{OV2}|$，但只須加大 W_2 即可將 $|V_{OV2}|$ 壓低至數十毫伏特，且增益遠高於電阻負載。
   - **通道長度縮放效應**：若將 L_2 加長（維持 W_2 不變），r_{O2} 與增益上升，但 $|V_{OV2}|$ 變大導致輸出擺幅縮小；若需維持 $|V_{OV2}|$ 不變，需等比例放大 W_2 與 L_2，代價是輸出節點寄生電容 C_{DB2} 大幅增加。

2. **主動負載 / 互補式共源極（CS Stage with Active Load / CMOS Inverter，Sec. 3.3.4，Fig. 3.20）**：將輸入訊號 V_{in} 同時送入 NMOS M_1 與 PMOS M_2 的閘極，兩顆電晶體同時提供轉導：

$$\boxed{A_v = -(g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})} \tag{25}$$

   兩大實務致命缺點：

   - **偏壓電流對 PVT 極度敏感**：因為 $V_{GS1} + |V_{GS2}| = V_{DD}$，電源電壓 V_{DD} 或臨界電壓 V_{TH} 的微小漂移都會直接造成靜態電流劇烈變動。
   - **嚴重放大電源雜訊（Supply Noise Amplification，Fig. 3.21 & Problem 3.31）**：若 M_2 閘極接固定偏壓 V_B，當 V_{DD} 有小訊號雜訊時，M_2 的源極接收 V_{DD} 並以共閘極/源極輸入方式放大至 V_{out}。由輸出端對 V_{DD} 列小訊號方程式可得電源增益：

$$\boxed{\frac{V_{out}}{V_{DD}} = \frac{g_{m2}r_{O2}+1}{r_{O2}+r_{O1}}r_{O1} = \left(g_{m2} + \frac{1}{r_{O2}}\right)(r_{O1} \parallel r_{O2}) \approx g_{m2}(r_{O1} \parallel r_{O2})} \tag{26}$$

     高達訊號增益 $|A_v|$ 的一半左右！

3. **三極管負載（CS Stage with Triode Load，Sec. 3.3.5，Fig. 3.22）**：將 PMOS M_2 的閘極偏壓 V_b 設得夠低，使其在整個輸出擺幅內皆處於深三極管區，等效為線性電阻：

$$\boxed{R_{on2} = \frac{1}{\mu_p C_{ox}(W/L)_2(V_{DD} - V_b - |V_{THP}|)}, \qquad A_v = -g_{m1}R_{on2}} \tag{27}$$

   優點是最高輸出電壓可達 V_{DD}（不消耗 V_{THP} Headroom）；缺點是 R_{on2} 強烈依賴製程與溫度參數 $\mu_p C_{ox}, V_{THP}$ 以及精確的偏壓產生電路 V_b。

3 源極退化共源極放大器（CS Stage with Source Degeneration）

為了減緩汲極電流隨過驅動電壓的平方律非線性變化，在源極與地之間串聯退化電阻 R_S（Fig. 3.23），讓輸入電壓變化量 ΔV_{in} 的一部分跨在線性電阻 R_S 上，使 I_D 隨 V_{in} 趨於線性化。

【完整推導與證明】源極退化放大器之等效轉導 G_m、輸出阻抗 R_{out} 與精確電壓增益 A_v 完整推導

步驟一：忽略 λ 與 γ 時的轉導與視覺化增益公式（Eq. 3.52–3.62）

設 $I_D = f(V_{GS})$ 且 $V_{GS} = V_{in} - I_D R_S$，定義電路等效轉導 $G_m = \frac{\partial I_D}{\partial V_{in}}$：

$$G_m = \frac{\partial I_D}{\partial V_{in}} = \frac{\partial f}{\partial V_{GS}} \frac{\partial V_{GS}}{\partial V_{in}} = g_m \left(1 - R_S \frac{\partial I_D}{\partial V_{in}}\right) = g_m(1 - R_S G_m) \implies \boxed{G_m = \frac{g_m}{1 + g_m R_S}} \tag{28}$$

因此小訊號電壓增益可寫為「**汲極總電阻除以源極路徑總電阻（Resistance in Drain / Resistance in Source Path）**」：

$$\boxed{A_v = -G_m R_D = \frac{-g_m R_D}{1 + g_m R_S} = -\frac{R_D}{\frac{1}{g_m} + R_S}} \tag{29}$$

當 $R_S \gg 1/g_m$ 時，$G_m \approx 1/R_S$ 且 $A_v \approx -R_D/R_S$，增益完全由線性電阻比值決定，大幅提升線性度（Fig. 3.25–3.26），代價是犧牲了增益、降低了電壓擺幅（多消耗 $I_D R_S$ 壓降）並增加了電阻熱雜訊。

步驟二：考慮 $\lambda \neq 0, \gamma \neq 0$ 時的輸出阻抗 R_{out} 推導（Fig. 3.29–3.30，Eq. 3.64–3.72）

將輸入端接地（$V_{in} = 0$），在汲極（不含 R_D）施加測試電壓 V_X 並流入測試電流 I_X。由於無其他直流/交流接地支路，流過源極電阻 R_S 的總電流必等於 I_X！因此源極節點電壓為 $V_S = I_X R_S$，故 $V_1 = V_{gs} = -I_X R_S$ 且 $V_{bs} = -I_X R_S$。

由汲極節點 KCL，流過輸出電阻 r_O（由上往下）的電流為：

$$I_{rO} = I_X - (g_m V_1 + g_{mb} V_{bs}) = I_X + (g_m + g_{mb}) R_S I_X \tag{30}$$

將跨在 r_O 與 R_S 上的電壓相加即等於 V_X：

$$\begin{aligned} V_X &= r_O I_{rO} + I_X R_S = r_O \left[I_X + (g_m + g_{mb}) R_S I_X\right] + I_X R_S \\ \implies R_{out} = \frac{V_X}{I_X} &= \boxed{\left[1 + (g_m + g_{mb}) R_S\right] r_O + R_S = \left[1 + (g_m + g_{mb}) r_O\right] R_S + r_O} \end{aligned} \tag{31}$$

當 $(g_m + g_{mb}) r_O \gg 1$ 時，$\boxed{R_{out} \approx (g_m + g_{mb}) r_O R_S + r_O = \left[1 + (g_m + g_{mb}) R_S\right] r_O}$。

步驟三：考慮 $\lambda \neq 0, \gamma \neq 0$ 時的精確等效轉導 G_m 與總電壓增益 A_v（Fig. 3.24 & 3.31，Eq. 3.58–3.61, 3.73–3.79）

將汲極直接對交流地短路（求 $G_m = I_{out}/V_{in}$），此時流過 R_S 向下的電流即為 I_{out}，故源極節點電壓為 $V_X = I_{out} R_S$，且 $V_1 = V_{in} - I_{out} R_S$，$V_{bs} = -I_{out} R_S$，$r_O$ 兩端跨壓為 $0 - V_X = -I_{out} R_S$。於源極節點 X 列 KCL：

$$\begin{aligned} I_{out} &= g_m V_1 + g_{mb} V_{bs} - \frac{I_{out} R_S}{r_O} = g_m (V_{in} - I_{out} R_S) - g_{mb} I_{out} R_S - \frac{I_{out} R_S}{r_O} \\ \implies G_m = \frac{I_{out}}{V_{in}} &= \boxed{\frac{g_m r_O}{R_S + \left[1 + (g_m + g_{mb}) R_S\right] r_O}} \end{aligned} \tag{32}$$

接著加上汲極負載電阻 R_D，利用萬用定理 $A_v = -G_m (R_{out} \parallel R_D)$（或如 Fig. 3.31 直接列 KVL），立即得到含 λ, γ 之精確增益公式（Eq. 3.77 & 3.79）：

$$\begin{aligned} A_v &= -\underbrace{\frac{g_m r_O}{R_S + r_O + (g_m + g_{mb}) R_S r_O}}_{G_m} \cdot \underbrace{\frac{R_D \left[R_S + r_O + (g_m + g_{mb}) R_S r_O\right]}{R_D + R_S + r_O + (g_m + g_{mb}) R_S r_O}}_{R_D \parallel R_{out}} \\ &= \boxed{\frac{-g_m r_O R_D}{R_D + R_S + r_O + (g_m + g_{mb}) R_S r_O}} \end{aligned} \tag{33}$$

【考場高頻陷阱與直觀解析】Example 3.11 理想電流源負載下的源極退化共源極放大器： 若將汲極負載 R_D 換成理想電流源 I_0（即 $R_D \to \infty$，Fig. 3.33），將 $R_D \to \infty$ 代入式 (3.79) 會發現 R_{out} 與 G_m 的分母完全對消：

$$\boxed{A_v\big|_{R_D\to\infty} = -G_m R_{out} = -\frac{g_m r_O}{R_S + [1+(g_m+g_{mb})R_S]r_O} \cdot \{[1+(g_m+g_{mb})R_S]r_O + R_S\} = -g_m r_O} \tag{34}$$

物理直觀：因為理想電流源強迫流經 M_1 與 R_S 的總電流固定為 I_0（小訊號電流變化 $\Delta I_D = 0$），故 R_S 上的小訊號壓降恆為零！所有輸入變化 ΔV_{in} 必須由 r_O 上的輸出壓降完全吸收，彷彿 R_S 不存在一樣。

4 源極隨耦器 / 共汲極放大器（Source Follower / Common-Drain Stage）

當高增益共源極放大器需要驅動低阻抗負載 R_L 時，若直接連接會因 $R_L \ll r_O$ 而摧毀電壓增益。源極隨耦器（Source Follower，Fig. 3.34）由閘極感測高輸入阻抗訊號，並由源極以低輸出阻抗驅動負載，扮演**電壓緩衝器（Voltage Buffer）**與**直流準位偏移器（DC Level Shifter）**的角色。

【完整推導與證明】源極隨耦器之小訊號增益、輸出阻抗與背閘極效應戴維寧等效模型

1. 大訊號與小訊號增益推導（忽略 λ，Eq. 3.82–3.86）：
當 $V_{in} > V_{TH}$ 時，M_1 導通並工作於飽和區（因為汲極接 V_{DD}，只要 $V_{in} < V_{DD} + V_{TH}$ 恆飽和）：

$$\frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in} - V_{TH} - V_{out})^2 R_S = V_{out} \tag{35}$$

對 V_{in} 微分並代入 $\frac{\partial V_{TH}}{\partial V_{in}} = \eta\frac{\partial V_{out}}{\partial V_{in}}$，或由小訊號模型 $g_m(V_{in} - V_{out}) - g_{mb}V_{out} = \frac{V_{out}}{R_S}$ 可得：

$$\boxed{A_v = \frac{V_{out}}{V_{in}} = \frac{g_m R_S}{1+(g_m+g_{mb})R_S} = \frac{R_S}{\frac{1}{g_m} + (1+\eta)R_S}} \tag{36}$$

當 $R_S \to \infty$（改用理想電流源偏壓，Fig. 3.37）時，增益趨近於上限：

$$\boxed{A_v\big|_{R_S\to\infty,\lambda=0} = \frac{g_m}{g_m + g_{mb}} = \frac{1}{1+\eta} < 1} \tag{37}$$

2. 輸出阻抗與背閘極效應等效電阻模型（Fig. 3.39–3.42，Eq. 3.90–3.96）：
將輸入端接地（$V_{in} = 0$），於源極施加 V_X，此時 $V_1 = -V_X$ 且 $V_{bs} = -V_X$。受控電流源 $g_{mb}V_{bs} = -g_{mb}V_X$ 的電流大小與兩端跨壓 V_X 成正比，因此在源極隨耦器中，**背閘極效應等效於一顆並聯在輸出端與地之間的電阻** $\frac{1}{g_{mb}}$（Fig. 3.40b）！
由源極看入 M_1 本身的輸出阻抗為：

$$\boxed{R_{out,\text{intrinsic}} = \frac{1}{g_m} \parallel \frac{1}{g_{mb}} = \frac{1}{g_m + g_{mb}}} \tag{38}$$

若同時考慮通道長度調變（r_{O1}）、偏壓電流源輸出電阻（r_{O2}）、背閘極效應（$1/g_{mb}$）與外部負載電阻（R_L），這四個元件全部在輸出節點並聯為總等效負載 R_{eq}（Fig. 3.42），而無體效應的本質隨耦器戴維寧等效電路為電壓源 V_{in} 串聯內阻 $1/g_m$（Fig. 3.41），故通用增益公式為簡單的分壓形式：

$$\boxed{A_v = \frac{R_{eq}}{R_{eq} + \frac{1}{g_m}}, \qquad \text{其中 } R_{eq} = \frac{1}{g_{mb}} \parallel r_{O1} \parallel r_{O2} \parallel R_L} \tag{39}$$

4.1 源極隨耦器的三大工程限制與考點

1. **非線性失真（Nonlinearity）**：來自 (a) NMOS 的 η（或 V_{TH}）隨輸出源極電位 V_{out} 非線性變化（僅能改用具有獨立 n-well 的 PMOS 隨耦器將 Bulk 與 Source 短接來消除體效應，Fig. 3.44，但 PMOS 遷移率較低會使輸出阻抗變大）；以及 (b) 短通道製程中 r_O 隨 V_{DS} 劇烈變動。

2. **壓縮前級電壓擺幅（Voltage Headroom Limitation，Fig. 3.45）**：若在 CS 放大器後串接 NMOS 源極隨耦器（M_2，由電流源 M_3 偏壓），前級輸出節點 X 的最低電壓必須滿足 $V_{X,\min} = V_{GS2} + (V_{GS3} - V_{TH3})$ 才能維持 M_3 飽和，比未加隨耦器時的最低限制 $V_{GS1} - V_{TH1}$ 足足浪費了一個 V_{GS2} 的電壓空間！
3. **驅動極低阻值負載時效率不如共源極（Driving Low R_L，Fig. 3.46）**：若負載電阻極小（如 $R_L \approx 1/g_{m1} = 50\,\Omega$），源極隨耦器的電壓增益僅有 $A_v\big|_{SF} \approx \frac{R_L}{R_L + 1/g_{m1}} \leq 0.5$；反之，在相同偏壓電流下直接用 CS 放大器驅動 R_L，增益可達 $|A_v|_{CS} \approx g_{m1}R_L \approx 1$（整整高出 2 倍）。此外，源極隨耦器作直流準位偏移（Example 3.15，Fig. 3.47b）時會引入顯著熱雜訊，不適合低雜訊前端。

5 共閘極放大器（Common-Gate Stage）

共閘極（CG）放大器將閘極接固定直流偏壓 V_b（交流地），由源極輸入訊號、汲極輸出訊號（Fig. 3.48）。若直接耦合，輸入訊號源必須提供 M_1 的直流偏壓電流；實務上常透過電容耦合並由獨立電流源 I_1（或電阻）提供偏壓。

5.1 大訊號特性與無源極內阻時的小訊號增益

當輸入電壓 V_{in} 由高電位往下降時（Fig. 3.49）：

- 當 $V_{in} \geq V_b - V_{TH}$ 時：M_1 截止，$V_{out} = V_{DD}$。
- 當 $V_{in} < V_b - V_{TH}$ 時：M_1 導通於飽和區，$V_{out} = V_{DD} - \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_b - V_{in} - V_{TH})^2 R_D$。
- 當 V_{in} 繼續下降使 V_{out} 掉到 $V_b - V_{TH}$ 以下時：M_1 進入三極管區，臨界條件為（Eq. 3.103）：

$$V_{DD} - \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_b - V_{in} - V_{TH})^2 R_D = V_b - V_{TH} \tag{40}$$

在飽和區將 V_{out} 對 V_{in} 微分（注意 $V_{SB} = V_{in}$，故 $\frac{\partial V_{TH}}{\partial V_{in}} = \eta$）：

$$\frac{\partial V_{out}}{\partial V_{in}} = -\mu_n C_{ox}\frac{W}{L}(V_b - V_{in} - V_{TH})\left(-1 - \frac{\partial V_{TH}}{\partial V_{in}}\right)R_D \implies \boxed{A_v\big|_{R_S=0,\lambda=0} = g_m(1+\eta)R_D = (g_m + g_{mb})R_D} \tag{41}$$

關鍵物理特性：共閘極放大器的電壓增益為**正值（同相放大）**，且**背閘極效應反而提升了等效轉導與電壓增益**！

【完整推導與證明】共閘極放大器之通用電壓增益、輸入阻抗與輸出阻抗完整推導

1. 考慮訊號源內阻 R_S 與通道長度調變 r_O 之通用電壓增益（Fig. 3.51，Eq. 3.108–3.111）：
由於汲極流出的電流必須等於流入源極並流過 R_S 的電流（無閘極電流），流過 R_S 由下往上的小訊號電流恆為 $-\frac{V_{out}}{R_D}$！因此源極節點 X 的電壓為：

$$V_X = V_{in} - \left(-\frac{V_{out}}{R_D}\right) R_S = V_{in} + \frac{V_{out}}{R_D} R_S \implies V_1 = -V_X = -V_{in} - \frac{V_{out}}{R_D} R_S \tag{42}$$

流過 r_O 由下往上的電流為 $-\frac{V_{out}}{R_D} + (g_m + g_{mb})V_1$，由 KVL（$V_X + I_{rO} r_O = V_{out}$）：

$$r_O \left[-\frac{V_{out}}{R_D} - (g_m + g_{mb})\left(V_{in} + \frac{V_{out}}{R_D} R_S\right)\right] - \frac{V_{out} R_S}{R_D} + V_{in} = V_{out} \tag{43}$$

$$\implies \boxed{A_v = \frac{V_{out}}{V_{in}} = \frac{(g_m + g_{mb}) r_O + 1}{r_O + (g_m + g_{mb}) r_O R_S + R_S + R_D} R_D} \tag{44}$$

對比源極退化 CS 放大器的式 (3.77)：兩者分母完全相同，僅分子由 $-g_m r_O R_D$ 變為 $+[(g_m + g_{mb})r_O + 1]R_D$！
2. 輸入阻抗 R_{in}（由源極端看入，含汲極負載 R_D 與 r_O，Fig. 3.53，Eq. 3.115–3.119）：
於源極施加測試電壓 V_X 並流入電流 I_X，因為無其他分支，流過 R_D 的電流必等於 I_X。又 $V_1 = V_{bs} = -V_X$，流過 r_O 向上的電流為 $I_X - (g_m + g_{mb})V_X$。將 r_O 與 R_D 跨壓相加等於 V_X：

$$R_D I_X + r_O \left[I_X - (g_m + g_{mb})V_X\right] = V_X \tag{45}$$

$$\implies \boxed{R_{in} = \frac{V_X}{I_X} = \frac{R_D + r_O}{1 + (g_m + g_{mb}) r_O} \approx \frac{R_D}{(g_m + g_{mb}) r_O} + \frac{1}{g_m + g_{mb}}} \tag{46}$$

兩個必考極端特例：

- **特例 A（$R_D = 0$，汲極直接接交流地）**：$R_{in} = \frac{r_O}{1+(g_m+g_{mb})r_O} = \frac{1}{g_m} \parallel \frac{1}{g_{mb}} \parallel r_O \approx \frac{1}{g_m+g_{mb}}$（與源極隨耦器輸出阻抗完全相同）。
- **特例 B（$R_D \to \infty$，汲極採用理想電流源負載，Fig. 3.54 & Example 3.19）**：此時 $\boxed{R_{in} \to \infty}$！因為理想電流源鎖死了汲極與源極總電流（$I_X = 0$），無論源極電位如何改變都無法抽取任何交流電流。此時由於 $R_{in} \to \infty$，源極內阻 R_S 無電流流過，節點 X 電壓直接等於 V_{in}，電壓增益達到無負載極限（與 R_S 完全無關！）：

$$\boxed{A_v\big|_{R_D \to \infty} = (g_m + g_{mb}) r_O + 1} \tag{47}$$

3. 輸出阻抗 R_{out}（由汲極端看入，Fig. 3.57，Eq. 3.121）：
將輸入電壓源短路接地後，拓撲與源極退化 CS 放大器完全一致：

$$\boxed{R_{out} = \{[1 + (g_m + g_{mb}) r_O] R_S + r_O\} \parallel R_D} \tag{48}$$

【考場高頻陷阱與直觀解析】Example 3.17 高頻 $50\,\Omega$ 傳輸線阻抗匹配：為何選 CG 而非電阻終端？： 如 Fig. 3.50 所示，當訊號經由特性阻抗 $Z_0 = 50\,\Omega$ 的傳輸線送入晶片時，為消除波反射，接收端看入阻抗必須等於 $50\,\Omega$。

- 若直接用電阻 R_D 終端（Fig. 3.50a）：為了匹配必須強制 $R_D = 50\,\Omega$，導致電壓增益被鎖死在低落的 $A_v = -g_{m1}(50\,\Omega)$。
- 若改用共閘極放大器 M_2 終端（Fig. 3.50b，設 $\lambda = 0$）：匹配條件由源極輸入阻抗決定，只需設計 $\frac{1}{g_{m2}+g_{mb2}} = 50\,\Omega$ 即可消除反射；而汲極負載電阻 R_D 則與匹配條件完全脫鉤，可自由選用遠大於 $50\,\Omega$ 的高阻值以獲取高電壓增益 $A_v = -g_{m1} R_D$！

6 疊接放大器（Cascode Stage：Telescopic 與 Folded Cascode）

將把輸入電壓轉為電流的**共源極電晶體** M_1（**Input Device**）與把電流傳遞至負載的**共閘極電晶體** M_2（**Cascode Device**）上下串疊，即構成**疊接放大器（Cascode Stage，又稱套筒式 Telescopic Cascode，Fig. 3.59）**。

6.1 偏壓條件、大訊號轉移曲線與最小輸出電壓擺幅

- **飽和區偏壓條件（Fig. 3.61，Eq. 3.124–3.125）**：欲使輸入管 M_1 維持飽和，內部節點 X 電位需滿足 $V_X \geq V_{in} - V_{TH1}$；又因為 $V_X = V_b - V_{GS2}$，故疊接偏壓 V_b 必須滿足：

$$\boxed{V_b \geq V_{in} + V_{GS2} - V_{TH1} = V_{OV1} + V_{GS2}} \tag{49}$$

  欲使疊接管 M_2 也維持飽和，輸出電壓需滿足 $V_{out} \geq V_b - V_{TH2}$。若將 V_b 剛好設在使 M_1 處於飽和臨界點（$V_b = V_{in} - V_{TH1} + V_{GS2}$），則兩顆電晶體同時保持飽和的**最低輸出電壓（Minimum Output Level）**為兩者過驅動電壓之和：

$$\boxed{V_{out,\min} = (V_{GS1} - V_{TH1}) + (V_{GS2} - V_{TH2}) = V_{OV1} + V_{OV2} \approx 2V_{OV}} \tag{50}$$

  亦即：疊接一顆 M_2 的代價是輸出擺幅上限或下限至少損失一個過驅動電壓 V_{OV2}。
- **大訊號轉移特性（Fig. 3.62）**：當 V_{in} 超過 V_{TH1} 後電流增加，V_{out} 與 $V_X = V_b - V_{GS2}$ 同步下降。隨 V_{in} 持續增大，視 V_b 與 R_D 之大小會有兩種進入三極管區的順序：(1) 若 V_b 偏低，V_X 先掉到 $V_{in} - V_{TH1}$ 以下，使 M_1 先進入三極管區；(2) 若 R_D 較大或 V_b 偏高，V_{out} 先掉到 $V_b - V_{TH2}$ 以下，使 M_2 先進入三極管區（一旦 M_2 進入深三極管區，$V_{out} \approx V_X$ 將迫使 M_1 緊接著進入三極管區）。

【完整推導與證明】疊接放大器之輸出阻抗 R_{out}、精確轉導 G_m 與平方級本徵增益推導

1. 輸出阻抗 R_{out}（Fig. 3.65，Eq. 3.128）：
計算輸出阻抗時將 V_{in} 接地，此時底部電晶體 M_1 的閘極與源極皆接地，僅剩輸出電阻 r_{O1} 接在上方電晶體 M_2 的源極與地之間！因此整個電路完全等效於「以 $R_S = r_{O1}$ 作為源極退化電阻的電晶體 M_2」，直接套用式 (3.66)：

$$\boxed{R_{out} = [1 + (g_{m2} + g_{mb2})r_{O2}]\, r_{O1} + r_{O2} \approx (g_{m2} + g_{mb2})r_{O2}r_{O1}} \tag{51}$$

亦即疊接管 M_2 將輸入管 M_1 的輸出阻抗 r_{O1} 放大了 $(g_{m2} + g_{mb2})r_{O2}$ 倍！若採用三層疊接（Triple Cascode，Fig. 3.66），輸出阻抗可進一步推升至 $\approx (g_{m3} + g_{mb3})r_{O3}(g_{m2} + g_{mb2})r_{O2}r_{O1} \sim g_m^2 r_O^3$，但需消耗 $3V_{OV}$ 的電壓空間。

2. 理想電流源負載下之精確轉導 G_m 與最高電壓增益（Example 3.22，Fig. 3.67–3.68，Eq. 3.129–3.132）：
將輸出端對交流地短路（求 $G_m = I_{out}/V_{in}$），由 M_2 的源極往上看入（因為 M_2 的汲極已接地，$R_D = 0$），看到的阻抗為 $\frac{1}{g_{m2}+g_{mb2}} \parallel r_{O2}$。因此 M_1 產生的電流 $g_{m1}V_{in}$ 會在 r_{O1} 與 $\left(\frac{1}{g_{m2}+g_{mb2}} \parallel r_{O2}\right)$ 之間進行電流分流：

$$I_{out} = g_{m1}V_{in}\frac{r_{O1}}{r_{O1} + \left(\frac{1}{g_{m2}+g_{mb2}} \parallel r_{O2}\right)} \tag{52}$$

$$\Longrightarrow \boxed{G_m = \frac{I_{out}}{V_{in}} = \frac{g_{m1}r_{O1}\left[r_{O2}(g_{m2} + g_{mb2}) + 1\right]}{r_{O1}r_{O2}(g_{m2} + g_{mb2}) + r_{O1} + r_{O2}} \approx g_{m1}} \tag{53}$$

將精確的 G_m 與 $R_{out} = r_{O1}r_{O2}(g_{m2}+g_{mb2}) + r_{O1} + r_{O2}$ 相乘，分母與 R_{out} 完美約分，得到**精確開路電壓增益**：

$$\boxed{|A_v| = G_m R_{out} = g_{m1}r_{O1}\left[(g_{m2} + g_{mb2})r_{O2} + 1\right] \approx g_{m1}(g_{m2} + g_{mb2})r_{O1}r_{O2}} \tag{54}$$

單級疊接放大器的最高增益正比於**電晶體本徵增益的平方**！

3. 採用 PMOS 疊接電流源作為負載之全疊接放大器（Fig. 3.70，Eq. 3.134–3.136）：
為了讓負載阻抗與 NMOS 疊接阻抗匹配，負載必須採用 PMOS 疊接電流源（M_3, M_4），此時總輸出阻抗與電壓增益為：

$$\begin{aligned} R_{out} &= \{[1 + (g_{m2} + g_{mb2})r_{O2}]\, r_{O1} + r_{O2}\} \parallel \{[1 + (g_{m3} + g_{mb3})r_{O3}]\, r_{O4} + r_{O3}\} \\ |A_v| &\approx \boxed{g_{m1}\left[(g_{m2}r_{O2}r_{O1}) \parallel (g_{m3}r_{O3}r_{O4})\right]} \end{aligned} \tag{55}$$

此時上下各疊兩顆電晶體，**最大輸出電壓擺幅（Example 3.23）**為：

$$\begin{aligned} V_{out,\max} - V_{out,\min} &= V_{DD} - (V_{GS1} - V_{TH1}) - (V_{GS2} - V_{TH2}) - |V_{GS3} - V_{TH3}| - |V_{GS4} - V_{TH4}| \\ &= \boxed{V_{DD} - 4V_{OV}} \end{aligned} \tag{56}$$

6.2 疊接結構的進階性質：尺寸加長比較、屏蔽效應與窮人版疊接

1. **疊接 vs. 將單一電晶體通道長度加長 4 倍（Cascode vs. $4L$ Device，Fig. 3.69）**：若維持相同偏壓電流 I_D 與寬度 W，將單顆 CS 電晶體長度由 L 變為 $4L$，其過驅動電壓會變為 2 倍（消耗 $2V_{OV}$ 的電壓空間，與疊接兩顆 W/L 電晶體相同）。然而，由 $g_m r_O \propto \sqrt{L}$ 可知，**長度變 4 倍僅能使輸出阻抗 r_O 變 4 倍、本徵增益 $g_m r_O$ 變 2 倍（且 g_{m1} 減半）**；反觀**疊接結構在相同 $2V_{OV}$ 電壓代價下，能將輸出阻抗提升至 $\approx g_m r_O^2$，且完全不犧牲轉導 g_{m1}**！
2. **屏蔽效應（Shielding Property，Example 3.24，Fig. 3.72–3.73）**：當輸出端電壓變動 ΔV 時，根據源極分壓公式（Eq. 3.69, 3.139），傳遞到 M_1 汲極（內部節點 P）的電壓變動量被大幅衰減為：

$$\boxed{\Delta V_P = \Delta V \frac{r_{O1}}{[1 + (g_{m2} + g_{mb2})r_{O2}]\, r_{O1} + r_{O2}} \approx \frac{\Delta V}{(g_{m2} + g_{mb2})r_{O2}}} \tag{57}$$

這意味著疊接管 M_2 像一面盾牌一樣，將輸入管 M_1（或底部電流源）與輸出端的大幅電壓擺動隔離開來，使兩路電流源因輸出電壓差 ΔV 造成的通道長度調變電流誤差 ΔI_D 縮小了 $(g_m + g_{mb})r_O$ 倍！注意：一旦 V_{out} 過低使 M_2 進入三極管區，屏蔽效應立即失效（Fig. 3.73）。

3. **窮人版疊接（Poor Man's Cascode，Fig. 3.71）**：為了省去產生偏壓 V_b 的電路，將 M_1 與 M_2 的閘極直接綁在一起。由於 $V_{DS1} = V_{GS1} - V_{GS2}$，若兩顆電晶體具有相同的 V_{TH}，則因 $V_{GS1} > V_{TH}$ 且 $V_{GS2} > V_{TH}$ 導致 $V_{DS1} = V_{GS1} - V_{GS2} < V_{GS1} - V_{TH1}$，**底部電晶體 M_1 必定掉入三極管區**（若尺寸相同則僅等效於一顆長度為 $2L$ 的單一電晶體）！唯有在現代多臨界電壓（Multi-V_{TH}）製程中，選用**低臨界電壓的 M_2 與高臨界電壓的 M_1**（滿足 $V_{TH1} - V_{TH2} > V_{GS1} - V_{GS2}$，例如 $V_{TH1} - V_{TH2} = 150\,\text{mV} > V_{OV1} - V_{OV2}$），才能讓 M_1 與 M_2 同時工作於飽和區。

6.3 摺疊式疊接放大器（Folded Cascode Stage，Sec. 3.6.1）

疊接結構不一定要使用相同型態的電晶體：可用 PMOS M_1 作為共源極輸入管、NMOS M_2 作為共閘極疊接管（或反之，Fig. 3.74），讓小訊號電流在內部節點 X 「摺疊（Folded）」轉向。

- **直流偏壓與大訊號轉折點（Fig. 3.74b & 3.75，Eq. 3.143–3.145）**：以 PMOS 輸入、NMOS 疊接為例（底部接定電流源 I_1），KCL 要求 $|I_{D1}| + I_{D2} = I_1$：
  1. 當 $V_{in} > V_{DD} - |V_{TH1}|$ 時：M_1 截止，$I_{D1} = 0$，M_2 承載全部電流 $I_{D2} = I_1$，輸出維持最低定值 $V_{out} = V_{DD} - I_1 R_D$。
  2. 當 $V_{in1} \le V_{in} \le V_{DD} - |V_{TH1}|$ 時：M_1 進入飽和區，流過 M_2 的電流隨 V_{in} 下降而減少：

$$I_{D2} = I_1 - \frac{1}{2}\mu_p C_{ox}\left(\frac{W}{L}\right)_1 (V_{DD} - V_{in} - |V_{TH1}|)^2 \tag{58}$$

  3. 當 V_{in} 降至臨界電壓 V_{in1} 時：$|I_{D1}|$ 達到 I_1，迫使 I_{D2} 降為 0（M_2 截止，V_{out} 升至 V_{DD}，V_X 升至 $V_b - V_{TH2}$）：

$$\boxed{V_{in1} = V_{DD} - \sqrt{\frac{2I_1}{\mu_p C_{ox}(W/L)_1}} - |V_{TH1}|} \tag{59}$$

  若 $V_{in} < V_{in1}$，M_1 被迫進入三極管區以維持 $|I_{D1}| = I_1$，V_X 急遽上升趨近 V_{DD}。
- **摺疊式疊接之輸出阻抗（Example 3.25，Fig. 3.76，Eq. 3.146）**：若底部偏壓電流源由 NMOS M_3 實現（輸出電阻 r_{O3}），則在摺疊節點 X 處，M_1 的輸出電阻 r_{O1} 與 M_3 的輸出電阻 r_{O3} 並聯接地，共同作為 M_2 的源極退化電阻！因此輸出阻抗為：

$$\boxed{R_{out,\text{folded}} = [1 + (g_{m2} + g_{mb2})r_{O2}]\,(r_{O1} \parallel r_{O3}) + r_{O2}} \tag{60}$$

  與套筒式（Telescopic）之關鍵比較：
  - **輸出阻抗較低**：因為 $(r_{O1} \parallel r_{O3}) < r_{O1}$，摺疊式疊接的輸出阻抗約為套筒式的一半。
  - **靜態功耗較高**：套筒式中 M_1 與 M_2 重複利用同一路偏壓電流；摺疊式中 M_1 與 M_2 的偏壓電流相加等於 I_1，總電流消耗較大。
  - **輸入與輸出共模範圍較具彈性**：輸入管與疊接管不直接堆疊在同一電流路徑上，有利於低電壓輸入輸出共模設計。

7 綜合比較總表（Master Comparative Summary Tables）

7.1 表一：共源極放大器五種負載組態全方位比較

負載型態	小訊號電壓增益 A_v	線性輸出擺幅範圍	核心優勢、設計取捨與考點限制
電阻負載 (Resistive Load)	$-g_{m1}(R_D \parallel r_{O1}) \approx -\frac{2V_{RD}}{V_{OV1}}$	$V_{OV1} \sim V_{DD}$	結構最簡單、上擺幅可達 V_{DD}；但高增益需大 V_{RD}（壓縮擺幅）或大 R_D（佔面積且大電容降頻寬）。
NMOS 二極體負載 (NMOS Diode)	$-\sqrt{\frac{(W/L)_1}{(W/L)_2}}\frac{1}{1+\eta}$	$V_{OV1} \sim V_{DD} - V_{TH2}$	大訊號極度線性（增益與偏壓電流無關）；但增益低、受體效應影響，且最高輸出受限於 $V_{DD} - V_{TH2}$。
PMOS 二極體負載 (PMOS Diode)	$-\sqrt{\frac{\mu_n(W/L)_1}{\mu_p(W/L)_2}} = -\frac{\lvert V_{OV2}\rvert}{V_{OV1}}$	$V_{OV1} \sim V_{DD} - \lvert V_{TH2}\rvert$	消除體效應（$\eta = 0$）；但高增益要求 $\lvert V_{OV2}\rvert = \lvert A_v\rvert V_{OV1}$，嚴重侵蝕輸出擺幅（可加分流源 I_S 改善）。
電流源負載 (Current-Source)	$-g_{m1}(r_{O1} \parallel r_{O2})$	$V_{OV1} \sim V_{DD} - \lvert V_{OV2}\rvert$	直流壓降 $\lvert V_{OV2}\rvert$ 與交流阻抗 r_{O2} 解耦，兼顧高增益與大擺幅；但高阻節點直流工作點敏感，需回授穩定。
主動負載 / 反相器 (Active Load)	$-(g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})$	$V_{OV1} \sim V_{DD} - \lvert V_{OV2}\rvert$	雙管同時提供轉導使增益加倍；但偏壓電流對 V_{DD} 與 PVT 極敏感，且放大電源雜訊達 $\approx \frac{1}{2}\lvert A_v\rvert$。
三極管負載 (Triode Load)	$-g_{m1}R_{on2}$	$V_{OV1} \sim V_{DD}$	不消耗 V_{TH} 電壓空間（上擺幅達 V_{DD}）；但 R_{on2} 對製程、溫度與偏壓 V_b 漂移極度敏感。

7.2 表二：單級放大器六大核心架構小訊號參數與擺幅總整理

放大器組態	輸入阻抗 R_{in}	等效轉導 G_m	輸出阻抗 R_{out}（不含 R_D）	電壓增益 A_v 與擺幅特性
基本共源極 (CS Stage)	∞	g_m	r_O	$A_v = -g_m(r_O \parallel R_D)$ 最低輸出：V_{OV1}
源極退化共源極 (Degenerated)	∞	$\frac{g_m r_O}{R_S + [1+g_{m,\text{eff}}R_S]r_O}$ （$\lambda = 0$: $\frac{g_m}{1+g_m R_S}$）	$[1+(g_m+g_{mb})r_O]R_S + r_O$	$\lambda = 0 : -\frac{R_D}{1/g_m + R_S}$ 提升線性度與 R_{out}，犧牲增益
源極隨耦器 (Source Follower)	∞	g_m（短路電流）	$\frac{1}{g_m} \parallel \frac{1}{g_{mb}} \parallel r_O \approx \frac{1}{g_m+g_{mb}}$	$A_v = \frac{R_{eq}}{R_{eq}+1/g_m} \le \frac{1}{1+\eta} < 1$ 電壓緩衝與位準移位，消耗 V_{GS}
共閘極放大器 (Common-Gate)	$\frac{R_D + r_O}{1+(g_m+g_{mb})r_O}$ （$\lambda = 0$: $\frac{1}{g_m+g_{mb}}$）	$g_m + g_{mb} + \frac{1}{r_O}$ （當 $R_S = 0$）	$[1+(g_m+g_{mb})r_O]R_S + r_O$	$\lambda = 0, R_S = 0$: $+g_m(1+\eta)R_D$ 同相放大、低輸入阻抗利於匹配
套筒式疊接 (Telescopic)	∞	$\approx g_{m1}$	$[1 + (g_{m2} + g_{mb2})r_{O2}]r_{O1} + r_{O2}$ $\approx (g_{m2} + g_{mb2})r_{O2}r_{O1}$	最大本徵增益 $\approx (g_m r_O)^2$ 單邊消耗 $2V_{OV}$（雙邊 $4V_{OV}$）
摺疊式疊接 (Folded Cascode)	∞	$\approx g_{m1}$	$[1 + (g_{m2} + g_{mb2})r_{O2}](r_{O1} \parallel r_{O3}) + r_{O2}$	R_{out} 約為套筒式一半、功耗較高，但輸入/輸出擺幅與共模彈性佳

8 經典考題原型與秒殺解題策略（End-of-Chapter Problem Archetypes）

本節萃取自課本經典例題與章末習題（Problems 3.1～3.36），整理出期中/期末考最常出現的五大變形題型與標準化秒殺步驟。

8.1 題型一：複合多電晶體電路之小訊號增益秒殺法（Example 3.10, 3.14, 3.18, 3.21 & Prob. 3.20–3.21）

【識別特徵】：題目給出 2～4 顆電晶體串並聯組合（如 Fig. 3.28, 3.43, 3.52, 3.64, 3.83, 3.84），要求在 $\lambda = 0$ 或 $\lambda \neq 0$ 下求 V_{out}/V_{in}。

1. **當 $\lambda = \gamma = 0$ 時的「汲極阻抗 / 源極阻抗」秒殺法則（Example 3.10）**：若輸入加在 M_1 閘極、輸出取自汲極，且源極接有二極體連接電晶體 M_2（Fig. 3.28），直接將 M_2 化為等效電阻 $1/g_{m2}$，套用源極退化公式：
$$A_v = -\frac{\text{汲極總負載電阻}}{\frac{1}{g_{m1}} + \text{源極對地總電阻}} = -\frac{R_D}{\frac{1}{g_{m1}} + \frac{1}{g_{m2}}} \tag{61}$$
2. **由前級戴維寧等效簡化後級（Thevenin Reduction，Example 3.18，Fig. 3.52）**：當 M_1（源極隨耦器）的源極直接推動 M_2（共閘極放大器）的源極時，**千萬不要列整張電路的 KVL**！先將前級 M_1 與 V_{in} 化為戴維寧等效電壓源 $V_{in,eq}$ 與等效內阻 R_{eq}：
$$V_{in,eq} = \frac{r_{O1} \parallel \frac{1}{g_{mb1}}}{r_{O1} \parallel \frac{1}{g_{mb1}} + \frac{1}{g_{m1}}} V_{in}, \qquad R_{eq} = r_{O1} \parallel \frac{1}{g_{mb1}} \parallel \frac{1}{g_{m1}} \tag{62}$$
接著將 $V_{in,eq}$ 與 R_{eq} 視為後級共閘極放大器 M_2 的訊號源與源極電阻 R_S，直接代入共閘極通用增益公式 (3.111) 即一步得解！
3. **疊接節點並聯分流電阻（Current Division at Cascode Node，Example 3.21，Fig. 3.64）**：當疊接節點 X 額外接有電阻 R_P（或前級輸出電阻 r_{O1}）時，輸入管產生的電流 $g_{m1}V_{in}$ 會在 R_P 與疊接管源極視入阻抗 $\frac{1}{g_{m2}+g_{mb2}}$ 之間按電導比例分流，流入 M_2 與 R_D 的電流為：
$$I_{D2} = g_{m1}V_{in}\frac{(g_{m2}+g_{mb2})R_P}{1+(g_{m2}+g_{mb2})R_P} \implies A_v = -\frac{g_{m1}(g_{m2}+g_{mb2})R_P R_D}{1+(g_{m2}+g_{mb2})R_P} \tag{63}$$

8.2 題型二：共閘極阻抗匹配與雙輸出增益比證明題（Prob. 3.32 & Prob. 3.33）

【完整推導與證明】章末必考證明題：Problem 3.32 與 Problem 3.33 完整推導

【Problem 3.32（Fig. 3.86）：雙輸出共源/共汲放大器之增益比】
電路中 M_1 汲極接 R_D（輸出 V_{out1}）、源極接 R_S（輸出 V_{out2}），證明即使考慮通道長度調變與背閘極效應（$\lambda, \gamma > 0$），兩輸出之小訊號比值恆為 $\frac{V_{out1}}{V_{out2}} = -\frac{R_D}{R_S}$。
證明：對整個電晶體 M_1（包含其內部受控源 $g_m V_1, g_{mb} V_{bs}$ 與內部並聯電阻 r_O）視為一個雙端黑盒子（因為閘極電流為零）！由 KCL 定律，任何由汲極流入電晶體黑盒子的總小訊號電流 I_{drain}，必定完全等於由源極流出電晶體黑盒子的總小訊號電流 I_{source}：

$$I_{\text{drain}} = -\frac{V_{out1}}{R_D}, \qquad I_{\text{source}} = \frac{V_{out2}}{R_S} \implies -\frac{V_{out1}}{R_D} = \frac{V_{out2}}{R_S} \implies \boxed{\frac{V_{out1}}{V_{out2}} = -\frac{R_D}{R_S}} \tag{64}$$

完全不需要展開 r_O 或 g_{mb}，由宏觀 KCL 一行秒殺！

【Problem 3.33（Fig. 3.51a）：具輸入阻抗匹配之共閘極放大器增益】
共閘極放大器設計使其源極輸入阻抗 R_{in}（於節點 X 處看入）恰好匹配訊號源內阻 R_S（即 $R_{in} = R_S$）。若 $\lambda, \gamma > 0$，證明：(a) $\frac{V_{out}}{V_{in}} = \frac{1+(g_m+g_{mb})r_O}{2\left(1+\frac{r_O}{R_D}\right)}$（註：課本印為 $2 + (1 + r_O/R_D)$ 或由匹配條件代入）；(b) $\frac{V_{out}}{V_{in}} = \frac{R_D}{2R_S}$。
證明：

1. 由式 (3.116)，節點 X 看入之輸入阻抗匹配條件為：

$$R_S = R_{in} = \frac{R_D + r_O}{1 + (g_m + g_{mb})r_O} \iff [1 + (g_m + g_{mb})r_O]\, R_S = R_D + r_O \tag{65}$$

2. 將此匹配關係代入共閘極通用增益公式 (3.111) 的分母 $r_O + (g_m + g_{mb})r_O R_S + R_S + R_D$：

$$\text{分母} = (R_D + r_O) + [1 + (g_m + g_{mb})r_O]\, R_S = 2(R_D + r_O) = 2\,[1 + (g_m + g_{mb})r_O]\, R_S \tag{66}$$

3. 代回式 (3.111) 分子 $[(g_m + g_{mb})r_O + 1]\, R_D$：

若用 $2(R_D + r_O)$ 表示分母：
$$\boxed{\frac{V_{out}}{V_{in}} = \frac{1 + (g_m + g_{mb})r_O}{2\left(1 + \frac{r_O}{R_D}\right)}} \tag{67}$$

若用 $2[1 + (g_m + g_{mb})r_O]R_S$ 表示分母：
$$\boxed{\frac{V_{out}}{V_{in}} = \frac{[1 + (g_m + g_{mb})r_O]R_D}{2[1 + (g_m + g_{mb})r_O]R_S} = \frac{R_D}{2R_S}} \tag{68}$$

物理意義極其清晰：因為輸入阻抗匹配 $R_{in} = R_S$，訊號源電壓在節點 X 處剛好分壓一半（$V_X = \frac{1}{2}V_{in}$），流入源極的電流為 $I_X = \frac{V_X}{R_{in}} = \frac{V_{in}}{2R_S}$，而此電流全部流過汲極電阻 R_D，故 $V_{out} = I_X R_D = \frac{R_D}{2R_S}V_{in}$！

8.3 題型三：大訊號轉移曲線（V_{out} vs. V_{in} 與 I_X vs. V_X）繪製法則（Prob. 3.15–3.19, 3.22）

面對要求繪製 V_{out} 對 V_{in}（從 0 到 V_{DD}）或 I_X 對 V_X 曲線的考題，務必遵循**四步定位法**：

1. **端點狀態檢查（$V_{in} = 0$ 與 $V_{in} = V_{DD}$）**：先判斷 $V_{in} = 0$ 時哪幾顆電晶體截止、哪幾顆導通，定出起始點 $V_{out}(0)$。
2. **追蹤導通臨界點（Turn-on Threshold）**：找出 V_{in} 上升過程中，關閉的電晶體何時滿足 $V_{GS} = V_{TH}$ 開始導通。
3. **追蹤飽和區轉三極管區轉折點（Saturation-to-Triode Transition）**：持續檢查導通電晶體的汲源極跨壓，標記出滿足 $V_{DS} = V_{GS} - V_{TH}$（即 $V_D = V_G - V_{TH}$）的轉折電壓，轉折後斜率（小訊號增益）會顯著下降。
4. **檢查自我偏壓電阻 R_F（如 Fig. 3.78b, e）**：若閘極與汲極之間跨接大電阻 R_F 且無直流電流流過 R_F，則直流穩態下 $V_G = V_D$，電晶體相當於二極體連接，只要 $V_{GS} > V_{TH}$ 恆在飽和區！