Chapter 4：差動放大器 (Differential Amplifiers)

期中考高頻考點、核心定理證明與完整公式推導筆記

教材來源：Behzad Razavi, Design of Analog CMOS Integrated Circuits (Ch. 4, pp. 100–133)

本章期中考核心命題方向： 1. **大訊號分析 (Large-Signal)**：差動輸出電流 $I_{D1}-I_{D2}$ 與跨導 G_m 隨 ΔV_{in} 變化之完整推導、單邊完全導通/截止條件 $\Delta V_{in1}=\sqrt{2}(V_{GS}-V_{TH})_{eq}$。
2. **小訊號與半電路定理 (Half-Circuit Lemma)**：疊加原理法 (Method I) 與虛擬地半電路法 (Method II) 之嚴謹證明與應用、源極退化 (Degeneration) 對線性度與增益之取捨。
3. **共模響應與不匹配效應 (CM Response & Mismatch)**：尾電流源有限阻抗 R_{SS} 下之共模增益 $A_{v,CM}$、電阻不匹配 ΔR_D 與跨導不匹配 Δg_m 引發之共模轉差模增益 A_{CM-DM} 及 CMRR 推導。
4. **主動負載與進階架構 (MOS Loads & Gilbert Cell)**：Diode-connected 負載、電流源負載、電流分流 (Current Bleeding / Helper Current Sources) 提升增益技巧、差動疊接 (Cascode) 以及 Gilbert Cell 可變增益放大器/類比乘法器原理。

1 單端與差動訊號操作 (Sec. 4.1：抗雜訊與擺幅翻倍優勢)

1.1 基本定義與共模位準 (Common-Mode Level)

- **單端訊號 (Single-Ended Signal)**：相對於固定電位（通常為地 Ground）所量測之訊號。
- **差動訊號 (Differential Signal)**：在兩個對地具有相同阻抗之節點間量測，且兩節點訊號圍繞固定中心電位呈現**大小相等、相位相反 (equal and opposite)** 的擺動。該中心電位定義為**共模位準 (Common-Mode Level, V_{CM})**，即無訊號時的直流偏壓值。

1.2 差動操作之三大核心優勢

1. **抑制共模耦合雜訊與電源雜訊 (CM Noise & Supply Noise Rejection)**：當敏感訊號線拆分為差動雙線 V_X, V_Y 並對稱配置於時脈干擾線 (Clock Line) 兩側，或當電源 V_{DD} 存在漣波雜訊 ΔV 時，若電路完全對稱，V_X 與 V_Y 會受到相同大小的共模干擾，相減後的差動輸出 $V_{out}=V_X-V_Y$ 保持不變（雜訊互相抵消）。若將受害線與攻擊線以「雙絞線 (Twisted Pairs)」方式交錯佈線（Example 4.1），即使面對差動干擾源也能使耦合電容效應完全抵消。
2. **最大輸出電壓擺幅翻倍 (Doubled Maximum Output Swing)**：假設單端輸出 $V_X(t)=V_0\cos\omega t+V_{CM}$、$V_Y(t)=-V_0\cos\omega t+V_{CM}$，各單端峰值振幅為 V_0（單端峰對峰擺幅為 $2V_0$）。則差動輸出為：

$$V_X(t)-V_Y(t)=2V_0\cos\omega t \implies \text{差動峰對峰擺幅 (Peak-to-Peak Swing)}=4V_0 \tag{1}$$

   在相同製程與電源電壓下，若單端 CS 放大器最大擺幅為 $V_{DD}-(V_{GS}-V_{TH})$，差動對之差動最大峰對峰擺幅可達 $2\,[V_{DD}-(V_{GS}-V_{TH})]$（考慮尾電流源壓降則為 $2(V_{DD}-2V_{OD})$）。
3. **偏壓簡單且線性度更高**：奇對稱傳遞特性消除了偶次諧波失真。

2 基本差動對分析 (Sec. 4.2：Basic Differential Pair)

為避免輸入共模位準 $V_{in,CM}$ 飄移改變電晶體偏壓電流與跨導，基本差動對在 M_1, M_2 源極共接處（節點 P）引入尾電流源 (Tail Current Source) I_{SS}，強制 $I_{D1}+I_{D2}=I_{SS}$ 與 $V_{in,CM}$ 無關。

2.1 定性分析、輸入共模範圍與輸出擺幅限制 (Sec. 4.2.1)

- **差動輸入極限狀態**：
  - 當 $V_{in1} \ll V_{in2}$：M_1 截止 ($I_{D1} = 0$)，M_2 導通全部電流 ($I_{D2} = I_{SS}$)，此時 $V_{out1} = V_{DD}$，$V_{out2} = V_{DD} - R_D I_{SS}$，差動輸出 $V_{out1} - V_{out2} = +R_D I_{SS}$。
  - 當 $V_{in1} \gg V_{in2}$：M_1 獨佔全部電流 ($I_{D1} = I_{SS}$)，M_2 截止 ($I_{D2} = 0$)，此時 $V_{out1} = V_{DD} - R_D I_{SS}$，$V_{out2} = V_{DD}$，差動輸出 $V_{out1} - V_{out2} = -R_D I_{SS}$。
  - 當 $V_{in1} = V_{in2}$（平衡狀態 Equilibrium）：$I_{D1} = I_{D2} = \frac{I_{SS}}{2}$，輸出共模位準為 $V_{out,CM} = V_{DD} - \frac{1}{2} R_D I_{SS}$，此時小訊號增益最大。
- **輸入共模範圍 (Input Common-Mode Range, ICMR) 推導**（尾電流源由 M_3 實現）：
  1. **下限 (Lower Bound)**：為確保 M_1, M_2 導通且尾電流源電晶體 M_3 維持在飽和區 ($V_P \geq V_{GS3} - V_{TH3}$)，由 $V_{in,CM} = V_P + V_{GS1}$ 可得下限：

$$V_{in,CM,\min} = V_{GS1} + (V_{GS3} - V_{TH3}) \tag{2}$$

  2. **上限 (Upper Bound)**：為確保 M_1, M_2 不進入三極體區 (Triode Region)，閘極電壓不得超過汲極電壓加上臨界電壓 V_{TH}，即 $V_{in,CM} \leq V_{out1,2} + V_{TH} = V_{DD} - R_D \frac{I_{SS}}{2} + V_{TH}$。

  綜合上下限，允許之輸入共模電壓範圍（Eq. 4.1）為：

$$\boxed{V_{GS1} + (V_{GS3} - V_{TH3}) \leq V_{in,CM} \leq \min\left[V_{DD} - R_D \frac{I_{SS}}{2} + V_{TH},\ V_{DD}\right]} \tag{3}$$

- **最大輸出電壓擺幅 (Maximum Output Swing)**：若要使輸出擺幅最大化，應將 $V_{in,CM}$ 設定在允許的下限 $V_{GS1} + (V_{GS3} - V_{TH3})$。此時單端輸出最高可達 V_{DD}，最低可下探至 $V_{in,CM} - V_{TH1} = (V_{GS1} - V_{TH1}) + (V_{GS3} - V_{TH3})$：
  - **單端最大峰對峰擺幅**：$V_{DD} - (V_{GS1} - V_{TH1}) - (V_{GS3} - V_{TH3}) = V_{DD} - 2V_{OD}$
  - **差動最大峰對峰擺幅**：$2\left[V_{DD} - (V_{GS1} - V_{TH1}) - (V_{GS3} - V_{TH3})\right] = 2V_{DD} - 4V_{OD}$

2.2　大訊號定量分析與轉移特性推導 (Sec. 4.2.2 Large-Signal Behavior)

【重點推導】平方律差動對之大訊號電流 ΔI_D 與跨導 G_m 完整推導（必考）

假設電路對稱、忽略通道長度調變 ($\lambda = 0$) 與基體效應 ($\gamma = 0$)，且 M_1, M_2 皆工作於飽和區。由節點 P 電壓關係 $V_P = V_{in1} - V_{GS1} = V_{in2} - V_{GS2}$，得：

$$V_{in1} - V_{in2} = V_{GS1} - V_{GS2} \quad \text{(Eq. 4.2)} \tag{4}$$

利用平方律公式 $I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS} - V_{TH})^2 \implies V_{GS} = \sqrt{\frac{2I_D}{\mu_n C_{ox}(W/L)}} + V_{TH}$，代入上式得：

$$V_{in1} - V_{in2} = \sqrt{\frac{2I_{D1}}{\mu_n C_{ox}(W/L)}} - \sqrt{\frac{2I_{D2}}{\mu_n C_{ox}(W/L)}} \quad \text{(Eq. 4.5)} \tag{5}$$

將等號兩側平方，並代入電流守恆條件 $I_{D1} + I_{D2} = I_{SS}$：

$$(V_{in1}-V_{in2})^2 = \frac{2}{\mu_n C_{ox}(W/L)}\left(I_{SS} - 2\sqrt{I_{D1}I_{D2}}\right) \implies \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in1}-V_{in2})^2 - I_{SS} = -2\sqrt{I_{D1}I_{D2}} \tag{6}$$

再次將兩側平方，並利用恆等式 $4I_{D1}I_{D2} = (I_{D1}+I_{D2})^2 - (I_{D1}-I_{D2})^2 = I_{SS}^2 - (I_{D1}-I_{D2})^2$：

$$\left[\frac{1}{2}\mu_n C_{ox}\frac{W}{L}\Delta V_{in}^2 - I_{SS}\right]^2 = I_{SS}^2 - \Delta I_D^2 \implies \Delta I_D^2 = -\frac{1}{4}\left(\mu_n C_{ox}\frac{W}{L}\right)^2 \Delta V_{in}^4 + I_{SS}\mu_n C_{ox}\frac{W}{L}\Delta V_{in}^2 \tag{7}$$

開根號即得**大訊號差動輸出電流公式**（Eq. 4.9 / 4.10）：

$$\Delta I_D = I_{D1} - I_{D2} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\Delta V_{in}\sqrt{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)} - \Delta V_{in}^2} \tag{8}$$

$$= \boxed{\sqrt{\mu_n C_{ox}\frac{W}{L}I_{SS}}\,\Delta V_{in}\sqrt{1 - \frac{\mu_n C_{ox}(W/L)}{4I_{SS}}\Delta V_{in}^2}} \tag{9}$$

其中 $\Delta V_{in} = V_{in1} - V_{in2}$。對 ΔV_{in} 微分可得**大訊號等效跨導** G_m（Eq. 4.11）：

$$\boxed{G_m = \frac{\partial \Delta I_D}{\partial \Delta V_{in}} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\,\frac{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)} - 2\Delta V_{in}^2}{\sqrt{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)} - \Delta V_{in}^2}}} \tag{10}$$

關鍵物理意義與重要邊界值整理

1. **平衡點最大跨導與小訊號增益 ($\Delta V_{in} \to 0$)**：當 $\Delta V_{in} = 0$ 時，G_m 達到最大值 $G_{m,\max} = \sqrt{\mu_n C_{ox}\frac{W}{L}I_{SS}}$。由於平衡時單顆電晶體偏壓電流為 $I_D = I_{SS}/2$，單顆電晶體之轉導為 $g_m = \sqrt{2\mu_n C_{ox}\frac{W}{L}\left(\frac{I_{SS}}{2}\right)} = \sqrt{\mu_n C_{ox}\frac{W}{L}I_{SS}}$，因此 $G_{m,\max} = g_m$，平衡點附近的小訊號差動電壓增益（Eq. 4.12）為：

$$|A_v| = \left|\frac{V_{out1} - V_{out2}}{V_{in1} - V_{in2}}\right| = G_{m,\max}R_D = \sqrt{\mu_n C_{ox}\frac{W}{L}I_{SS}}\,R_D = g_m R_D \tag{11}$$

2. **單邊完全截止之臨界差動輸入電壓 ΔV_{in1}**：當 $|\Delta V_{in}|$ 增大至某一極限值 ΔV_{in1} 時，其中一顆電晶體完全承載 I_{SS}，另一顆剛好截止 ($G_m = 0$)。令 Eq. 4.11 分子為零（或由 $I_{D1} = I_{SS}, V_{GS2} =$

V_{TH} 代入），可得（Eq. 4.14）：

$$\boxed{\Delta V_{in1} = \sqrt{\frac{2I_{SS}}{\mu_n C_{ox}(W/L)}} = \sqrt{2}\,(V_{GS} - V_{TH})_{1,2\,(\text{eq})}} \tag{12}$$

其中 $(V_{GS} - V_{TH})_{1,2\,(\text{eq})} = \sqrt{\frac{I_{SS}}{\mu_n C_{ox}(W/L)}}$ 為平衡狀態下 ($I_D = I_{SS}/2$) 單顆電晶體的過驅動電壓 (Overdrive Voltage, Eq. 4.15)。當 $|\Delta V_{in}| > \Delta V_{in1}$ 時，平方律雙管導通假設失效，ΔI_D 維持定值 $\pm I_{SS}$，$G_m = 0$。

3. **設計取捨 (Trade-off between Linearity and Gain, Example 4.4)**：
   - 若固定 I_{SS} 而**增大** W/L：ΔV_{in1} 減小（線性輸入範圍變窄），但平衡點跨導 G_m 與增益增大。
   - 若固定 W/L 而**增大** I_{SS}：ΔV_{in1} 增大（線性範圍變寬）且輸出電流擺幅增大，但功耗增加。
4. **輸入直流偏移之影響 (Example 4.5)**：若輸入存在直流偏移 $V_{OS} = \frac{1}{2}\Delta V_{in1} = \sqrt{\frac{I_{SS}}{2\mu_n C_{ox}(W/L)}}$，代入大訊號公式可得直流電流偏移與退化後的小訊號跨導：

$$I_{D1} - I_{D2} = \frac{\sqrt{7}}{4} I_{SS}\ (I_{D1} \approx 0.83 I_{SS},\ I_{D2} \approx 0.17 I_{SS}), \quad G_{m1} = \frac{3}{\sqrt{14}}\sqrt{\mu_n C_{ox}\frac{W}{L} I_{SS}} \approx 0.8 G_{m,\max} \tag{13}$$

2.3 小訊號分析：疊加原理與半電路定理 (Sec. 4.2.2 Small-Signal Analysis)

2.3.1 方法一：疊加原理法 (Method I: Superposition)

當電路不完全對稱（如 Example 4.6 中 $W_2 = 2W_1$）或單端輸入時，可令其中一端接地，分別求兩輸入對 V_X, V_Y 之貢獻再疊加（假設 $\lambda = \gamma = 0$）：

- 令 $V_{in2} = 0$，僅施加 V_{in1}：
  - 對 V_X 而言，M_1 為源極退化 CS 放大器，源極往 M_2 看入之阻抗為 $R_S = 1/g_{m2}$，故：

$$\frac{V_X}{V_{in1}} = \frac{-R_D}{\frac{1}{g_{m1}} + \frac{1}{g_{m2}}} \quad \text{(Eq. 4.18)} \tag{14}$$

  - 對 V_Y 而言，M_1 作為源極隨耦器驅動 M_2（戴維寧等效 $V_T = V_{in1}, R_T = 1/g_{m1}$），$M_2$ 為共閘極 (CG) 放大器，故：

$$\frac{V_Y}{V_{in1}} = \frac{+R_D}{\frac{1}{g_{m1}} + \frac{1}{g_{m2}}} \quad \text{(Eq. 4.19)} \tag{15}$$

  - 相減得 V_{in1} 單獨貢獻之差動輸出：$(V_X - V_Y)\big|_{\text{Due to } V_{in1}} = \frac{-2R_D}{\frac{1}{g_{m1}} + \frac{1}{g_{m2}}} V_{in1}$（Eq. 4.20）。
- 當電路對稱 ($g_{m1} = g_{m2} = g_m$) 時：$(V_X - V_Y)\big|_{V_{in1}} = -g_m R_D V_{in1}$；同理 $(V_X - V_Y)\big|_{V_{in2}} = +g_m R_D V_{in2}$。疊加後總差動增益為：

$$\boxed{A_{DM} = \frac{(V_X - V_Y)_{tot}}{V_{in1} - V_{in2}} = -g_m R_D} \quad \text{(Eq. 4.23)} \tag{16}$$

重要結論：無論輸入訊號是雙端差動餵入或是單端餵入（另一端交流接地），**差動輸出增益大小皆為** $g_m R_D$；但若只取**單端輸出**（V_X 或 V_Y 對地），增益則減半為 $\frac{1}{2} g_m R_D$。

- **不對稱差動對特例 (Example 4.6)**：若 M_2 寬度為 M_1 的兩倍 ($(W/L)_2 = 2(W/L)_1$) 且兩輸入直流電位相同 ($V_{GS1} = V_{GS2}$)，則直流電流分配為 $I_{D2} = 2I_{D1} = \frac{2}{3} I_{SS}$，跨導關係為 $g_{m2} = 2g_{m1}$（其中 $g_{m1} = \sqrt{2\mu_n C_{ox}(W/L)_1 I_{SS}/3}$）。代入 Eq. 4.20 可得差動增益：

$$|A_v| = \frac{2R_D}{\frac{1}{g_{m1}} + \frac{1}{2g_{m1}}} = \frac{4}{3} g_{m1} R_D \quad \text{(Eq. 4.24–4.25)} \tag{17}$$

2.3.2 方法二：半電路定理與虛擬地證明 (Method II: Half-Circuit Concept)

【重點推導】引理 (Lemma)：完全對稱差動對之尾節點 P 為交流虛擬地 (Virtual Ground)

定理敘述：考慮完全對稱之差動對，若兩輸入端由平衡點 V_0 產生大小相等、方向相反的差動小訊號變化（即 $V_{in1} = V_0 + \Delta V_{in}$、$V_{in2} = V_0 - \Delta V_{in}$），且電路保持在線性小訊號範圍內操作（忽略 $\lambda = 0$），則**共源極節點 P 之電位 V_P 維持不變 ($\Delta V_P = 0$)**，可視為**交流接地 (AC Ground / Virtual Ground)**。

代數嚴謹證明： 設平衡時兩主動元件之端電壓為 $V_1 = V_2 = V_a$，受差動訊號激發後分別變化 ΔV_1 與 ΔV_2。由於尾電流總和維持定值 $I_1 + I_2 = I_T$，小訊號電流變化總和必為零：

$$g_m \Delta V_1 + g_m \Delta V_2 = 0 \implies \Delta V_1 = -\Delta V_2 \tag{18}$$

又由迴路電壓關係 $V_P = V_{in1} - V_1 = V_{in2} - V_2$，代入變化量可得：

$$(V_0 + \Delta V_{in}) - (V_a + \Delta V_1) = (V_0 - \Delta V_{in}) - (V_a + \Delta V_2) \implies 2\Delta V_{in} = \Delta V_1 - \Delta V_2 = 2\Delta V_1 \tag{19}$$

因此 $\Delta V_1 = \Delta V_{in}$ 且 $\Delta V_2 = -\Delta V_{in}$。這代表差動輸入變化量 $\pm\Delta V_{in}$ 完全被電晶體本身的 V_{GS} 變化量吸收，故節點 P 的電位變化為：

$$\Delta V_P = \Delta V_{in1} - \Delta V_1 = \Delta V_{in} - \Delta V_{in} = 0 \implies V_P = \text{constant (AC Ground)} \quad \blacksquare \tag{20}$$

延伸結論：即使考慮通道長度調變 ($\lambda \neq 0$) 或基體效應 ($\gamma \neq 0$)，只要兩側完全對稱（包含負載相等）且操作於小訊號線性區，戴維寧等效對稱性依然保證 $\Delta V_P = 0$（Problem 4.29, 4.30）。此時直接使用半電路可得含 r_O 之差動增益（Example 4.7）：

$$\boxed{A_{DM} = \frac{V_X - V_Y}{V_{in1} - V_{in2}} = -g_m(R_D \parallel r_O)} \tag{21}$$

2.3.3 任意輸入訊號之差模與共模分解 (Eq. 4.26–4.30)

當兩輸入 V_{in1}, V_{in2} 並非純差動訊號時，可將其唯一分解為**差模分量 (Differential-Mode, DM)** 與**共模分量 (Common-Mode, CM)** 之線性疊加：

$$V_{in1} = \underbrace{+\frac{V_{in1} - V_{in2}}{2}}_{\text{差模 } +V_{in,DM}/2} + \underbrace{\frac{V_{in1} + V_{in2}}{2}}_{\text{共模 } V_{in,CM}}, \qquad V_{in2} = \underbrace{-\frac{V_{in1} - V_{in2}}{2}}_{\text{差模 } -V_{in,DM}/2} + \underbrace{\frac{V_{in1} + V_{in2}}{2}}_{\text{共模 } V_{in,CM}} \tag{22}$$

對於差模分量，直接套用半電路定理可得 $V_X = -g_m(R_D \parallel r_{O1})\frac{V_{in1}-V_{in2}}{2}$、$V_Y = -g_m(R_D \parallel r_{O2})\frac{V_{in2}-V_{in1}}{2}$，相減得 $V_X - V_Y = -g_m(R_D \parallel r_O)(V_{in1} - V_{in2})$。

2.4 源極退化差動對 (Sec. 4.2.3：Degenerated Differential Pair)

在 M_1, M_2 源極分別串聯退化電阻 $R_{S1} = R_{S2} = R_S$ 以改善線性度：

- **線性輸入範圍擴展推導**： 當 $V_{in1} - V_{in2} = \Delta V_{in2}$ 時，M_2 剛好截止 ($I_{D2} = 0, V_{GS2} = V_{TH}$)，全部尾電流 I_{SS} 流經 M_1 與 R_{S1}。由 KVL 迴路（Eq. 4.31–4.34）：

$$V_{in1} - V_{GS1} - R_S I_{SS} = V_{in2} - V_{TH} \implies \boxed{\Delta V_{in2} = \sqrt{\frac{2I_{SS}}{\mu_n C_{ox}(W/L)}} + R_S I_{SS} = \Delta V_{in1} + R_S I_{SS}} \tag{23}$$

  線性輸入範圍向兩側各擴展了約 $\pm R_S I_{SS}$。

- **小訊號差動增益（半電路法，Eq. 4.35）**：

$$\boxed{|A_v| = \frac{R_D}{\frac{1}{g_m} + R_S} = \frac{g_m R_D}{1 + g_m R_S}} \quad (\text{當 } \lambda = \gamma = 0) \tag{24}$$

- **電壓裕度 (Headroom) 取捨與改良架構 (Fig. 4.28)**：傳統架構（Fig. 4.27a）在平衡時每個 R_S 消耗 $R_S I_{SS}/2$ 的直流壓降，使最大差動輸出擺幅減少 $R_S I_{SS}$。若改用**分離式尾電流源 (Split Tail Current Sources, Fig. 4.28)**，在兩源極間跨接 $2R_S$ 並於兩端各自接上 $I_{SS}/2$ 電流源，則平衡時無直流電流流經 $2R_S$，**完全不犧牲直流電壓裕度 (No Headroom Sacrificed)**（代價是兩組尾電流源會引入差動雜訊與偏移）。

3　共模響應與不匹配分析 (Sec. 4.3：CM Response & CMRR)

真實電路中，尾電流源具有有限輸出阻抗 R_{SS}，且左右兩側元件存在製造不匹配 (Mismatch)，導致共模干擾不僅改變輸出共模位準，更會產生致命的**共模轉差模轉換 (Common-Mode to Differential-Mode Conversion)**。

3.1　對稱電路下之共模增益 ($A_{v,CM}$)

假設電路完全對稱，僅尾電流源輸出阻抗 R_{SS} 為有限值（Fig. 4.29）。當輸入施加共模變化 $V_{in,CM}$ 時，因 $V_X = V_Y$，可將 M_1, M_2 並聯視為一顆寬度為 $2W$、偏壓電流為 I_{SS}、總轉導為 $2g_m$ 的等效電晶體，其汲極接等效負載 $R_D/2$，源極接退化電阻 R_{SS}。因此共模電壓增益（Eq. 4.36–4.37）為：

$$\boxed{A_{v,CM} = \frac{V_{out,CM}}{V_{in,CM}} = -\frac{R_D/2}{\frac{1}{2g_m} + R_{SS}} = -\frac{g_m R_D}{1 + 2g_m R_{SS}}} \tag{25}$$

（完美對稱下，輸出差動分量仍為零：$V_X - V_Y = 0$）。

3.2　不對稱電路：共模轉差模轉換 (A_{CM-DM}) 與 CMRR 推導

【重點推導】Case 1：負載電阻不匹配 ($R_{D1} = R_D,\ R_{D2} = R_D + \Delta R_D$)

假設 M_1, M_2 完全對稱 ($\lambda = \gamma = 0$)，當輸入共模改變 $\Delta V_{in,CM}$ 時，M_1 與 M_2 並聯作為源極隨耦器驅動 R_{SS}，節點 P 之電壓變化（Eq. 4.43）為：

$$\Delta V_P = \frac{R_{SS}}{R_{SS} + \frac{1}{2g_m}} \Delta V_{in,CM} \tag{26}$$

兩支路產生相同的小訊號汲極電流變化 $\Delta I_{D1} = \Delta I_{D2} = g_m(\Delta V_{in,CM} - \Delta V_P) = \frac{g_m}{1+2g_m R_{SS}} \Delta V_{in,CM}$，但流經不同負載電阻後產生不同的單端電壓變化（Eq. 4.44–4.45）：

$$\Delta V_X = -\frac{g_m R_D}{1 + 2g_m R_{SS}} \Delta V_{in,CM}, \qquad \Delta V_Y = -\frac{g_m (R_D + \Delta R_D)}{1 + 2g_m R_{SS}} \Delta V_{in,CM} \tag{27}$$

相減即得**電阻不匹配之共模轉差模增益** A_{CM-DM} 與對應之 CMRR：

$$\boxed{A_{CM-DM} = \frac{\Delta V_X - \Delta V_Y}{\Delta V_{in,CM}} = \frac{g_m \Delta R_D}{1 + 2g_m R_{SS}}}, \qquad \boxed{\text{CMRR} = \left|\frac{A_{DM}}{A_{CM-DM}}\right| = \frac{R_D}{\Delta R_D}(1 + 2g_m R_{SS})} \tag{28}$$

【重點推導】Case 2：電晶體跨導不匹配 ($g_{m1} \neq g_{m2}$, $\Delta g_m = g_{m1} - g_{m2}$)

假設負載電阻相等 ($R_{D1} = R_{D2} = R_D$)，但因尺寸或 V_{TH} 不匹配使 $g_{m1} \neq g_{m2}$（Fig. 4.34）。由小訊號電流關係 $I_{D1} = g_{m1}(V_{in,CM} - V_P)$、$I_{D2} = g_{m2}(V_{in,CM} - V_P)$，且總電流流經 R_{SS} 滿足 $(I_{D1} + I_{D2})R_{SS} = V_P$（Eq. 4.46）：

$$(g_{m1} + g_{m2})(V_{in,CM} - V_P)R_{SS} = V_P \implies V_P = \frac{(g_{m1} + g_{m2})R_{SS}}{(g_{m1} + g_{m2})R_{SS} + 1} V_{in,CM} \quad \text{(Eq. 4.47)} \tag{29}$$

因此 $V_{in,CM} - V_P = \frac{1}{(g_{m1}+g_{m2})R_{SS}+1} V_{in,CM}$。代入輸出端電壓 $V_X = -g_{m1}(V_{in,CM} - V_P)R_D$ 與 $V_Y = -g_{m2}(V_{in,CM} - V_P)R_D$（Eq. 4.48–4.51），相減可得（Eq. 4.52–4.53）：

$$\boxed{A_{CM-DM} = \frac{V_X - V_Y}{V_{in,CM}} = -\frac{(g_{m1} - g_{m2})R_D}{(g_{m1} + g_{m2})R_{SS} + 1} = -\frac{\Delta g_m R_D}{(g_{m1} + g_{m2})R_{SS} + 1}} \tag{30}$$

同時考慮 $g_{m1} \neq g_{m2}$ 與有限 R_{SS} 時，差模增益精確式為 $|A_{DM}| = \frac{R_D}{2} \frac{g_{m1}+g_{m2}+4g_{m1}g_{m2}R_{SS}}{1+(g_{m1}+g_{m2})R_{SS}}$（Eq. 4.56）。將兩者相除並定義平均轉導 $g_m = (g_{m1} + g_{m2})/2$，可得**跨導不匹配下之共模拒斥比 CMRR**（Eq. 4.57–4.58）：

$$\boxed{\text{CMRR} = \left|\frac{A_{DM}}{A_{CM-DM}}\right| = \frac{g_{m1} + g_{m2} + 4g_{m1}g_{m2}R_{SS}}{2|\Delta g_m|} \approx \frac{g_m}{|\Delta g_m|}(1 + 2g_m R_{SS}) \approx \frac{2g_m^2 R_{SS}}{|\Delta g_m|}} \tag{31}$$

- **高頻尾節點寄生電容效應 (Example 4.10)**：在高頻下，尾節點 P 對地之總寄生電容 C_P 會並聯 R_{SS}。將 R_{SS} 替換為 $\frac{1}{j\omega C_P}$，可得高頻下共模轉差模增益大小（Eq. 4.54）：

$$|A_{CM-DM}(\omega)| = \frac{\Delta g_m R_D}{\sqrt{1 + (g_{m1} + g_{m2})^2 \left|\frac{1}{C_P \omega}\right|^2}} \tag{32}$$

  當頻率 ω 升高時，分母變小，$|A_{CM-DM}|$ 顯著惡化（CMRR 隨頻率上升而下降）。
- **理想尾電流源 ($R_{SS} \to \infty$) 是否保證 CMRR $= \infty$？ (Example 4.11)**：**不一定！**若 M_1, M_2 存在**基體效應跨導不匹配 ($g_{mb1} \neq g_{mb2}$)**，當 $V_{in,CM}$ 變化時，節點 P 電位 V_P 隨之改變，造成兩電晶體之 V_{BS} 改變。即使總電流 $I_{D1} + I_{D2} = I_{SS}$ 不變，但因 $g_{mb1}\Delta V_{BS} \neq g_{mb2}\Delta V_{BS}$，兩邊分配到的電流仍會一增一減，進而在輸出端產生差動誤差電壓。

4 具 MOS 主動負載之差動對 (Sec. 4.4：Differential Pair with MOS Loads)

4.1 各類主動負載與增益提升架構完整比較

負載架構名稱	差動電壓增益 A_{DM} 公式	核心特性、設計取捨與改善機制
1. 二極體連接負載 (Diode-Connected, Fig. 4.37a)	$A_v = -g_{mN}(g_{mP}^{-1} \parallel r_{ON} \parallel r_{OP})$ $\approx -\dfrac{g_{mN}}{g_{mP}} = -\sqrt{\dfrac{\mu_n(W/L)_N}{\mu_p(W/L)_P}}$	• 增益由尺寸比決定，對製程與溫度不敏感，但增益極低。 • 輸出共模位準明確定義為 $V_{DD} - \lvert V_{GSP}\rvert$，但消耗 $\lvert V_{GSP}\rvert \geq \lvert V_{THP}\rvert$ 壓降，限制輸出擺幅。
2. 電流源負載 (Current-Source, Fig. 4.37b)	$A_v = -g_{mN}(r_{ON} \parallel r_{OP})$ (Eq. 4.62)	• 利用高輸出阻抗獲得較高增益（奈米製程約 5–10 倍）。 • 高輸出阻抗使輸出共模位準對偏壓極敏感，需搭配**共模回授 (CMFB)** 電路或高阻值自偏壓電阻 R_1, R_2 (Ex. 4.12)。
3. 輔助電流源分流 (Current Bleeding, Fig. 4.39a, b)	**接 Diode 負載 (Fig. 4.39a)：** $\lvert A_v\rvert = \dfrac{1}{1-\alpha}\lvert A_{v,\text{orig}}\rvert$ (例：5 倍) **接電阻負載 (Fig. 4.39b)：** $\lvert A_v\rvert = g_{mN}(R_D \parallel r_{ON} \parallel r_{OP})$	• 引入 PMOS 電流源分擔比例 α（如 80%）之輸入對偏壓電流，使流經負載之電流降為 $1-\alpha$（如 $1/5$）。 • 在維持相同過驅動電壓或壓降下，可將 g_{mP} 縮小 5 倍或將 R_D 放大 5 倍，**不犧牲電壓裕度即可將增益提升 $\frac{1}{1-\alpha}$ 倍**。
4. 差動疊接放大器 (Differential Cascode, Fig. 4.40)	$\lvert A_v\rvert \approx g_{m1}\big[(g_{m3}r_{O3}r_{O1}) \parallel (g_{m5}r_{O5}r_{O7})\big]$ (Eq. 4.65)	• 同時對輸入 NMOS 與負載 PMOS 進行 Cascode 疊接，輸出阻抗與差動增益大幅提升至 $g_m^2 r_O^2$ 等級。 • 代價為上下各多疊一顆電晶體，消耗更多電壓裕度 (Headroom)。

5 吉伯特單元 (Sec. 4.5：Gilbert Cell — 可變增益放大器與類比乘法器)

5.1 拓撲演進與工作原理

1. **核心思想**：差動對的跨導 g_m 是尾電流的函數，且差動對可用來將尾電流轉向 (Steer) 至不同支路。
2. **反向增益相加架構 (Fig. 4.42)**：將兩組差動對 M_1–M_2 與 M_3–M_4 的輸入端反相並聯，汲極交叉並聯（M_1 與 M_4 共接、M_2 與 M_3 共接）於負載 R_D：

   $$V_{out1} = R_D(I_{D1}+I_{D4}), \quad V_{out2} = R_D(I_{D2}+I_{D3}) \implies V_{out} = V_{out1} - V_{out2} = (g_{m1,2} - g_{m3,4})R_D V_{in} \tag{33}$$

   再以底層差動對 M_5–M_6 受控制電壓 $V_{cont} = V_{cont1} - V_{cont2}$ 控制，將總尾電流 I_{SS} 連續分配給 I_1 與 I_2，即構成**吉伯特單元 (Gilbert Cell, Fig. 4.42d)**。
3. **連續可變增益特性 (Variable-Gain Amplifier, VGA)**：
   - 當 $V_{cont1} \gg V_{cont2}$ $(I_1 = I_{SS}, I_2 = 0)$：$A_v = -g_m R_D$（最大負增益）。
   - 當 $V_{cont1} \ll V_{cont2}$ $(I_1 = 0, I_2 = I_{SS})$：$A_v = +g_m R_D$（最大正增益）。
   - 當 $V_{cont1} = V_{cont2}$ $(I_1 = I_2 = I_{SS}/2)$：$g_{m1,2} = g_{m3,4} \implies A_v = 0$（輸出完全抵消）。
4. **類比乘法器原理 (Analog Voltage Multiplier, Example 4.13)**：由於對小訊號 V_{in} 而言，電路增益 $f(V_{cont})$ 為 V_{cont} 的函數，故 $V_{out} = V_{in} \cdot f(V_{cont})$。將 $f(V_{cont})$ 進行泰勒展開並保留一階線性項 $f(V_{cont}) \approx \alpha V_{cont}$，即得四象限類比乘法關係：

   $$\boxed{V_{out} \approx \alpha\, V_{in}\, V_{cont}} \tag{34}$$

5. **直流共模偏壓限制 (Headroom & Biasing Constraint)**：由於上層差動對 M_1–M_4 疊接於下層控制對 M_5–M_6 之上，為使 M_5, M_6 維持在飽和區 ($V_{A,B} \geq V_{CM,cont} - V_{TH5,6}$)，且已知 $V_{A,B} = V_{CM,in} - V_{GS1}$，故兩輸入共模位準必須滿足：

$$\boxed{V_{CM,cont} \leq V_{CM,in} - V_{GS1} + V_{TH5,6} = V_{CM,in} - V_{OD1}} \tag{35}$$

即下層控制端之共模位準必須比上層輸入端之共模位準至少低一個過驅動電壓 ($V_{GS1} - V_{TH}$)。

6. **上下層訊號互換操作 (Fig. 4.43)**：亦可將小訊號 V_{in} 接在下層 M_5–M_6（先做線性 $V \to I$ 轉換，可加源極退化電阻提升線性度），並將控制電壓 V_{cont} 接在上層 M_1–M_4 進行電流導向，極端切換時增益在 $+g_{m5,6}R_D$ 與 $-g_{m5,6}R_D$ 間連續調整。

6 習題經典變形電路快解總整理 (Problems 4.16–4.35 考題精華)

期中考常由課本習題圖形出題，利用半電路法即可快速求解：

1. **跨接橋式電阻 R_1 於兩汲極間 (Fig. 4.44a, c, d)**：差模操作時，兩輸出端電壓大小相等、極性相反 ($V_X = -V_Y$)，因此跨接在 X, Y 之間的對稱電阻 R_1 中點為**交流虛擬地 (Virtual Ground)**！在左半電路中，X 節點對地相當於並聯了一個 $\frac{R_1}{2}$ 的電阻。例如 Fig. 4.44(a) 之半電路增益為：

$$A_{DM} = -g_{m1}\left(g_{m3}^{-1} \parallel r_{O1} \parallel r_{O3} \parallel \frac{R_1}{2}\right) \tag{36}$$

而共模操作時 $V_X = V_Y$，橋式電阻 R_1 兩端無壓差、無電流流過，等同於開路。

2. **交叉耦合正回授主動負載 (Cross-Coupled Loads, Fig. 4.46, Problem 4.19)**：負載包含二極體連接之 M_5, M_6 與交叉耦合之 M_3, M_4。在差模半電路中，交叉耦合管 M_3 的閘極接在對側輸出 $V_Y = -V_X$，因此在 X 節點產生**負電導** $-g_{m3}$，與 M_5 的正電導 $+g_{m5}$ 並聯。差動增益（$\lambda = 0$ 時）為：

$$\boxed{A_{DM} = -\frac{g_{m1}}{g_{m5} - g_{m3}}} \tag{37}$$

若設計 $(W/L)_{3,4} = 0.8(W/L)_{5,6}$，則 $g_{m3} = 0.8g_{m5}$，分母變為 $0.2g_{m5}$，增益直接放大 5 倍！若 $g_{m3} = g_{m5}$ 則小訊號阻抗趨近無窮大（考慮 r_O 時為 $-g_{m1}(r_{O1} \parallel r_{O3} \parallel r_{O5})$）；若 $g_{m3} > g_{m5}$ 則變成雙穩態閂鎖器 (Latch)。

3. **不對稱源極退化差動對 (Fig. 4.48, Problem 4.21)**：當 $R_{D1} \neq R_{D2}$、$R_{S1} \neq R_{S2}$ 且考慮基體效應 ($\gamma \neq 0, \lambda = 0$) 時，由於尾電流源為理想開路 ($I_{d1} = -I_{d2} = i_d$)，小訊號電流直接由兩側串聯總源極等效電阻決定：

$$i_d = \frac{V_{in1} - V_{in2}}{\dfrac{1}{g_{m1} + g_{mb1}} + R_{S1} + \dfrac{1}{g_{m2} + g_{mb2}} + R_{S2}}, \quad \frac{V_{out}}{V_{in1} - V_{in2}} = -\frac{R_{D1} + R_{D2}}{\dfrac{1}{g_{m1} + g_{mb1}} + \dfrac{1}{g_{m2} + g_{mb2}} + R_{S1} + R_{S2}} \tag{38}$$

4. **跨導曲線下面積守恆性質 (Problem 4.33)**：對跨導 $G_m(\Delta V_{in}) = \frac{\partial \Delta I_D}{\partial \Delta V_{in}}$ 從 $-\Delta V_{in1}$ 積分至 $+\Delta V_{in1}$，其曲線下面積恆等於總電流變化量：

$$\int_{-\Delta V_{in1}}^{+\Delta V_{in1}} G_m \, d(\Delta V_{in}) = \Delta I_D(+\Delta V_{in1}) - \Delta I_D(-\Delta V_{in1}) = I_{SS} - (-I_{SS}) = 2I_{SS} \tag{39}$$

此面積**僅取決於尾電流** $2I_{SS}$ **而與** W/L **無關**。因此當固定 I_{SS} 而增大 W/L 時，寬度 $2\Delta V_{in1}$ 變窄，為了維持面積 $2I_{SS}$ 守恆，峰值 $G_{m,\max}$ 必然隨之升高。