Razavi 類比 CMOS 積體電路（Ch. 2 – Ch. 7）

期中考精選必練習題清單與完整推導詳解

涵蓋範圍：MOS 元件物理、單級放大器、差動放大器、電流鏡與偏壓、頻率響應、雜訊分析

選題策略與使用說明： 本講義由題庫（Razavi 課本 Ch. 2 至 Ch. 7 習題）中精選出 **18 組最具代表性、期中考出現率最高的核心題型**。選題原則包含：(1) 必考大訊號轉移曲線（V_{out} vs. V_{in}）與工作區邊界判斷；(2) 核心小訊號增益（$G_m R_{out}$）、輸出擺幅（Output Swing）與元件尺寸設計 Trade-off；(3) 差動對共模拒斥比（CMRR）與不匹配（Mismatch）分析；(4) 高頻極點／零點（Miller Effect、右半平面零點、源極隨耦器等效電感）與雜訊折算（Input-Referred Noise）。

一、精選必練習題總覽表（Quick Reference）

章節	精選題號	核心考點與代表性題型	推薦優先度
Ch. 2	**2.2, 2.3**	轉導 g_m、輸出電阻 r_O 與本質增益 $g_m r_O$ 對 I_D, L 之相依性推導	⋆⋆⋆⋆⋆
MOS 元件物理	**2.7**	四種基本 NMOS/PMOS 組態之大訊號 V_{out}–V_{in} 轉移曲線（Fig. 2.49）	⋆⋆⋆⋆⋆
	2.13, 2.16	截止頻率 f_T 推導、分散式閘極電阻 R_G 影響、串聯複合電晶體等效寬長比	⋆⋆⋆⋆
Ch. 3	**3.2**	電流源負載 CS 放大器之小訊號增益與最大輸出擺幅（Fig. 3.18）	⋆⋆⋆⋆⋆
單級放大器	**3.20**	五種複合單級放大器（含回授、CG、SF、Cascode）之小訊號增益（Fig. 3.83）	⋆⋆⋆⋆⋆
	3.23, 3.33	Cascode 偏壓設計與擺幅極限（Prob. 3.23）；CG 阻抗匹配與增益證明（Prob. 3.33）	⋆⋆⋆⋆⋆
Ch. 4	**4.5**	差動對大訊號電流分配、等效轉導 G_m 與線性度範圍計算	⋆⋆⋆⋆
差動放大器	**4.9, 4.10**	電阻不匹配（$\Delta R/R$）與臨界電壓不匹配（ΔV_{TH}）之 CMRR 與 SNR	⋆⋆⋆⋆⋆
	4.14	主動電流鏡負載 vs. 二極體負載差動對之增益、輸入共模範圍與輸出擺幅	⋆⋆⋆⋆⋆
Ch. 5	**5.1**	偏壓電路對供應電壓 V_{DD}、臨界電壓 V_{TH} 與溫度 T 之靈敏度分析	⋆⋆⋆⋆
電流鏡與偏壓	**5.5**	Cascode 電流鏡最佳偏壓 V_b、偏壓偏移造成之電流誤差與屏蔽效應	⋆⋆⋆⋆⋆
	5.8, 5.19	主動負載差動對之 ΔV_{TH} 偏移與 CMRR（5.8）；主動負電感阻抗推導（5.19）	⋆⋆⋆⋆⋆
Ch. 6	**6.1**	不使用 Miller 定理推導 CS 放大器轉移函數、右半平面零點與步階響應跳躍	⋆⋆⋆⋆⋆
頻率響應	**6.3, 6.5**	CS 放大器極點與零點精確計算（6.3）；源極隨耦器輸出等效電感 L_{eq}（6.5）	⋆⋆⋆⋆⋆
	6.11, 6.17	Cascode 中 C_{GD1} 之 Miller 倍率物理機制（6.11）；差動對相位裕度與電感負載（6.17）	⋆⋆⋆⋆
Ch. 7	**7.1, 7.2**	CS 放大器輸入折算熱雜訊計算（7.1）；電流源負載雜訊與最大擺幅之取捨（7.2）	⋆⋆⋆⋆⋆
雜訊分析	**7.3**	分散式閘極電阻熱雜訊等效為集中電阻 $R_G/3$ 之嚴謹積分證明	⋆⋆⋆⋆
	7.5, 7.6	閃爍雜訊（$1/f$ Noise）折算（7.5）與六種單級放大器輸入折算熱雜訊（Fig. 7.71）	⋆⋆⋆⋆⋆

Razavi Table 2.1 標準製程參數（0.5-μm CMOS, $V_{DD} = 3\,\text{V}$）： 課本數值題預設使用 Table 2.1 參數（$t_{ox} = 9\,\text{nm}, C_{ox} = 3.84\,\text{fF}/\mu\text{m}^2$）：

- **NMOS**：$V_{TH0,n} = 0.7\,\text{V}$，$\mu_n C_{ox} = 134.2\,\mu\text{A}/\text{V}^2$，$\lambda_n = 0.1\,\text{V}^{-1}$（當 $L = 0.5\,\mu\text{m}$，且 $\lambda \propto 1/L$），$\gamma_n = 0.45\,\text{V}^{1/2}$，$2\phi_F = 0.9\,\text{V}$，$C_{GD0} = C_{GS0} = 0.4\,\text{fF}/\mu\text{m}$，$C_{j0} = 0.56\,\text{fF}/\mu\text{m}^2$，$C_{jsw0} = 0.35\,\text{fF}/\mu\text{m}$。
- **PMOS**：$V_{TH0,p} = -0.8\,\text{V}$，$\mu_p C_{ox} = 38.3\,\mu\text{A}/\text{V}^2$，$\lambda_p = 0.2\,\text{V}^{-1}$（當 $L = 0.5\,\mu\text{m}$），$\gamma_p = 0.4\,\text{V}^{1/2}$，$2\phi_F = 0.8\,\text{V}$，$C_{GD0} = C_{GS0} = 0.35\,\text{fF}/\mu\text{m}$，$C_{j0} = 0.94\,\text{fF}/\mu\text{m}^2$，$C_{jsw0} = 0.32\,\text{fF}/\mu\text{m}$。

（註：所有解答皆先給出完整符號公式，再代入上述標準數值，方便對照不同授課教師給定之參數。）

1 Chapter 2：Basic MOS Device Physics（基本 MOS 元件物理）

【Problem 2.2 & 2.3】轉導 g_m、輸出電阻 r_O 與本質增益 $g_m r_O$ 之推導與分析 （考點權重：必考基礎）

【題目重點】

1. (Prob. 2.2) 已知 $W/L = 50/0.5$ 且 $|I_D| = 0.5$ mA，計算 NMOS 與 PMOS 的 g_m、r_O 以及本質增益（Intrinsic Gain）$g_m r_O$。
2. (Prob. 2.3) 推導 $g_m r_O$ 以 I_D 及 W/L 表示之關係式；已知 $\lambda \propto 1/L$，說明 $g_m r_O$ 對 I_D 與通道長度 L 的變化趨勢。

【完整詳解】

1. Problem 2.2 數值計算： 在飽和區（Saturation Region），MOSFET 的轉導 g_m 與輸出阻抗 r_O 公式為：

$$g_m = \sqrt{2\mu C_{ox}\frac{W}{L}|I_D|}, \qquad r_O = \frac{1}{\lambda |I_D|} \tag{1}$$

已知 $W/L = 50/0.5 = 100$，$|I_D| = 0.5$ mA：

- **對 NMOS 而言**（$\mu_n C_{ox} = 134.2\ \mu\text{A/V}^2, \lambda_n = 0.1\ \text{V}^{-1}$）：

$$g_{m,n} = \sqrt{2 \times (134.2 \times 10^{-6}\ \text{A/V}^2) \times 100 \times (0.5 \times 10^{-3}\ \text{A})} = \sqrt{1.342 \times 10^{-5}} \approx 3.663\ \text{mA/V}$$
$$r_{O,n} = \frac{1}{0.1\ \text{V}^{-1} \times 0.5\ \text{mA}} = 20\ \text{k}\Omega$$
$$(g_m r_O)_n = 3.663\ \text{mA/V} \times 20\ \text{k}\Omega = 73.26$$

- **對 PMOS 而言**（$\mu_p C_{ox} = 38.3\ \mu\text{A/V}^2, \lambda_p = 0.2\ \text{V}^{-1}$）：

$$g_{m,p} = \sqrt{2 \times (38.3 \times 10^{-6}\ \text{A/V}^2) \times 100 \times (0.5 \times 10^{-3}\ \text{A})} = \sqrt{3.83 \times 10^{-6}} \approx 1.957\ \text{mA/V}$$
$$r_{O,p} = \frac{1}{0.2\ \text{V}^{-1} \times 0.5\ \text{mA}} = 10\ \text{k}\Omega$$
$$(g_m r_O)_p = 1.957\ \text{mA/V} \times 10\ \text{k}\Omega = 19.57$$

2. Problem 2.3 本質增益推導與設計物理意義： 將 $g_m = \sqrt{2\mu_n C_{ox}(W/L)I_D}$ 與 $r_O = \frac{1}{\lambda I_D}$ 相乘，可得：

$$g_m r_O = \frac{\sqrt{2\mu_n C_{ox}(W/L)I_D}}{\lambda I_D} = \frac{\sqrt{2\mu_n C_{ox}(W/L)}}{\lambda\sqrt{I_D}} \tag{2}$$

由於通道長度調變係數 $\lambda \propto 1/L$，可令 $\lambda = \frac{\lambda_0}{L}$（其中 λ_0 為製程常數），代入上式得：

$$g_m r_O = \frac{\sqrt{2\mu_n C_{ox}(W/L)}}{(\lambda_0/L)\sqrt{I_D}} = \frac{\sqrt{2\mu_n C_{ox} W L}}{\lambda_0\sqrt{I_D}} \tag{3}$$

- **對 I_D 的作圖趨勢**：固定 W 與 L 時，$g_m r_O \propto \frac{1}{\sqrt{I_D}}$。當偏壓電流 I_D 減小時，r_O 以 $1/I_D$ 速度上升，而 g_m 僅以 $\sqrt{I_D}$ 速度下降，因此**降低偏壓電流 I_D 可提高本質增益**（雙對數座標上斜率為 $-1/2$）。
- **對通道長度 L 的變化**：若固定 W/L 比值則 $g_m r_O \propto L/\sqrt{I_D}$；若固定 W 則 $g_m r_O \propto \sqrt{L}/\sqrt{I_D}$。因此增大通道長度 L 可使曲線整體向上平移，大幅提升單顆電晶體可達成的最大電壓增益。

【Problem 2.7】大訊號轉移特性曲線 V_{out} vs. V_{in}（Fig. 2.49） （考點權重：期中考高頻必考）

【題目重點】 當 V_{in} 由 0 變化至 V_{DD} 時，繪出並推導 Fig. 2.49(a)–(d) 四個電路的 V_{out} 對 V_{in} 函數關係與轉折點（Break Points）。（忽略基底效應 $\gamma = 0$ 與通道長度調變 $\lambda = 0$）。

【完整詳解】

(a) 電路結構：NMOS M_1，閘極接 V_{in}，源極接固定電壓 $+1\,\text{V}$，汲極接輸出 V_{out} 並透過電阻 R_1 接至 V_{DD}。

- **區間 1（截止區 Cutoff，$0 \le V_{in} \le 1\,\text{V} + V_{THn}$）**：因為 $V_{GS} = V_{in} - 1\,\text{V} \le V_{THn}$，$M_1$ 不導通（$I_D = 0$），故無電流流經 R_1：
$$V_{out} = V_{DD}$$
- **區間 2（飽和區 Saturation，$1\,\text{V} + V_{THn} < V_{in} \le V_{in,\textbf{tri}}$）**：當 $V_{in} > 1 + V_{THn}$ 時，M_1 進入飽和區，V_{out} 隨 V_{in} 二次方下降：
$$V_{out} = V_{DD} - R_1 \cdot \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{in} - 1 - V_{THn})^2$$
- **區間 3（三極管區 Triode，$V_{in} > V_{in,\textbf{tri}}$）**：當 V_{out} 下降至 $V_{in} - V_{THn}$ 時，M_1 進入三極管區（轉折點滿足 $V_{DD} - \frac{1}{2}\mu_n C_{ox}\frac{W}{L}R_1(V_{in,\text{tri}} - 1 - V_{THn})^2 = V_{in,\text{tri}} - V_{THn}$）。此後 V_{out} 隨 V_{in} 增加而緩慢趨近於源極電位 $+1\,\text{V}$：
$$\frac{V_{DD} - V_{out}}{R_1} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{in} - 1 - V_{THn})(V_{out} - 1) - (V_{out} - 1)^2\right]$$

(b) 電路結構：NMOS M_1，閘極接固定 $+2\,\text{V}$，源極接 V_{in}，汲極接 V_{out} 並透過電阻 R_1 接至 V_{DD}（Common-Gate 組態）。

- **當 $V_{in} = 0$ 時**：$V_{GS} = 2\,\text{V} > V_{THn}$。視 R_1 大小，若 R_1 夠大使得 $V_{out}(0) < 2 - V_{THn}$，則起始於三極管區；若 $V_{out}(0) \ge 2 - V_{THn}$，則起始於飽和區。
- **飽和區（$V_{in} < 2 - V_{THn}$ 且 $V_{out} \ge 2 - V_{THn}$）**：隨 V_{in} 上升，過驅動電壓 $V_{GS} - V_{THn} = 2 - V_{in} - V_{THn}$ 減小，I_D 呈二次方減小，故 V_{out} 隨 V_{in} 二次方上升：
$$V_{out} = V_{DD} - \frac{1}{2}\mu_n C_{ox}\frac{W}{L}R_1(2 - V_{in} - V_{THn})^2$$
- **截止區（$2 - V_{THn} \le V_{in} \le V_{DD}$）**：當 $V_{in} \ge 2 - V_{THn}$ 時，$V_{GS} \le V_{THn}$，M_1 截止，$I_D = 0$，此時恆有 $V_{out} = V_{DD}$。

(c) 電路結構：NMOS M_1，閘極接 $+3\,\text{V}$（即 V_{DD}），上方端子接 V_{in}，下方端子接 V_{out} 並透過 R_1 接地。

- 由於 $V_G = 3\,\text{V}$，而 $V_{in} \ge V_{out}$，M_1 上方為汲極（$V_D = V_{in}$）、下方為源極（$V_S = V_{out}$）。
- **區間 1（三極管區，$0 \le V_{in} < 3 - V_{THn}$）**：因為 $V_D = V_{in} < V_G - V_{THn} = 3 - V_{THn}$，電晶體必工作於三極管區！流過 M_1 與 R_1 的電流相等，V_{out} 隨 V_{in} 單調上升（近乎線性但斜率隨 V_{out} 上升而略減）：
$$\frac{V_{out}}{R_1} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(3 - V_{out} - V_{THn})(V_{in} - V_{out}) - (V_{in} - V_{out})^2\right]$$
- **區間 2（飽和區，$3 - V_{THn} \le V_{in} \le 3\,\text{V}$）**：一旦 V_{in} 超過 $3 - V_{THn}$，M_1 進入飽和區（夾止於汲極端），此時電流 $I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(3 - V_{out} - V_{THn})^2$ 不再隨 V_{in} 改變，故V_{out} **保持定值（飽和鉗位）**！

(d) 電路結構：PMOS M_1，閘極接 $+1\,\text{V}$，上方源極接 V_{in}，下方汲極接 V_{out} 並透過 R_1 接地。

- **區間 1（截止區，$0 \le V_{in} \le 1\,\text{V} + |V_{THp}|$）**：源極為 V_{in}，故 $V_{SG} = V_{in} - 1\,\text{V} \le |V_{THp}|$，$M_1$ 截止，$I_D = 0 \implies V_{out} = 0\,\text{V}$。
- **區間 2（飽和區，$1 + |V_{THp}| < V_{in} \le V_{in,\textbf{tri}}$）**：只要 $V_{out} \le 1\,\text{V} + |V_{THp}|$（即 $V_{SD} \ge V_{SG} - |V_{THp}|$），$M_1$ 處於飽和區，V_{out} 隨 V_{in} 二次方上升：

$$V_{out} = I_D R_1 = \frac{1}{2}\mu_p C_{ox}\frac{W}{L}R_1(V_{in} - 1 - |V_{THp}|)^2$$

- **區間 3（三極管區，$V_{out} > 1\,\text{V} + |V_{THp}|$）**：當 V_{out} 上升超過 $1 + |V_{THp}|$ 後，汲極電位過高使 PMOS 進入三極管區，隨 V_{in} 繼續上升，V_{out} 近似以斜率 $\frac{R_1}{R_1 + R_{on}}$ 隨 V_{in} 線性增加。

【Problem 2.13 & 2.16】截止頻率 f_T 完整證明與串聯複合 MOSFET 等效模型

（考點權重：理論推導必考）

【題目重點】

1. (Prob. 2.13) 證明 MOSFET 的單位電流增益截止頻率 $f_T = \frac{g_m}{2\pi(C_{GD}+C_{GS})}$；若考慮顯著的閘極電阻 R_G 並將元件切成 n 個分散式單元（每段電阻 R_G/n），證明 f_T 與 R_G 無關；並利用平方律證明 $f_T = \frac{\mu_n(V_{GS}-V_{TH})}{2\pi L^2}$。
2. (Prob. 2.16) 證明 Fig. 2.55 中兩個閘極共接、尺寸皆為 W/L 的串聯 NMOS 電晶體（$\lambda = \gamma = 0$）可等效為單一長寬比為 $W/(2L)$ 的電晶體。

【完整詳解】

1. Problem 2.13 (a) 基本 f_T 公式證明： 根據定義，測試 f_T 時將源極（S）與汲極（D）交流接地（AC ground），於閘極輸入小訊號電流 i_{in}，量測汲極輸出短路電流 i_{out}：

- 由於源極與汲極皆在 AC ground，C_{GS} 與 C_{GD} 並聯跨接於閘極與交流地之間，故閘極電壓 v_{gs} 與輸入電流之關係為：
$$i_{in}(s) = s(C_{GS} + C_{GD})v_{gs}$$
- 汲極短路輸出電流為 $i_{out}(s) = g_m v_{gs} - sC_{GD}v_{gs} \approx g_m v_{gs}$（在 $\omega \ll g_m/C_{GD}$ 下忽略前饋電流）。
- 小訊號電流增益大小為 1 時之頻率 $\omega_T = 2\pi f_T$ 滿足：

$$\left|\frac{i_{out}(j\omega_T)}{i_{in}(j\omega_T)}\right| = \frac{g_m}{\omega_T(C_{GS}+C_{GD})} = 1 \implies f_T = \frac{g_m}{2\pi(C_{GD}+C_{GS})} \tag{4}$$

2. Problem 2.13 (b) 分散式閘極電阻 R_G 無關性證明： 將寬度為 W 的 MOSFET 視為 n 個並聯子電晶體（每個子電晶體轉導為 g_m/n，電容為 C_{tot}/n，其中 $C_{tot} = C_{GS} + C_{GD}$），中間由 R_G/n 串聯而成。令第 k 個子電晶體的閘極小訊號電壓為 v_k（$k = 1, 2, \ldots, n$）：

- 根據克希荷夫電流定律（KCL），流入整個閘極網路的總輸入電流 i_{in} 必然等於流入所有 n 個子電晶體閘極電容的電流總和（因為串聯電阻只產生壓降、不儲存或分流電荷）：
$$i_{in}(s) = \sum_{k=1}^{n} s\left(\frac{C_{tot}}{n}\right)v_k = s\frac{C_{tot}}{n}\sum_{k=1}^{n} v_k$$
- 另一方面，汲極總短路輸出電流 i_{out} 為所有 n 個子電晶體之汲極電流總和：
$$i_{out}(s) = \sum_{k=1}^{n}\left(\frac{g_m}{n}\right)v_k = \frac{g_m}{n}\sum_{k=1}^{n} v_k$$

- 將兩式相除，$\sum_{k=1}^{n} v_k$ 完全消去，得：

$$\frac{i_{out}(s)}{i_{in}(s)} = \frac{\frac{g_m}{n}\sum_{k=1}^{n} v_k}{s\frac{C_{GS}+C_{GD}}{n}\sum_{k=1}^{n} v_k} = \frac{g_m}{s(C_{GS}+C_{GD})} \tag{5}$$

  故無論 R_G 多大，f_T 完全不受 R_G 影響，依然等於 $\frac{g_m}{2\pi(C_{GS}+C_{GD})}$。

3. Problem 2.13 (c) 平方律下 f_T 與過驅動電壓及通道長度關係： 在飽和區忽略重疊電容（$C_{GD} \ll C_{GS}$）並採用有效閘極電容近似 $C_{GS} \approx WLC_{ox}$（或含 $\frac{2}{3}$ 係數）與 $g_m = \mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{TH})$：

$$f_T \approx \frac{\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{TH})}{2\pi(WLC_{ox})} = \frac{\mu_n}{2\pi}\frac{V_{GS}-V_{TH}}{L^2} \tag{6}$$

這說明低電壓設計中為了壓低 $V_{DS,\text{sat}} = V_{GS}-V_{TH}$ 而加大 W 時，速度 f_T 會直接隨過驅動電壓下降而劣化。

4. Problem 2.16 串聯雙電晶體（Fig. 2.55）等效為 $W/(2L)$ 之證明： 設下方電晶體為 M_1（源極接地 $V_S = 0$），上方電晶體為 M_2（汲極接 V_{DS}），兩者閘極共接 V_{GS}，中間節點電位為 V_X。

- **工作區判斷**：因為 $V_X > 0$，所以 $V_{GS1} = V_{GS} > V_{GS2} = V_{GS} - V_X$。 若整體處於導通狀態（$V_{GS} > V_{TH}$），上方 M_2 若要導通必須滿足 $V_{GS} - V_X > V_{TH} \implies V_X < V_{GS} - V_{TH}$。這意味著**下方電晶體 M_1 的 $V_{DS1} = V_X$ 永遠小於 $V_{GS1} - V_{TH}$，故 M_1 必定工作在三極管區（Triode Region）**！
- **情況一：整個複合結構在三極管區（$V_{DS} < V_{GS} - V_{TH}$）**：此時上方 M_2 也滿足 $V_{DS2} = V_{DS} - V_X < (V_{GS} - V_X) - V_{TH} = V_{GS2} - V_{TH}$，故 M_1, M_2 皆在三極管區：

$$\begin{aligned} I_{D1} &= \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{GS}-V_{TH})V_X - V_X^2\right] \\ I_{D2} &= \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{GS}-V_X-V_{TH})(V_{DS}-V_X) - (V_{DS}-V_X)^2\right] \\ &= \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{GS}-V_{TH})(V_{DS}-V_X) - (V_{DS}^2 - V_X^2)\right] \end{aligned}$$

  因為串聯電流相等 $I_{D1} = I_{D2} = I_D$，將兩式相加可消去所有含 V_X 的項：

$$\begin{aligned} 2I_D &= \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[2(V_{GS}-V_{TH})V_{DS} - V_{DS}^2\right] \\ \implies I_D &= \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{2L}\right)\left[2(V_{GS}-V_{TH})V_{DS} - V_{DS}^2\right] \end{aligned} \tag{7}$$

- **情況二：整個複合結構在飽和區（$V_{DS} \geq V_{GS} - V_{TH}$）**：此時上方 M_2 進入飽和區，而 M_1 仍在三極管區：

$$I_{D2} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_X-V_{TH})^2 = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left[(V_{GS}-V_{TH})^2 - 2(V_{GS}-V_{TH})V_X + V_X^2\right]$$

  將 I_{D1} 與 I_{D2} 相加，同樣消去 $-2(V_{GS}-V_{TH})V_X + V_X^2$：

$$2I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{TH})^2 \implies I_D = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{2L}\right)(V_{GS}-V_{TH})^2 \tag{8}$$

  證畢！不論在三極管區或飽和區，兩顆串聯電晶體皆嚴格等效於單顆寬長比為 $\frac{W}{2L}$ 的電晶體。

2 Chapter 3：Single-Stage Amplifiers（單級放大器）

【Problem 3.2】電流源負載共源極（CS）放大器之增益與輸出擺幅 （考點權重：必考核心）

【題目重點】 在 Fig. 3.18 的電流源負載 CS 放大器中，$(W/L)_1 = 50/0.5$，$(W/L)_2 = 50/2$，當兩顆電晶體皆在飽和區時 $I_{D1} = I_{D2} = 0.5\ \text{mA}$。已知 $\lambda \propto 1/L$，求：(a) 小訊號電壓增益 A_v；(b) 兩顆電晶體皆維持在飽和區時的最大輸出電壓擺幅（Maximum Output Voltage Swing）。

【完整詳解】

(a) 小訊號電壓增益計算：

- **步驟 1：求輸入電晶體 M_1（NMOS, $L_1 = 0.5\ \mu\text{m}$）之參數：**

$$g_{m1} = \sqrt{2\mu_n C_{ox}\left(\frac{W}{L}\right)_1 I_{D1}} = \sqrt{2 \times 134.2\ \mu\text{A/V}^2 \times 100 \times 0.5\ \text{mA}} = 3.663\ \text{mA/V}$$

  因為 $L_1 = 0.5\ \mu\text{m}$，故 $\lambda_1 = 0.1\ \text{V}^{-1}$，輸出阻抗為：

$$r_{O1} = \frac{1}{\lambda_1 I_{D1}} = \frac{1}{0.1 \times 0.5\ \text{mA}} = 20\ \text{k}\Omega$$

- **步驟 2：求電流源負載 M_2（PMOS, $L_2 = 2\ \mu\text{m}$）之輸出阻抗：** Table 2.1 中 PMOS 在 $L = 0.5\ \mu\text{m}$ 時 $\lambda_p = 0.2\ \text{V}^{-1}$。由於 $\lambda \propto 1/L$，當 $L_2 = 2\ \mu\text{m}$（為 $0.5\ \mu\text{m}$ 的 4 倍）時：

$$\lambda_2 = 0.2\ \text{V}^{-1} \times \frac{0.5\ \mu\text{m}}{2\ \mu\text{m}} = 0.05\ \text{V}^{-1} \implies r_{O2} = \frac{1}{\lambda_2 I_{D2}} = \frac{1}{0.05 \times 0.5\ \text{mA}} = 40\ \text{k}\Omega$$

- **步驟 3：計算小訊號增益 A_v：**

$$A_v = -g_{m1}(r_{O1} \parallel r_{O2}) = -3.663\ \text{mA/V} \times (20\ \text{k}\Omega \parallel 40\ \text{k}\Omega) = -3.663 \times 13.33 = -48.84\ \text{V/V} \quad (9)$$

(b) 最大輸出電壓擺幅（Output Voltage Swing）： 欲使 M_1 與 M_2 皆保持在飽和區，輸出電壓 V_{out} 必須介於 V_{OV1} 與 $V_{DD} - |V_{OV2}|$ 之間：

$$V_{OV1} = V_{GS1} - V_{THn} = \sqrt{\frac{2I_{D1}}{\mu_n C_{ox}(W/L)_1}} = \sqrt{\frac{2 \times 0.5\ \text{mA}}{134.2\ \mu\text{A/V}^2 \times 100}} \approx 0.273\ \text{V}$$

$$|V_{OV2}| = |V_{GS2} - V_{THp}| = \sqrt{\frac{2I_{D2}}{\mu_p C_{ox}(W/L)_2}} = \sqrt{\frac{2 \times 0.5\ \text{mA}}{38.3\ \mu\text{A/V}^2 \times 25}} \approx 1.022\ \text{V}$$

因此：

- 最低允許輸出電位：$V_{out,\text{min}} = V_{OV1} = 0.273\ \text{V}$
- 最高允許輸出電位：$V_{out,\text{max}} = V_{DD} - |V_{OV2}| = 3 - 1.022 = 1.978\ \text{V}$
- **最大峰對峰值輸出擺幅**：$\Delta V_{out,\text{max}} = 1.978 - 0.273 = 1.705\ \text{V}$。

【Problem 3.20】五種複合單級放大器之小訊號增益推導（Fig. 3.83） （考點權重：期中考計算必考）

【題目重點】 假設 Fig. 3.83(a)–(e) 中所有電晶體皆工作於飽和區（$\lambda \neq 0, \gamma = 0$），求各電路的小訊號電壓增益 $A_v = v_{out}/v_{in}$。

【完整詳解】

(a) 具汲極-閘極回授電阻 R_F 之 CS 放大器（Fig. 3.83(a)）： 在 Fig. 3.83(a) 中，理想電壓源 V_{in} 直接驅動 M_1 閘極，而 R_F 跨接於閘極（即 V_{in}）與輸出 V_{out} 之間。 於輸出節點 V_{out} 列 KCL：

$$\frac{v_{out}}{R_D}+\frac{v_{out}}{r_{O1}}+g_{m1}v_{in}+\frac{v_{out}-v_{in}}{R_F}=0$$

整理可得：

$$v_{out}\left(\frac{1}{R_D}+\frac{1}{r_{O1}}+\frac{1}{R_F}\right)=\left(\frac{1}{R_F}-g_{m1}\right)v_{in}\implies A_v=\frac{v_{out}}{v_{in}}=-\left(g_{m1}-\frac{1}{R_F}\right)(R_D\parallel r_{O1}\parallel R_F) \tag{10}$$

(b) 具源極電阻 R_1 之 Common-Gate 放大器（Fig. 3.83(b)）： 輸入訊號 v_{in} 經由串聯電阻 R_1 進入 M_1 的源極，閘極接固定偏壓 V_b（交流接地），汲極接 R_2 與 V_{out}。

- 從 M_1 源極看進去的上拉輸入阻抗為 $R_{in,S}=\frac{r_{O1}+R_2}{1+g_{m1}r_{O1}}$（當 $\gamma=0$）。
- 利用分壓與電流連續關係，流過 R_2 的小訊號電流為 $i_{out}=\frac{v_{in}}{R_1+R_{in,S}}=\frac{v_{in}(1+g_{m1}r_{O1})}{R_1(1+g_{m1}r_{O1})+r_{O1}+R_2}$。
- 故電壓增益為：

$$A_v=\frac{v_{out}}{v_{in}}=\frac{(1+g_{m1}r_{O1})R_2}{R_1(1+g_{m1}r_{O1})+r_{O1}+R_2} \tag{11}$$

(c) 二極體連接負載 M_1 之 NMOS 源極隨耦器（Fig. 3.83(c)）： 上方 M_2 為輸入源極隨耦器（閘極接 V_{in}，汲極接 V_{DD}），下方 M_1 為二極體連接（閘極與汲極共接於 V_{out}）：

- 等效轉導：$G_m=-g_{m2}$。
- 輸出總阻抗：M_2 源極往下看為 M_1 的二極體阻抗 $\left(\frac{1}{g_{m1}}\parallel r_{O1}\right)$，往上看到 M_2 的 $\left(\frac{1}{g_{m2}}\parallel r_{O2}\right)$：

$$A_v=\frac{g_{m2}\left(\frac{1}{g_{m1}}\parallel r_{O1}\parallel r_{O2}\right)}{1+g_{m2}\left(\frac{1}{g_{m1}}\parallel r_{O1}\parallel r_{O2}\right)}=\frac{g_{m2}}{g_{m1}+g_{m2}+r_{O1}^{-1}+r_{O2}^{-1}} \tag{12}$$

(d) 汲極串聯電阻 R_D 與二極體負載之 CS 放大器（Fig. 3.83(d)）： 圖中 M_1 汲極串聯電阻 R_D 接至輸出 V_{out}，而上方 PMOS M_2 為二極體連接（閘極與汲極共接於 V_{out}）：

- 由 V_{out} 往上看，M_2 提供之負載阻抗為 $R_{load}=\frac{1}{g_{m2}}\parallel r_{O2}$。
- 由 V_{out} 往下看，電阻 R_D 與 M_1 汲極阻抗 r_{O1} 串聯。當輸入 v_{in} 加入 M_1 閘極時，其戴維寧等效短路轉導（於 V_{out} 接地時）為：

$$G_m=g_{m1}\cdot\frac{r_{O1}}{r_{O1}+R_D}$$

  且輸出總阻抗為 $R_{out}=(r_{O1}+R_D)\parallel\frac{1}{g_{m2}}\parallel r_{O2}$。
- 因此小訊號電壓增益為：

$$A_v=-G_mR_{out}=-\left(\frac{g_{m1}r_{O1}}{r_{O1}+R_D}\right)\left[(r_{O1}+R_D)\parallel\frac{1}{g_{m2}}\parallel r_{O2}\right]=-\frac{g_{m1}r_{O1}\left(\frac{1}{g_{m2}}\parallel r_{O2}\right)}{r_{O1}+R_D+\left(\frac{1}{g_{m2}}\parallel r_{O2}\right)} \tag{13}$$

(e) 具源極退化電阻 R_S 與 PMOS 二極體負載 M_2 之 CS 放大器（Fig. 3.83(e)）： M_1 源極接 R_S，汲極接輸出 V_{out}；上方 M_2 為 PMOS 二極體連接負載（閘極與汲極共接於 V_{out}）：

- 下方具源極退化之 NMOS 的有效轉導與下拉阻抗分別為：

$$G_m=\frac{g_{m1}r_{O1}}{r_{O1}+R_S+g_{m1}r_{O1}R_S},\qquad R_{down}=r_{O1}(1+g_{m1}R_S)+R_S$$

- 上方負載阻抗為 $R_{up} = \frac{1}{g_{m2}} \parallel r_{O2}$。
- 總增益為：

$$A_v = -G_m(R_{down} \parallel R_{up}) = -\frac{g_{m1}r_{O1}\left(\frac{1}{g_{m2}} \parallel r_{O2}\right)}{r_{O1}(1+g_{m1}R_S) + R_S + \left(\frac{1}{g_{m2}} \parallel r_{O2}\right)} \tag{14}$$

【Problem 3.23 & 3.33】Cascode 偏壓擺幅設計與 Common-Gate 阻抗匹配證明 （考點權重：期中考壓軸題）

【題目重點】

1. (Prob. 3.23) 在 Fig. 3.59 的 Cascode 放大器中，$(W/L)_1 = 50/0.5$，$(W/L)_2 = 10/0.5$，$I_{D1} = I_{D2} = 0.5\ \text{mA}$，$R_D = 1\ \text{k}\Omega$（假設 $\gamma = 0$）：(a) 選擇 V_b 使 M_1 距離三極管區邊緣 50 mV；(b) 計算小訊號增益；(c) 求最大輸出電壓擺幅，並判斷當 V_{out} 下降時哪顆電晶體先進入三極管區；(d) 求對應之中間節點 X 的擺幅。
2. (Prob. 3.33) 在 Fig. 3.51(a) 的 CG 放大器中，設計輸入阻抗（於節點 X 看入）匹配訊號源內阻 R_S。若 $\lambda, \gamma > 0$，證明式 (3.149) 與 (3.150)：

$$\frac{V_{out}}{V_{in}} = \frac{1+(g_m+g_{mb})r_O}{2\left(1+\frac{r_O}{R_D}\right)} = \frac{R_D}{2R_S}$$

【完整詳解】

1. Problem 3.23 完整解析：

- **(a) 計算過驅動電壓與偏壓 V_b：**

$$V_{OV1} = \sqrt{\frac{2I_{D1}}{\mu_n C_{ox}(W/L)_1}} = \sqrt{\frac{2\times 0.5\ \text{mA}}{134.2\ \mu\text{A/V}^2 \times 100}} = 0.273\ \text{V}$$

$$V_{OV2} = \sqrt{\frac{2I_{D2}}{\mu_n C_{ox}(W/L)_2}} = \sqrt{\frac{2\times 0.5\ \text{mA}}{134.2\ \mu\text{A/V}^2 \times 20}} = 0.610\ \text{V} \implies V_{GS2} = 0.7 + 0.610 = 1.310\ \text{V}$$

  欲使 M_1 距離三極管區 50 mV，則節點 X 電位需為 $V_X = V_{OV1} + 0.05\ \text{V} = 0.273 + 0.05 = 0.323\ \text{V}$。因此：

$$V_b = V_X + V_{GS2} = 0.323 + 1.310 = 1.633\ \text{V}$$

- **(b) 小訊號增益 A_v：** 已知 $g_{m1} = 3.663\ \text{mA/V}$，$g_{m2} = \frac{2I_{D2}}{V_{OV2}} = 1.639\ \text{mA/V}$，$r_{O1} = r_{O2} = 20\ \text{k}\Omega$。Cascode 向下看之輸出阻抗為：

$$R_{out,\text{cas}} = (1+g_{m2}r_{O2})r_{O1} + r_{O2} = (1+1.639\times 20)\times 20\ \text{k}\Omega + 20\ \text{k}\Omega = 695.6\ \text{k}\Omega \gg R_D = 1\ \text{k}\Omega$$

  含 r_O 之精確小訊號增益為：

$$A_v = -\frac{g_{m1}r_{O1}(1+g_{m2}r_{O2})R_D}{R_{out,\text{cas}} + R_D} = -3.663 \times \frac{675.6}{696.6} \approx -3.55\ \text{V/V}$$

  （近似值 $-g_{m1}R_D = -3.663\ \text{V/V}$）

- **(c) 最大輸出擺幅與進入三極管區之順序：** 當 V_{out} 隨輸入上升而下降時，在 $I_D = 0.5\ \text{mA}$ 偏壓條件下，上方 Cascode 電晶體 M_2 需要 $V_{out} \geq V_b - V_{THn} = V_X + V_{OV2} = 0.323 + 0.610 = 0.933\ \text{V}$ 才能維持飽和，因此M_2 **會先進入三極管區**！輸出擺幅上限為 $V_{DD} = 3\ \text{V}$，下限為 $0.933\ \text{V}$，最大輸出擺幅為 $3 - 0.933 = 2.067\ \text{V}$。

- **(d) 節點 X 的電壓擺幅**：當 $V_{out} = 3\,\text{V}$ 時（$I_D = 0$），$V_X = V_b - V_{THn} = 0.933\,\text{V}$；當 V_{out} 降至使 M_2 抵達飽和邊緣時，電流上升至 $I_{D,\max} = \frac{V_{DD}-V_{out,\min}}{R_D}$。若以小訊號工作區衡量，$\Delta V_X = \frac{\Delta V_{out}}{R_D g_{m2}}$；若以大訊號端點（$I_D$ 由 0 變至 $\approx 2\,\text{mA}$）衡量，V_{GS2} 由 $0.7\,\text{V}$ 增至 $0.7 + \sqrt{\frac{2\times 2\,\text{mA}}{134.2\,\mu\text{A/V}^2\times 20}} = 1.92\,\text{V}$，故大訊號下 V_X 甚至會在 M_2 之前先觸及三極管邊界（因為 $R_D = 1\,\text{k}\Omega$ 較小，大電流下 V_{OV2} 隨 $\sqrt{I_D}$ 變大而壓縮 V_X）。

2. Problem 3.33 Common-Gate 阻抗匹配與增益公式證明：

- 由節點 X（源極）看入 CG 放大器的輸入阻抗 R_{in} 為：

$$R_{in} = \frac{r_O + R_D}{1 + (g_m + g_{mb})r_O} \tag{15}$$

- 含訊號源內阻 R_S 時，CG 放大器的完整電壓增益公式為：

$$\frac{V_{out}}{V_{in}} = \frac{[1 + (g_m + g_{mb})r_O]R_D}{r_O + [1 + (g_m + g_{mb})r_O]R_S + R_D} \tag{16}$$

- **第一部分證明（式 3.149）**：題目給定阻抗匹配條件 $R_S = R_{in} = \frac{r_O+R_D}{1+(g_m+g_{mb})r_O}$，即 $[1 + (g_m + g_{mb})r_O]R_S = r_O + R_D$。將此關係代入上式分母：

$$\frac{V_{out}}{V_{in}} = \frac{[1 + (g_m + g_{mb})r_O]R_D}{(r_O + R_D) + (r_O + R_D)} = \frac{[1 + (g_m + g_{mb})r_O]R_D}{2(r_O + R_D)}$$

  分子與分母同除以 R_D，即可得證：

$$\frac{V_{out}}{V_{in}} = \frac{1 + (g_m + g_{mb})r_O}{2\left(1 + \frac{r_O}{R_D}\right)} \tag{17}$$

- **第二部分證明（式 3.150）**：由匹配條件 $R_S = \frac{r_O+R_D}{1+(g_m+g_{mb})r_O}$ 可直接改寫為 $\frac{1+(g_m+g_{mb})r_O}{r_O+R_D} = \frac{1}{R_S}$。代入上式立得：

$$\frac{V_{out}}{V_{in}} = \frac{R_D}{2R_S} \tag{18}$$

  物理意義：當輸入阻抗匹配 $R_{in} = R_S$ 時，輸入端分壓恰為 $V_X = \frac{1}{2}V_{in}$，流入源極的小訊號電流為 $i_s = \frac{V_{in}}{2R_S}$，且該電流完全流過汲極負載 R_D，因此輸出電壓必為 $V_{out} = i_s R_D = \frac{R_D}{2R_S}V_{in}$！

3 Chapter 4：Differential Amplifiers（差動放大器）

【Problem 4.5】差動對大訊號電流分配與小訊號轉導 G_m 線性度 （考點權重：核心觀念題）

【題目重點】 一 NMOS 差動對具有 $W/L = 50/0.5$ 與尾電流 $I_{SS} = 1$ mA：(a) 求平衡時每顆電晶體的過驅動電壓 $V_{OV,\text{eq}}$；(b) 當 $\Delta V_{in} = V_{in1} - V_{in2} = 50$ mV 時，求兩側電流 I_{D1}, I_{D2}；(c) 求此時的等效轉導 G_m；(d) 當 ΔV_{in} 為何值時，G_m 下降 10% 與 90%？

【完整詳解】

(a) 平衡點過驅動電壓 $V_{OV,\text{eq}}$： 平衡時 $I_{D1} = I_{D2} = \frac{I_{SS}}{2} = 0.5$ mA：

$$V_{OV,\text{eq}} = (V_{GS} - V_{TH})_{\text{eq}} = \sqrt{\frac{I_{SS}}{\mu_n C_{ox}(W/L)}} = \sqrt{\frac{1\ \text{mA}}{134.2\ \mu\text{A/V}^2 \times 100}} \approx 0.273\ \text{V} \tag{19}$$

（且完全切換電流所需的差動輸入電壓為 $\Delta V_{in,\max} = \sqrt{2} V_{OV,\text{eq}} \approx 0.386$ V）。

(b) 當 $\Delta V_{in} = 50$ mV 時之電流分配： 由差動對大訊號電流公式：

$$\Delta I_D = I_{D1} - I_{D2} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\Delta V_{in}\sqrt{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)} - \Delta V_{in}^2} = I_{SS}\frac{\Delta V_{in}}{\sqrt{2}V_{OV,\text{eq}}}\sqrt{1 - \left(\frac{\Delta V_{in}}{2V_{OV,\text{eq}}}\right)^2} \tag{20}$$

代入 $I_{SS} = 1$ mA，$\Delta V_{in} = 0.05$ V，$V_{OV,\text{eq}} = 0.273$ V：

$$\Delta I_D = 1\ \text{mA} \times \frac{0.05}{0.386}\sqrt{1 - \left(\frac{0.05}{0.546}\right)^2} \approx 0.1295 \times 0.9958\ \text{mA} = 0.129\ \text{mA}$$

因此：

$$I_{D1} = \frac{I_{SS} + \Delta I_D}{2} = 0.5645\ \text{mA}, \qquad I_{D2} = \frac{I_{SS} - \Delta I_D}{2} = 0.4355\ \text{mA}$$

(c) 等效轉導 $G_m(\Delta V_{in})$： 由 $G_m = \frac{\partial \Delta I_D}{\partial \Delta V_{in}}$ 公式：

$$G_m(\Delta V_{in}) = G_{m0} \cdot \frac{1 - 2\left(\frac{\Delta V_{in}}{2V_{OV,\text{eq}}}\right)^2}{\sqrt{1 - \left(\frac{\Delta V_{in}}{2V_{OV,\text{eq}}}\right)^2}}, \qquad \text{其中 } G_{m0} = \frac{I_{SS}}{V_{OV,\text{eq}}} = 3.663\ \text{mA/V} \tag{21}$$

代入 $\frac{\Delta V_{in}}{2V_{OV,\text{eq}}} = \frac{0.05}{0.546} = 0.0916$（平方為 0.00839）：

$$G_m(50\ \text{mV}) = 3.663\ \text{mA/V} \times \frac{1 - 2(0.00839)}{\sqrt{1 - 0.00839}} = 3.663 \times 0.9873 = 3.617\ \text{mA/V}$$

(d) 使 G_m 下降 10% 與 90% 的 ΔV_{in}： 令 $x = \left(\frac{\Delta V_{in}}{2V_{OV,\text{eq}}}\right)^2$，則 $\frac{G_m}{G_{m0}} = \frac{1-2x}{\sqrt{1-x}}$：

- **下降 10%（即 $G_m/G_{m0} = 0.9$）**：$(1-2x)^2 = 0.81(1-x) \implies 4x^2 - 3.19x + 0.19 = 0 \implies x \approx 0.0648$。故 $\Delta V_{in} = 2V_{OV,\text{eq}}\sqrt{0.0648} = 0.546 \times 0.2545 \approx 139$ mV。
- **下降 90%（即 $G_m/G_{m0} = 0.1$）**：$(1-2x)^2 = 0.01(1-x) \implies 4x^2 - 3.99x + 0.99 = 0 \implies x \approx 0.4638$。故 $\Delta V_{in} = 2V_{OV,\text{eq}}\sqrt{0.4638} = 0.546 \times 0.6810 \approx 372$ mV（已非常接近完全切換電壓 386 mV）。

【Problem 4.9 & 4.10】電阻不匹配與臨界電壓不匹配之 CMRR 及輸出 SNR （考點權重：期中考必考）

【題目重點】 在 Fig. 4.32 的電阻負載差動放大器中，$(W/L)_{1,2} = 50/0.5$，$R_D = 2\ \text{k}\Omega$，尾電流源 $I_{SS} = 1\ \text{mA}$ 由 $(W/L)_{SS} = 50/0.5$ 的 NMOS 實現。輸入訊號包含差動訊號 $V_{in,DM} = 10\ \text{mV}_{pp}$ 與共模雜訊 $V_n(t) = 100\ \text{mV}_{pp}$：

1. (Prob. 4.9) 若負載電阻不匹配為 $\Delta R/R_D = 0.5\%$，求輸出差動 SNR 與 CMRR。
2. (Prob. 4.10) 若 $\Delta R = 0$，但 M_1, M_2 存在臨界電壓不匹配 $\Delta V_{TH} = 1\ \text{mV}$，重算輸出差動 SNR 與 CMRR。

【完整詳解】

1. 基本小訊號參數計算： 平衡時 $I_{D1} = I_{D2} = 0.5\ \text{mA}$，故 $g_m = 3.663\ \text{mA/V}$。尾電流源 $I_{SS} = 1\ \text{mA}$ 且 $L_{SS} = 0.5\ \mu\text{m}$（$\lambda_n = 0.1\ \text{V}^{-1}$），故尾電流源輸出阻抗為：

$$R_{SS} = \frac{1}{\lambda_n I_{SS}} = \frac{1}{0.1 \times 1\ \text{mA}} = 10\ \text{k}\Omega$$

差動電壓增益大小為：

$$|A_{DM}| = g_m R_D = 3.663\ \text{mA/V} \times 2\ \text{k}\Omega = 7.326\ \text{V/V}$$

2. Problem 4.9（電阻不匹配 $\Delta R/R_D = 0.5\%$）：

- 共模轉差動增益 $|A_{CM\to DM}|$ 為：

$$|A_{CM\to DM}| = \frac{\Delta R_D}{\frac{1}{g_m} + 2R_{SS}} \approx \frac{R_D}{2R_{SS}}\left(\frac{\Delta R_D}{R_D}\right) \tag{22}$$

  精確代入 $\frac{1}{g_m} = 273\ \Omega$，$2R_{SS} = 20\ \text{k}\Omega$，$\Delta R_D = 2000 \times 0.005 = 10\ \Omega$：

$$|A_{CM\to DM}| = \frac{10\ \Omega}{273\ \Omega + 20000\ \Omega} = 4.933 \times 10^{-4}\ \text{V/V}$$

- **CMRR**：

$$\text{CMRR} = \left|\frac{A_{DM}}{A_{CM\to DM}}\right| = \frac{7.326}{4.933 \times 10^{-4}} = 1.485 \times 10^4 \quad (\approx 83.4\ \text{dB}) \tag{23}$$

- **輸出差動 SNR**：

$$\text{SNR}_{out} = \frac{V_{in,DM} \cdot |A_{DM}|}{V_{n,pp} \cdot |A_{CM\to DM}|} = \frac{10\ \text{mV}_{pp}}{100\ \text{mV}_{pp}} \times \text{CMRR} = 0.1 \times 1.485 \times 10^4 = 1485 \quad (\approx 63.4\ \text{dB})$$

3. Problem 4.10（臨界電壓不匹配 $\Delta V_{TH} = 1$ mV）：

- 當存在 ΔV_{TH} 時，其造成的轉導不匹配為 $\Delta g_m = \frac{g_m}{V_{GS}-V_{TH}}\Delta V_{TH}$。根據課本式 (4.67)，由 Δg_m 引起的共模轉差動增益為：

$$|A_{CM\to DM}| = \frac{\Delta g_m R_D}{1 + 2g_m R_{SS}} = \frac{\frac{g_m}{V_{OV}}\Delta V_{TH} R_D}{1 + 2g_m R_{SS}} \tag{24}$$

- 代入 $V_{OV} = 0.273\ \text{V}$，$\Delta V_{TH} = 1\ \text{mV}$，$g_m R_D = 7.326$，$2g_m R_{SS} = 2 \times 3.663 \times 10 = 73.26$：

$$|A_{CM\to DM}| = \frac{7.326 \times (1\ \text{mV}/273\ \text{mV})}{1 + 73.26} = \frac{0.02684}{74.26} = 3.614 \times 10^{-4}\ \text{V/V}$$

- **CMRR 與輸出 SNR**：

$$\begin{aligned} \text{CMRR} &= \frac{7.326}{3.614 \times 10^{-4}} = 2.027 \times 10^4 \quad (\approx 86.1\ \text{dB}), \\ \text{SNR}_{out} &= 0.1 \times \text{CMRR} = 2027 \quad (\approx 66.1\ \text{dB}) \end{aligned} \tag{25}$$

【Problem 4.14】主動負載 vs. 二極體負載差動放大器之比較（Fig. 4.37）

（考點權重：必考設計題）

【題目重點】 對 Fig. 4.37(a)（PMOS 電流源負載）與 Fig. 4.37(b)（PMOS 二極體連接負載）兩種差動對，已知 $I_{SS} = 1\,\text{mA}$，$(W/L)_{1,2} = 50/0.5$，$(W/L)_{3,4} = 50/1$，且尾電流源至少需要 $V_{ISS,\min} = 0.4\,\text{V}$ 跨壓：求兩者的 (1) 差動電壓增益、(2) 最低允許輸入共模電位 $V_{in,CM,\min}$、(3) 在此 $V_{in,CM,\min}$ 下的最大差動輸出擺幅。

【完整詳解】

1. 基本元件參數（$I_D = 0.5\,\text{mA}$）：

- NMOS ($M_{1,2}$, $W/L = 100, L = 0.5\,\mu\text{m}$)：$g_{m1,2} = 3.663\,\text{mA/V}$，$r_{O1,2} = 20\,\text{k}\Omega$，$V_{OV1,2} = 0.273\,\text{V}$，$V_{GS1,2} = 0.7 + 0.273 = 0.973\,\text{V}$。
- PMOS ($M_{3,4}$, $W/L = 50/1 = 50, L = 1\,\mu\text{m}$)：

$$g_{m3,4} = \sqrt{2 \times 38.3\,\mu\text{A/V}^2 \times 50 \times 0.5\,\text{mA}} = 1.384\,\text{mA/V}, \qquad |V_{OV3,4}| = \frac{2I_D}{g_{m3,4}} = 0.723\,\text{V}$$

且 $|V_{GS3,4}| = 0.8 + 0.723 = 1.523\,\text{V}$。因 $L_{3,4} = 1\,\mu\text{m}$，故 $\lambda_{3,4} = 0.2 \times \frac{0.5}{1.0} = 0.1\,\text{V}^{-1} \implies r_{O3,4} = \frac{1}{0.1 \times 0.5\,\text{mA}} = 20\,\text{k}\Omega$。

2. 兩電路性能比較：

- **差動電壓增益 A_v**：

Fig. 4.37(a)（電流源負載）：$A_v = -g_{m1}(r_{O1} \parallel r_{O3}) = -3.663 \times (20\,\text{k}\Omega \parallel 20\,\text{k}\Omega) = -36.63\,\text{V/V}$

Fig. 4.37(b)（二極體負載）：$A_v = -g_{m1}\left(\frac{1}{g_{m3}} \parallel r_{O1} \parallel r_{O3}\right) = -3.663 \times (0.723\,\text{k}\Omega \parallel 10\,\text{k}\Omega) = -2.47\,\text{V/V}$

- **最低輸入共模電位 $V_{in,CM,\min}$**（兩電路相同）：

$$V_{in,CM,\min} = V_{ISS,\min} + V_{GS1,2} = 0.4\,\text{V} + 0.973\,\text{V} = 1.373\,\text{V}$$

- **在此 $V_{in,CM} = 1.373\,\text{V}$ 下的最大輸出擺幅**：單端輸出下限皆受 $M_{1,2}$ 進入三極管區限制：$V_{out,\min} = V_{in,CM} - V_{THn} = 1.373 - 0.7 = 0.673\,\text{V}$。
  - **對 Fig. 4.37(a)**：單端上限為 $V_{out,\max} = V_{DD} - |V_{OV3,4}| = 3 - 0.723 = 2.277\,\text{V}$。故單端擺幅為 $2.277 - 0.673 = 1.604\,\text{V}$，**最大差動輸出擺幅為** $2 \times 1.604 = 3.208\,\text{V}_{pp}$。
  - **對 Fig. 4.37(b)**：因為 $M_{3,4}$ 為二極體連接，單端靜態工作點固定在 $V_{DD} - |V_{GS3,4}| = 3 - 1.523 = 1.477\,\text{V}$。若要求 PMOS 不截止且 NMOS 不進三極管區，單端向上最大至 $V_{DD} - |V_{THp}| = 2.2\,\text{V}$（增幅 $0.723\,\text{V}$），單端向下最低至 $0.673\,\text{V}$（降幅 $0.804\,\text{V}$），故對稱差動擺幅約為 $2 \times 0.723 = 1.446\,\text{V}_{pp}$。

4 Chapter 5：Current Mirrors and Biasing Techniques（電流鏡與偏壓技術）

【Problem 5.1】偏壓電路對 V_{DD}、V_{TH} 與溫度 T 之靈敏度分析 （考點權重：經典偏壓題）

【題目重點】 在 Fig. 5.2（電阻分壓偏壓之電流源）中，$(W/L)_1 = 50/0.5$，$\lambda = 0$，$I_{out} = 0.5\ \text{mA}$ 且 M_1 在飽和區：(a) 求 R_2/R_1；(b) 計算正規化供應電壓靈敏度 $\frac{1}{I_{out}}\frac{\partial I_{out}}{\partial V_{DD}}$；(c) 若 V_{TH} 改變 50 mV，I_{out} 改變多少？(d) 若 $\mu_n \propto T^{-3/2}$ 且 V_{TH} 不隨溫度改變，當 T 由 300 K 升至 370 K 時，I_{out} 改變多少？(e) 若 V_{DD} 變動 10%、V_{TH} 變動 50 mV、T 由 300 K 升至 370 K，最差情況（Worst-Case）下 I_{out} 的總變化為何？

【完整詳解】

(a) 求分壓電阻比 R_2/R_1： 當 $I_{out} = 0.5\ \text{mA}$ 時，$V_{OV1} = 0.273\ \text{V}$，故閘極電壓 $V_G = V_{GS1} = V_{THn} + V_{OV1} = 0.7 + 0.273 = 0.973\ \text{V}$。由電阻分壓公式：

$$V_G = \frac{R_2}{R_1 + R_2} V_{DD} = 0.973\ \text{V} \implies \frac{R_2}{R_1 + R_2} = \frac{0.973}{3} = 0.3243 \implies \frac{R_2}{R_1} = \frac{0.973}{3 - 0.973} = 0.480$$

(b) 對 V_{DD} 的正規化靈敏度： 因為 $I_{out} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left(\frac{R_2}{R_1+R_2}V_{DD} - V_{TH}\right)^2$，對 V_{DD} 微分得：

$$\frac{1}{I_{out}}\frac{\partial I_{out}}{\partial V_{DD}} = \frac{2}{V_G - V_{TH}} \cdot \frac{R_2}{R_1 + R_2} = \frac{2}{V_{OV1}} \cdot \frac{V_G}{V_{DD}} = \frac{2}{0.273\ \text{V}} \times 0.3243 = 2.376\ \text{V}^{-1} \tag{26}$$

(c) 當 $\Delta V_{TH} = 50$ mV 時之電流變化：

- 若 V_{TH} 減少 50 mV（V_{OV} 增為 0.323 V）：$I_{out,\text{new}} = 0.5\ \text{mA} \times \left(\frac{0.323}{0.273}\right)^2 = 0.700\ \text{mA}$（增加 40%）。
- 若 V_{TH} 增加 50 mV（V_{OV} 減為 0.223 V）：$I_{out,\text{new}} = 0.5\ \text{mA} \times \left(\frac{0.223}{0.273}\right)^2 = 0.334\ \text{mA}$（減少 33.2%）。

(d) 溫度由 300 K 升至 370 K 之變化： 由於 $I_{out} \propto \mu_n \propto T^{-3/2}$：

$$\frac{I_{out}(370\ \text{K})}{I_{out}(300\ \text{K})} = \left(\frac{370}{300}\right)^{-3/2} = (1.2333)^{-1.5} \approx 0.730 \implies \text{電流下降 } 27.0\%\text{（變為 } 0.365\ \text{mA）} \tag{27}$$

(e) Worst-Case 總變化：

- **最小電流極端情況**（V_{DD} 下降 10% 至 2.7 V $\implies$ $V_G = 0.8757\ \text{V}$、V_{TH} 增加 50 mV 至 0.75 V、$T = 370\ \text{K}$）：此時 $V_{OV} = 0.8757 - 0.75 = 0.1257\ \text{V}$，故：

$$I_{out,\text{min}} = 0.5\ \text{mA} \times 0.730 \times \left(\frac{0.1257}{0.273}\right)^2 = 0.0774\ \text{mA} \quad \text{(大幅減少 84.5\%!)}$$

這清楚說明為何積體電路中絕對不能使用單純的電阻分壓偏壓，而必須採用電流鏡（Current Mirror）偏壓！

【Problem 5.5】Cascode 電流源之最佳偏壓、電流匹配誤差與屏蔽效應 （考點權重：必考核心）

【題目重點】 在 Fig. 5.12(a) 的 Cascode 電流鏡中，$(W/L)_{1-3} = 40/0.5$，$I_{REF} = 0.3\ \text{mA}$，$\gamma = 0$：(a) 求 V_b 使得 $V_X = V_Y$；(b) 若 V_b 偏離 (a) 之值 100 mV，求 I_{out} 與 I_{REF} 間的電流不匹配誤差；(c) 若外部負載使汲極節點 V_P 改變 1 V，中間節點 V_Y 改變多少？

【完整詳解】

(a) 求使 $V_X = V_Y$ 的偏壓 V_b： 對 M_{1-3}（$W/L = 80, I_D = 0.3\ \text{mA}$）：

$$V_{OV} = \sqrt{\frac{2 \times 0.3\ \text{mA}}{134.2\ \mu\text{A/V}^2 \times 80}} = 0.2364\ \text{V} \implies V_{GS} = 0.7 + 0.2364 = 0.9364\ \text{V}$$

因為 M_1 為二極體連接，故 $V_X = V_{GS1} = 0.9364\ \text{V}$。欲使 $V_Y = V_X = 0.9364\ \text{V}$，且 M_3 的 $V_{GS3} = 0.9364\ \text{V}$：

$$V_b = V_Y + V_{GS3} = 2V_{GS} = 1.873\ \text{V} \tag{28}$$

(b) 當 $\Delta V_b = 100$ mV 時之電流誤差： 若 V_b 改變 $\Delta V_b = 100$ mV，由於 M_3 作為源極隨耦器，V_Y 幾乎跟隨 V_b 改變 $\Delta V_Y \approx \Delta V_b = 100$ mV。這導致 M_2 的汲極-源極電壓 $V_{DS2} = V_Y$ 與 M_1 的 $V_{DS1} = V_X$ 相差 $\Delta V_Y = 0.1\ \text{V}$。由通道長度調變效應（$\lambda_n = 0.1\ \text{V}^{-1}$）：

$$\frac{\Delta I_{out}}{I_{REF}} \approx \lambda_n (V_Y - V_X) \approx 0.1\ \text{V}^{-1} \times 0.1\ \text{V} = 1\% \quad (\text{即 } \Delta I_{out} = 3\ \mu\text{A}) \tag{29}$$

(c) 當輸出端 V_P 改變 $\Delta V_P = 1$ V 時之 ΔV_Y（Cascode 屏蔽效應）： 節點 Y 往 M_2 汲極看入之阻抗為 r_{O2}，而 M_3 對 V_P 的電壓衰減倍率為本質增益 $g_{m3}r_{O3}$：

$$g_{m3} = \frac{2I_{REF}}{V_{OV}} = \frac{0.6\ \text{mA}}{0.2364\ \text{V}} = 2.538\ \text{mA/V}, \qquad r_{O2} = r_{O3} = \frac{1}{0.1 \times 0.3\ \text{mA}} = 33.33\ \text{k}\Omega$$

由分壓關係：

$$\Delta V_Y = \frac{r_{O2}}{(1 + g_{m3}r_{O3})r_{O2} + r_{O3}} \Delta V_P = \frac{1}{2 + g_{m3}r_{O3}} \Delta V_P = \frac{1\ \text{V}}{2 + 2.538 \times 33.33} = \frac{1\ \text{V}}{86.6} \approx 11.5\ \text{mV} \tag{30}$$

由此可見，Cascode 電晶體 M_3 將輸出端 1 V 的電壓變化衰減了將近 87 倍，使 V_Y 僅變動 11.5 mV！

【Problem 5.8 & 5.19】主動電流鏡差動對之偏移／CMRR 與主動負電感推導 （考點權重：進階必考題）

【題目重點】

1. (Prob. 5.8) 在 Fig. 5.29(a) 的五電晶體主動電流鏡負載差動放大器中，$(W/L)_{1-5} = 50/0.5$，$I_{D5} = 0.5\ \text{mA}$：(a) 若 $|V_{TH3}|$ 比 $|V_{TH4}|$ 小 1 mV，求輸出電壓 V_{out} 偏離 V_F 的量；(b) 求此放大器的 CMRR。
2. (Prob. 5.19) 證明 Fig. 5.62 電路呈現「負輸入電感（Negative Input Inductance）」特性，推導其輸入阻抗 $Z_{in}(s)$ 並指出等效電感分量。

【完整詳解】

1. Problem 5.8 解析： 已知 $I_{D1-4} = 0.25\ \text{mA}$，$L = 0.5\ \mu\text{m}$：

- NMOS（$M_{1,2}$）：$g_{m1,2} = \sqrt{2 \times 134.2\ \mu\text{A/V}^2 \times 100 \times 0.25\ \text{mA}} = 2.590\ \text{mA/V}$，$r_{O1,2} = \frac{1}{0.1 \times 0.25\ \text{mA}} = 40\ \text{k}\Omega$。
- PMOS（$M_{3,4}$）：$g_{m3,4} = \sqrt{2 \times 38.3\ \mu\text{A/V}^2 \times 100 \times 0.25\ \text{mA}} = 1.384\ \text{mA/V}$，$r_{O3,4} = \frac{1}{0.2 \times 0.25\ \text{mA}} = 20\ \text{k}\Omega$。
- 尾電流源 M_5（$I_{D5} = 0.5\ \text{mA}$）：$r_{O5} = \frac{1}{0.1 \times 0.5\ \text{mA}} = 20\ \text{k}\Omega$。
- **(a) 臨界電壓不匹配 $\Delta V_{TH3,4} = 1$ mV 造成的輸出偏移**：因為 $|V_{TH3}|$ 比 $|V_{TH4}|$ 小 $\Delta V_{TH} = 1\ \text{mV}$，而 $V_{SG3} = V_{SG4}$，故 M_4 的有效過驅動電壓比 M_3 小 1 mV，導致靜態電流差 $\Delta I_D = g_{m3,4}\Delta V_{TH}$。該電流差流過輸出阻抗 $(r_{O2} \parallel r_{O4})$ 產生輸出電壓偏移：

$$\Delta V_{out} = -g_{m3,4}\Delta V_{TH}(r_{O2} \parallel r_{O4}) = -1.384\ \text{mA/V} \times 1\ \text{mV} \times (40\ \text{k}\Omega \parallel 20\ \text{k}\Omega) = -18.45\ \text{mV} \tag{31}$$

- **(b) 主動電流鏡差動對之 CMRR**：由課本公式，差動增益 $|A_{DM}| = g_{m1,2}(r_{O2} \parallel r_{O4}) = 2.590 \times 13.33 = 34.53\ \text{V/V}$；共模增益 $|A_{CM}| \approx \frac{1}{2g_{m3,4}r_{O5}}$：

$$\text{CMRR} = \left|\frac{A_{DM}}{A_{CM}}\right| = 2g_{m1,2}g_{m3,4}r_{O5}(r_{O2} \parallel r_{O4}) = 2 \times 34.53 \times (1.384 \times 20) \approx 1912 \quad (\approx 65.6\ \text{dB}) \tag{32}$$

2. Problem 5.19 主動負電感（Fig. 5.62）推導： 觀察 Fig. 5.62：輸入端 v_{in} 接於 PMOS 源極隨耦器 M_1 的閘極與 PMOS 電流鏡輸出電晶體 M_2 的汲極；右側節點 Y 為 M_1 的源極、二極體連接 PMOS M_3 的汲極／閘極，以及對地電容 C_1 的共接點。

- **步驟 1：求右側節點 Y 電壓 v_y 與輸入電壓 v_{in} 之關係**：對於 PMOS M_1（源極在 Y、閘極在 v_{in}、汲極接地），其由節點 Y 向下抽取的小訊號電流為 $i_1 = g_{m1}(v_y - v_{in})$。在節點 Y 列 KCL（包含二極體連接之 M_3 導納 g_{m3} 與電容 sC_1）：

$$g_{m1}(v_y - v_{in}) + (g_{m3} + sC_1)v_y = 0 \implies v_y = \frac{g_{m1}}{g_{m1} + g_{m3} + sC_1}v_{in} \tag{33}$$

- **步驟 2：由 M_2 電流回授求輸入阻抗 $Z_{in}(s)$**：由於 M_2 與 M_3 的閘極共接於 v_y，M_2 的小訊號汲極電流受 v_y 控制（大小為 $g_{m2}v_y$）。在正回授電流鏡極性下（由輸入端抽取之電流 $i_{in} = -g_{m2}v_y$）：

$$Z_{in}(s) = \frac{v_{in}}{i_{in}} = -\frac{g_{m1} + g_{m3} + sC_1}{g_{m1}g_{m2}} = -\left(\frac{g_{m1} + g_{m3}}{g_{m1}g_{m2}}\right) - s\left(\frac{C_1}{g_{m1}g_{m2}}\right) \tag{34}$$

（註：若依標準 PMOS $v_{sg2} = -v_y \implies i_{d2,\text{down}} = -g_{m2}v_y$，則外部灌入電流 $i_{in} = -i_{d2,\text{down}} = +g_{m2}v_y$，此時 $Z_{in}(s) = +\frac{g_{m1}+g_{m3}}{g_{m1}g_{m2}} + s\frac{C_1}{g_{m1}g_{m2}}$；課本題意將 M_1 視為反相轉導 $+g_{m1}v_{in}$ 抽離節點 Y，使 $v_y = -\frac{g_{m1}}{g_{m1}+g_{m3}+sC_1}v_{in}$，進而得到負阻抗與**負等效電感** $L_{eq} = -\frac{C_1}{g_{m1}g_{m2}}$）。

5 Chapter 6：Frequency Response of Amplifiers（放大器之頻率響應）

【Problem 6.1】不使用 Miller 定理推導 CS 放大器之右半平面零點與步階響應 （考點權重：必考觀念與推導）

【題目重點】 在 Fig. 6.3(c) 中，一理想電壓放大器（增益 $-A_0$）具有有限輸出電阻 R_{out}，輸入與輸出間跨接電容 C_F（如 C_{GD}），輸入端加理想步階電壓 $V_{in}(t) = \Delta V \cdot u(t)$：(a) 物理直觀解釋為何輸出電壓在開始下降前會先向上跳躍（Jump Up）；(b) 不使用 Miller 定理，直接推導轉移函數 $H(s) = \frac{V_{out}(s)}{V_{in}(s)}$ 與時域步階響應 $v_{out}(t)$。

【完整詳解】

(a) 物理直觀解釋（Feedthrough 與右半平面零點）： 在 $t = 0^+$ 的瞬間，輸入電壓發生瞬間步階跳變 ΔV。由於電容 C_F 上的跨壓在有限電流下無法瞬間改變（從頻域來看，在極高頻 $s \to \infty$ 時電容 C_F 視為短路），輸入端的跳變會直接透過 C_F 前饋（Feedthrough）耦合至輸出端，而放大器本身因為受限於有限輸出電阻 R_{out}（轉導電流有限），在 $t = 0^+$ 瞬間來不及抽走電荷，因此輸出端在 $t = 0^+$ 會先與輸入同相跳升 $+\Delta V$，隨後才因放大器的反相放大作用而指數下降至負的穩態值 $-A_0\Delta V$。這種「初始響應方向與最終穩態方向相反」的現象，正是**右半平面零點（Right-Half-Plane Zero, RHP Zero）**的典型特徵。

(b) 轉移函數與時域步階響應推導： 將放大器（開路增益 $-A_0$、輸出電阻 R_{out}）以諾頓等效表示為受控電流源 $G_m V_{in}$（其中 $G_m = \frac{A_0}{R_{out}}$，方向向下抽取）並聯電阻 R_{out}。於輸出節點 V_{out} 列 KCL：

$$\frac{V_{out}(s)}{R_{out}} + \frac{A_0}{R_{out}} V_{in}(s) + sC_F\big[V_{out}(s) - V_{in}(s)\big] = 0 \tag{35}$$

移項整理可得轉移函數：

$$H(s) = \frac{V_{out}(s)}{V_{in}(s)} = \frac{sR_{out}C_F - A_0}{1 + sR_{out}C_F} = -A_0 \frac{1 - s\frac{R_{out}C_F}{A_0}}{1 + sR_{out}C_F} \tag{36}$$

由此可見，系統具有一個左半平面極點 $\omega_p = \frac{1}{R_{out}C_F}$ 與一個右半平面零點 $\omega_z = +\frac{A_0}{R_{out}C_F} = +\frac{G_m}{C_F}$。

當輸入為步階訊號 $V_{in}(s) = \frac{\Delta V}{s}$ 時，利用部分分式展開求逆拉氏轉換：

$$V_{out}(s) = \frac{\Delta V}{s} \cdot \frac{sR_{out}C_F - A_0}{1 + sR_{out}C_F} = \Delta V \left[-\frac{A_0}{s} + \frac{(1 + A_0)R_{out}C_F}{1 + sR_{out}C_F} \right] \tag{37}$$

取逆拉氏轉換（$t \geq 0^+$），立得時域步階響應：

$$v_{out}(t) = \Delta V \left[-A_0 + (1 + A_0)e^{-t/(R_{out}C_F)} \right] u(t) \tag{38}$$

檢驗端點值：

- 在 $t = 0^+$ 時：$v_{out}(0^+) = \Delta V(-A_0 + 1 + A_0) = +\Delta V$（正跳躍！）。
- 在 $t \to \infty$ 時：$v_{out}(\infty) = -A_0\Delta V$（反相放大穩態值）。

【Problem 6.3 & 6.5】CS 放大器極零點計算與源極隨耦器輸出等效電感 （考點權重：高頻計算必考）

【題目重點】

1. (Prob. 6.3) 在 Fig. 6.13 的 CS 放大器中，$(W/L)_1 = 50/0.5$，$R_S = 1\ \text{k}\Omega$，$R_D = 2\ \text{k}\Omega$，$I_{D1} = 1\ \text{mA}$，求電路的極點與零點。
2. (Prob. 6.5) 一 NMOS 源極隨耦器具有 $W/L = 50/0.5$、偏壓電流 $I_D = 1\ \text{mA}$，由訊號源阻抗 $R_S = 10\ \text{k}\Omega$ 驅動，計算從輸出端看入的等效電感值 L_{eq}。

【完整詳解】

1. Problem 6.3 計算（CS 放大器極點與零點）：

- **步驟 1：小訊號參數與電容計算**（$W = 50\ \mu\text{m}, L = 0.5\ \mu\text{m}, I_{D1} = 1\ \text{mA}$）：

$$g_{m1} = \sqrt{2 \times 134.2\ \mu\text{A/V}^2 \times 100 \times 1\ \text{mA}} = 5.181\ \text{mA/V}, \qquad r_{O1} = \frac{1}{0.1 \times 1\ \text{mA}} = 10\ \text{k}\Omega$$
$$R_D' = R_D \parallel r_{O1} = 2\ \text{k}\Omega \parallel 10\ \text{k}\Omega = 1.667\ \text{k}\Omega$$

  電容值（依 Table 2.1：$C_{ox} = 3.84\ \text{fF}/\mu\text{m}^2, C_{ov} = 0.4\ \text{fF}/\mu\text{m}$）：

$$C_{GS1} = \frac{2}{3}WLC_{ox} + WC_{ov} = \frac{2}{3}(50)(0.5)(3.84) + 50(0.4) = 64 + 20 = 84\ \text{fF}$$
$$C_{GD1} = WC_{ov} = 50 \times 0.4 = 20\ \text{fF}$$

- **步驟 2：零點與極點頻率**：
  - **右半平面零點（RHP Zero）**：

$$\omega_z = +\frac{g_{m1}}{C_{GD1}} = \frac{5.181\ \text{mA/V}}{20\ \text{fF}} = 2.59 \times 10^{11}\ \text{rad/s} \implies f_z = \frac{\omega_z}{2\pi} = 41.23\ \text{GHz} \tag{39}$$

  - **主極點 ω_{p1}（Dominant Pole Approximation）**：

$$\omega_{p1} \approx \frac{1}{R_S\left[C_{GS1} + (1 + g_{m1}R_D')C_{GD1}\right] + R_D'(C_{GD1} + C_{DB1})}$$

    若忽略 C_{DB1}，代入 $1 + g_{m1}R_D' = 1 + 5.181 \times 1.667 = 9.635$：

$$\omega_{p1} \approx \frac{1}{1\ \text{k}\Omega \times [84 + 9.635(20)]\ \text{fF} + 1.667\ \text{k}\Omega \times 20\ \text{fF}}$$
$$= \frac{1}{276.7\ \text{ps} + 33.3\ \text{ps}} = 3.226 \times 10^9\ \text{rad/s} \quad (f_{p1} \approx 513\ \text{MHz})$$

  - **非主極點 ω_{p2}**：

$$\omega_{p2} \approx \frac{R_S\left[C_{GS1} + (1 + g_{m1}R_D')C_{GD1}\right] + R_D'(C_{GD1} + C_{DB1})}{R_SR_D'(C_{GS1}C_{GD1} + C_{GS1}C_{DB1} + C_{GD1}C_{DB1})}$$

    當 $C_{DB1} \approx 0$ 時，$\omega_{p2} \approx \frac{310\ \text{ps}}{1\ \text{k}\Omega \times 1.667\ \text{k}\Omega \times 84\ \text{fF} \times 20\ \text{fF}} = 1.107 \times 10^{11}\ \text{rad/s}$（$f_{p2} \approx 17.6\ \text{GHz}$）。

2. Problem 6.5 計算（源極隨耦器之等效輸出電感 L_{eq}）： 當源極隨耦器由較大的源電阻 R_S 驅動時，考慮 C_{GS} 後其輸出阻抗為：

$$Z_{out}(s) = \frac{R_SC_{GS}s + 1}{g_m + g_{mb} + C_{GS}s} \tag{40}$$

當 $R_S > \frac{1}{g_m + g_{mb}}$ 時，阻抗大小隨頻率上升而增加，呈現電感性，課本定義之等效電感公式為：

$$L_{eq} = \frac{C_{GS}}{g_m + g_{mb}}\left(R_S - \frac{1}{g_m + g_{mb}}\right) \tag{41}$$

代入 $g_m = 5.181\ \text{mA/V}$，$C_{GS} = 84\ \text{fF}$，$R_S = 10\ \text{k}\Omega$：

- **當忽略基底效應（$\gamma = 0$）時：**

$$L_{eq} = \frac{84\ \text{fF}}{5.181\ \text{mA/V}}\,(10000 - 193)\,\Omega \approx 16.21\ \text{ps} \times 9807\ \Omega = 159\ \text{nH}$$

- **當考慮基底效應（$g_m + g_{mb} \approx 1.25 g_m = 6.48$ **mA/V**）時：**

$$L_{eq} = \frac{84\ \text{fF}}{6.48\ \text{mA/V}}\,(10000 - 154)\,\Omega \approx 12.96\ \text{ps} \times 9846\ \Omega = 128\ \text{nH}$$

【Problem 6.11 & 6.17】Cascode 之 Miller 倍率物理機制與差動對相位裕度補償 （考點權重：高頻觀念壓軸題）

【題目重點】

1. (Prob. 6.11) 在 Fig. 6.63 的 Cascode 放大器中，由第 3 章可知若 M_2 汲極接高阻抗電流源，從 M_2 源極看進去的直流電阻其實很高（因為 $R_{in,S2} = \frac{r_{O2}+R_{load}}{1+(g_{m2}+g_{mb2})r_{O2}}$）。解釋為何當輸出端接有較大負載電容 C_L 時，在計算輸入端極點時 C_{GD1} 的 Miller 放大倍率仍然只有 $1 + \frac{g_{m1}}{g_{m2}+g_{mb2}}$？
2. (Prob. 6.17) 某差動放大器要求在單位增益頻率（Unity-Gain Frequency）處總相移不得超過 $135°$（即相位裕度 $\geq 45°$）：(a) 解釋為何一般電流源負載或二極體負載若存在多個極點可能無法滿足此條件；(b) 推導 Fig. 6.65（具閘極電阻 R_1, R_2 與電容 C_1, C_2 之 PMOS 負載）的轉移函數，說明何時負載呈現電感性（Inductive Peaking）並能提供左半平面零點以補償相位。

【完整詳解】

1. Problem 6.11 物理機制解析：

- 雖然在直流（$\omega = 0$）時，M_2 汲極負載為高阻抗理想電流源（$R_D \to \infty$），使得從 M_2 源極看進去的直流阻抗很高；但是**當輸出端並聯了較大的負載電容 C_L 時，輸出節點形成了整個放大器的低頻主極點（Dominant Pole）$\omega_{p,\text{out}} = \frac{1}{R_{out}C_L}$**！
- 當頻率升高至接近輸入端極點頻率 $\omega_{p,\text{in}}$ 時（$\omega \gg \omega_{p,\text{out}}$），輸出端大電容 C_L 的阻抗 $\frac{1}{sC_L}$ 已經變得非常小，相當於將 M_2 的汲極在該高頻段「交流接地（AC Shunted）」！
- 一旦 M_2 汲極對地阻抗在輸入極點頻率附近遠小於 r_{O2}，從 M_2 源極看進去的阻抗就自動退化回標準的低阻抗 $\frac{1}{g_{m2}+g_{mb2}}$。因此，在決定輸入極點的頻段上，由 M_1 閘極到 M_1 汲極的跨壓增益確實僅為 $-\frac{g_{m1}}{g_{m2}+g_{mb2}}$，使得 C_{GD1} 的有效 Miller 倍率維持在 $1 + \frac{g_{m1}}{g_{m2}+g_{mb2}}$！

2. Problem 6.17 推導（主動電感負載與左半平面零點）： 在 Fig. 6.65 中，利用半電路法（Half-Circuit Analysis），考慮左側 PMOS 負載 M_3：其閘極接有對 V_{DD} 之電容 C_1，且閘極與汲極（輸出端）之間跨接電阻 R_1。

- 求 PMOS 負載之單端阻抗 $Z_{load}(s)$： 當汲極小訊號電壓為 v_{out} 時，經由 R_1 與 C_1 分壓，閘極電壓為 $v_{g3} = \frac{1}{1+sR_1C_1}v_{out}$。 因此流入負載的總電流為：

$$i_{load} = g_{m3}v_{g3} + \frac{v_{out} - v_{g3}}{R_1} = \left(\frac{g_{m3}}{1+sR_1C_1} + \frac{sC_1}{1+sR_1C_1}\right)v_{out} = \frac{g_{m3}+sC_1}{1+sR_1C_1}v_{out}$$

取倒數即得負載阻抗（忽略 r_O）：

$$Z_{load}(s) = \frac{1+sR_1C_1}{g_{m3}+sC_1} \tag{42}$$

- **差動轉移函數：**

$$\frac{V_{out}}{V_{in}}(s) = -g_{m1}Z_{load}(s) = -\frac{g_{m1}}{g_{m3}} \cdot \frac{1 + sR_1C_1}{1 + s\frac{C_1}{g_{m3}}} \tag{43}$$

- **何時呈現電感性（Inductive Behavior）：** 當分子時間常數大於分母時間常數，即：

$$R_1C_1 > \frac{C_1}{g_{m3}} \iff R_1 > \frac{1}{g_{m3}} \tag{44}$$

此時左半平面零點頻率 $\omega_z = \frac{1}{R_1C_1}$ 低於極點頻率 $\omega_p = \frac{g_{m3}}{C_1}$，負載阻抗隨頻率增加而上升（電感性），且該左半平面零點可提供正相移（Phase Lead），有助於在單位增益頻率處達成相移 $\leq 135°$ 的要求！

6 Chapter 7：Noise（雜訊分析）

【Problem 7.1 & 7.2】CS 放大器輸入折算熱雜訊與最大輸出擺幅之取捨 （考點權重：必考雜訊計算）

【題目重點】

1. (Prob. 7.1) 一共源極（CS）放大器採用 $W/L = 50\,\mu\text{m}/0.5\,\mu\text{m}$ 的 NMOS，偏壓電流 $I_D = 1\,\text{mA}$，負載電阻 $R_D = 2\,\text{k}\Omega$。計算在 $B = 100\,\text{MHz}$ 頻寬內的總輸入折算熱雜訊均方根電壓（Total Input-Referred Thermal Noise Voltage）。
2. (Prob. 7.2) 在 Fig. 7.42 的電流源負載 CS 放大器中，$(W/L)_1 = 50/0.5$，$I_{D1} = I_{D2} = 0.1\,\text{mA}$，$V_{DD} = 3\,\text{V}$。若要求負載電晶體 M_2 對輸入折算雜訊電壓（注意：是電壓而非電壓平方！）的貢獻為 M_1 的五分之一（$1/5$），求此放大器的最大輸出電壓擺幅。

【完整詳解】

1. Problem 7.1 計算：

- 在 $I_D = 1\,\text{mA}, W/L = 100$ 下，NMOS 轉導為 $g_{m1} = \sqrt{2 \times 134.2\,\mu\text{A/V}^2 \times 100 \times 1\,\text{mA}} = 5.181\,\text{mA/V}$。
- 單位頻寬之輸入折算熱雜訊功率譜密度（PSD）為（取長通道熱雜訊係數 $\gamma_{\text{noise}} = \frac{2}{3}$，$4kT = 1.656 \times 10^{-20}\,\text{J}$ 於 $T = 300\,\text{K}$）：

$$\overline{V_{n,in}^2} = 4kT\left(\frac{2}{3g_{m1}} + \frac{1}{g_{m1}^2 R_D}\right) \tag{45}$$

代入數值：

$$\frac{2}{3g_{m1}} = \frac{2}{3 \times 5.181\,\text{mA/V}} = 128.7\,\Omega, \qquad \frac{1}{g_{m1}^2 R_D} = \frac{1}{(5.181)^2 \times 2\,\text{k}\Omega} = 18.6\,\Omega$$

故等效輸入雜訊電阻為 $R_{n,\text{eq}} = 128.7 + 18.6 = 147.3\,\Omega$：

$$\overline{V_{n,in}^2} = 1.656 \times 10^{-20} \times 147.3 = 2.439 \times 10^{-18}\,\text{V}^2/\text{Hz} \quad (\approx 1.56\,\text{nV}/\sqrt{\text{Hz}})$$

- 在 $B = 100\,\text{MHz} = 10^8\,\text{Hz}$ 頻寬內之總輸入折算均方根雜訊電壓為：

$$V_{n,in,\text{rms}} = \sqrt{\overline{V_{n,in}^2} \cdot B} = \sqrt{2.439 \times 10^{-18} \times 10^8} = 15.62\,\mu\text{V}_{\text{rms}} \tag{46}$$

2. Problem 7.2 雜訊與輸出擺幅之取捨計算：

- 在 Fig. 7.42 中，輸入折算熱雜訊電壓平方為：

$$\overline{V_{n,in}^2} = 4kT\frac{2}{3}\left(\frac{1}{g_{m1}} + \frac{g_{m2}}{g_{m1}^2}\right) = \overline{V_{n,in,M1}^2} + \overline{V_{n,in,M2}^2}$$

- 題目要求 M_2 對輸入折算雜訊「電壓（非電壓平方）」的貢獻為 M_1 的 $1/5$，即：

$$\sqrt{\overline{V_{n,in,M2}^2}} = \frac{1}{5}\sqrt{\overline{V_{n,in,M1}^2}} \implies \overline{V_{n,in,M2}^2} = \frac{1}{25}\overline{V_{n,in,M1}^2} \implies \frac{g_{m2}}{g_{m1}^2} = \frac{1}{25}\frac{1}{g_{m1}} \implies g_{m2} = \frac{g_{m1}}{25}$$

- 因為 $I_{D1} = I_{D2} = I_D = 0.1\,\text{mA}$，且 $g_m = \frac{2I_D}{|V_{OV}|}$，所以轉導與過驅動電壓成反比！ 先求 M_1 的過驅動電壓 V_{OV1}：

$$V_{OV1} = \sqrt{\frac{2I_{D1}}{\mu_n C_{ox}(W/L)_1}} = \sqrt{\frac{2 \times 0.1\,\text{mA}}{134.2\,\mu\text{A/V}^2 \times 100}} = 0.1221\,\text{V}$$

欲使 $g_{m2} = \frac{1}{25}g_{m1}$，則 M_2 的過驅動電壓必須為 M_1 的 25 倍：

$$|V_{OV2}| = 25V_{OV1} = 25 \times 0.1221\,\text{V} = 3.052\,\text{V}$$

- **重要物理結論**：由於供應電壓僅有 $V_{DD} = 3\,\text{V}$，而所需之 $|V_{OV2}| + V_{OV1} = 3.052 + 0.122 = 3.174\,\text{V} > V_{DD} = 3\,\text{V}$！這意味著在此嚴苛雜訊要求下，**根本沒有任何剩餘的輸出電壓擺幅空間（Maximum Output Swing $= 0\,\text{V}$，甚至無法同時讓兩顆電晶體維持在飽和區）**！（註：若採用 $\mu_n C_{ox} = 200\,\mu\text{A/V}^2$，則 $V_{OV1} = 0.1\,\text{V} \implies |V_{OV2}| = 2.5\,\text{V}$，此時最大輸出擺幅僅剩 $V_{DD} - |V_{OV2}| - V_{OV1} = 3 - 2.5 - 0.1 = 0.4\,\text{V}$）。這完美詮釋了 Razavi 強調的「降低電流源負載雜訊必須犧牲極大輸出擺幅（Headroom）」之核心設計矛盾！

【Problem 7.3】分散式閘極電阻熱雜訊等效為 $R_G/3$ 之嚴謹證明 （考點權重：理論證明必考）

【題目重點】 利用 Fig. 7.21(c) 的分散式閘極模型（忽略通道本身熱雜訊），證明在計算閘極電阻造成的熱雜訊時，總電阻為 R_G 的分散式閘極可等效為單一集中電阻 $R_{G,\text{eff}} = R_G/3$。

【完整詳解】

將寬度為 W 的閘極沿寬度方向建立連續座標 $x \in [0, W]$，其中 $x = 0$ 為閘極外部接點端，$x = W$ 為閘極最遠末端。

- 在位置 x 處長度為 dx 的微小閘極電阻為 $dR_G = \frac{R_G}{W}dx$，其產生的串聯熱雜訊電壓源為 $\overline{dv_n^2} = 4kT\left(\frac{R_G}{W}dx\right)$。
- **關鍵觀察（相關性 Correlation）**：位置 x 處產生的雜訊電壓 $dv_n(x)$，會使所有位於 $x' > x$（即從 x 到末端 W）的通道區段之閘極電位同時浮動 $+dv_n(x)$；而對於 $x' < x$ 的區段則完全不受 $dv_n(x)$ 影響。
- 因此，單一微小雜訊源 $dv_n(x)$ 在汲極產生的總雜訊電流 $di_{n,d}(x)$，等於 $x' \in [x, W]$ 這段佔總寬度比例為 $\frac{W-x}{W}$ 的子電晶體所產生的電流：

$$di_{n,d}(x) = \left(g_m \frac{W-x}{W}\right) dv_n(x) \tag{47}$$

- 由於不同位置 x 的微小電阻熱雜訊彼此獨立（Uncorrelated），我們可將功率譜密度（電流平方）直接由 $x = 0$ 積分至 $x = W$：

$$\begin{aligned}\overline{I_{n,d}^2} &= \int_0^W \overline{\left[di_{n,d}(x)\right]^2} = \int_0^W g_m^2 \left(\frac{W-x}{W}\right)^2 \cdot 4kT\frac{R_G}{W}dx \\ &= 4kTR_G g_m^2 \int_0^W \left(1 - \frac{x}{W}\right)^2 \frac{dx}{W} = 4kTR_G g_m^2 \left[-\frac{1}{3}\left(1 - \frac{x}{W}\right)^3\right]_0^W \\ &= 4kT\left(\frac{R_G}{3}\right) g_m^2 \end{aligned} \tag{48}$$

- 將此汲極輸出雜訊電流除以 g_m^2 折算回閘極輸入端，得到等效輸入折算雜訊電壓：

$$\overline{V_{n,in}^2} = \frac{\overline{I_{n,d}^2}}{g_m^2} = 4kT\left(\frac{R_G}{3}\right) \tag{49}$$

證畢！分散式閘極電阻 R_G 產生的熱雜訊嚴格等效於在閘極端串聯一個阻值為 $\frac{R_G}{3}$ 的集中電阻。

【Problem 7.5 & 7.6】閃爍雜訊（$1/f$）與六種單級放大器輸入折算熱雜訊（Fig. 7.71）

（考點權重：期中考綜合題）

【題目重點】

1. (Prob. 7.5) 計算 Fig. 7.70（CMOS 反相器型推挽放大器，M_1, M_2 閘極共接 V_{in}）的輸入折算閃爍雜訊電壓（Flicker Noise）。
2. (Prob. 7.6) 假設 $\lambda = \gamma = 0$，計算 Fig. 7.71(a)–(f) 六個電路的輸入折算熱雜訊電壓 $\overline{V_{n,in}^2}$。

【完整詳解】

1. Problem 7.5（Fig. 7.70 輸入折算閃爍雜訊）：

- 電路中 NMOS M_1 與 PMOS M_2 的閘極共接於輸入 V_{in}，故整個電路的總轉導為 $G_m = g_{m1} + g_{m2}$。
- M_1 與 M_2 各自的閘極閃爍雜訊電壓源為：

$$\overline{V_{n,1/f,1}^2} = \frac{K_N}{C_{ox} W_1 L_1} \frac{1}{f}, \qquad \overline{V_{n,1/f,2}^2} = \frac{K_P}{C_{ox} W_2 L_2} \frac{1}{f}$$

- 兩者在輸出端產生的短路雜訊電流平方和為 $\overline{I_{n,out}^2} = g_{m1}^2 \overline{V_{n,1/f,1}^2} + g_{m2}^2 \overline{V_{n,1/f,2}^2}$。
- 除以總轉導平方 $G_m^2 = (g_{m1} + g_{m2})^2$ 折算回輸入端：

$$\overline{V_{n,in,1/f}^2} = \frac{1}{(g_{m1} + g_{m2})^2} \frac{1}{C_{ox} f} \left(\frac{g_{m1}^2 K_N}{W_1 L_1} + \frac{g_{m2}^2 K_P}{W_2 L_2} \right) \tag{50}$$

2. Problem 7.6（Fig. 7.71(a)–(f) 輸入折算熱雜訊完整整理）： 在 $\lambda = \gamma = 0$ 下，對每個電路先求小訊號電壓增益（或等效轉導），再將各熱雜訊源折算至輸入端：

- **(a) 具源極退化電阻 R_S 與負載 R_D 之 CS 放大器**：電壓增益 $A_v = -\frac{g_{m1} R_D}{1 + g_{m1} R_S}$。輸出雜訊電壓平方除以 A_v^2 得輸入折算熱雜訊：

$$\overline{V_{n,in}^2}(\text{a}) = 4kT \left[\frac{2}{3 g_{m1}} + R_S + \frac{(1 + g_{m1} R_S)^2}{g_{m1}^2 R_D} \right] \tag{51}$$

- **(b) 電阻負載 R_S 之源極隨耦器（Source Follower）**：電壓增益 $A_v = \frac{g_{m1} R_S}{1 + g_{m1} R_S}$，輸出短路雜訊電流為 $\overline{I_{n,out}^2} = 4kT \left(\frac{2}{3} g_{m1} + \frac{1}{R_S} \right)$，折算回輸入端（除以 g_{m1}^2）：

$$\overline{V_{n,in}^2}(\text{b}) = 4kT \left(\frac{2}{3 g_{m1}} + \frac{1}{g_{m1}^2 R_S} \right) \tag{52}$$

- **(c) 具源極退化 R_S、理想電流源 I_1 與電阻 R_F 之 CS 放大器**：在 Fig. 7.71(c) 中，因為上方為理想電流源 I_1（交流開路），且 R_F 接於輸出端 V_{out} 與地之間（或作為負載電阻），其等效電路與圖 (a) 完全同構（將 R_D 替換為 R_F）：

$$\overline{V_{n,in}^2}(\text{c}) = 4kT \left[\frac{2}{3 g_{m1}} + R_S + \frac{(1 + g_{m1} R_S)^2}{g_{m1}^2 R_F} \right] \tag{53}$$

- **(d) 具源極退化 R_S 與 PMOS 二極體負載 M_2 之 CS 放大器**：將圖 (a) 中負載電阻 R_D 的熱雜訊電流 $\frac{4kT}{R_D}$ 替換為二極體電晶體 M_2 的通道熱雜訊電流 $4kT \frac{2}{3} g_{m2}$：

$$\overline{V_{n,in}^2}(\text{d}) = 4kT \left[\frac{2}{3 g_{m1}} + R_S + \frac{2}{3} \frac{g_{m2} (1 + g_{m1} R_S)^2}{g_{m1}^2} \right] \tag{54}$$

- **(e) Cascode 放大器（輸出端並聯 R_D 與 R_F）**：因為 $\lambda = 0$，上方 Cascode 電晶體 M_2 的通道熱雜訊電流無法流入輸出端（因 $r_{O1} \to \infty$，無電流迴路）！輸出端等效負載電阻為 $R_L = R_D \parallel R_F$，故：

$$\overline{V_{n,in}^2}(\text{e}) = 4kT\left[\frac{2}{3g_{m1}} + \frac{1}{g_{m1}^2}\left(\frac{1}{R_D} + \frac{1}{R_F}\right)\right] \tag{55}$$

- **(f) 兩級折疊／串接放大器（PMOS CS 第一級 M_1 接 R_S + PMOS CG 第二級 M_2 接 R_D）**：第一級 M_1（PMOS CS）汲極接對地電阻 R_S 同時進入第二級 M_2（PMOS CG）的源極。在 $\lambda = 0$ 下：
  - 從 M_2 源極看入之輸入阻抗為 $\frac{1}{g_{m2}}$，故第一級的轉導電流在 R_S 與 $\frac{1}{g_{m2}}$ 之間分流，流進 M_2 源極並到達輸出 R_D 的有效轉導為 $G_m = \frac{g_{m1}g_{m2}R_S}{1+g_{m2}R_S}$。
  - 各元件在輸出端產生的短路雜訊電流平方和為：

$$\overline{I_{n,out}^2} = \left(4kT\frac{2}{3}g_{m1} + \frac{4kT}{R_S}\right)\left(\frac{g_{m2}R_S}{1+g_{m2}R_S}\right)^2 + 4kT\frac{2}{3}g_{m2}\left(\frac{1}{1+g_{m2}R_S}\right)^2 + \frac{4kT}{R_D}$$

  - 除以有效轉導平方 $G_m^2 = \left(\frac{g_{m1}g_{m2}R_S}{1+g_{m2}R_S}\right)^2$，立得總輸入折算熱雜訊電壓：

$$\overline{V_{n,in}^2}(\text{f}) = 4kT\left[\frac{2}{3g_{m1}} + \frac{1}{g_{m1}^2R_S} + \frac{2}{3g_{m1}^2g_{m2}R_S^2} + \frac{(1+g_{m2}R_S)^2}{g_{m1}^2g_{m2}^2R_S^2R_D}\right] \tag{56}$$